CN117641722A - 半导体封装基板及其制造方法、半导体封装结构 - Google Patents

Abstract

本公开提供一种半导体封装基板、半导体封装基板的制造方法及半导体封装结构。该半导体封装基板包括：基板；金手指本体，形成于所述基板上；其中，所述金手指本体的表面上形成有凹陷区域，所述凹陷区域用于压合金线。本公开可以提高金手指与金线之间焊点的结合力。

Description

半导体封装基板及其制造方法、半导体封装结构

技术领域

本公开涉及半导体技术领域，具体而言，涉及一种半导体封装基板、半导体封装基板的制造方法及半导体封装结构。

背景技术

金手指是在印刷电路板上靠近板边的位置布置的金属触片，可以用于印刷电路板之间的连接，能够起到传输信号的作用。

在半导体封装打线过程中，金手指表面需要焊接金线。随着封装要求的提升，金手指的表面宽度逐渐减小，金线的直径也随之减小。

然而，金线的直径减小，必然导致焊点的结合面积变小，结合力降低，焊接质量下降。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术中的不足，提供一种半导体封装基板、半导体封装基板的制造方法及半导体封装结构，以提高金手指与金线之间焊点的结合力。

根据本公开的一个方面，提供一种半导体封装基板，包括：基板；金手指本体，形成于所述基板上；其中，所述金手指本体的表面上形成有凹陷区域，所述凹陷区域用于压合金线。

本公开的一种示例性实施方式中，所述凹陷区域包括至少一个过蚀孔。

本公开的一种示例性实施方式中，所述过蚀孔的深度小于3um。

本公开的一种示例性实施方式中，所述过蚀孔为阶梯状结构。

本公开的一种示例性实施方式中，所述阶梯状结构包括第一深度孔和第二深度孔，所述第一深度孔的深度大于所述第二深度孔的深度。

本公开的一种示例性实施方式中，所述第一深度孔的深度小于或等于1/3倍的所述金线的直径。

本公开的一种示例性实施方式中，所述阶梯状结构的阶梯位置位于压头着力点下方。

本公开的一种示例性实施方式中，所述过蚀孔的截面形状为圆形、星形、三角形和多边形中的一种。

本公开的一种示例性实施方式中，所述过蚀孔有多个，多个所述过蚀孔阵列排布。

本公开的一种示例性实施方式中，所述凹陷区域位于所述金手指本体的焊点处。

根据本公开的一个方面，提供一种半导体封装基板的制作方法，包括：提供基板；在所述基板上形成金手指本体；在所述金手指本体的表面刻蚀凹陷区域，所述凹陷区域用于压合金线；在刻蚀有所述凹陷区域的所述金手指本体的表面镀镍、镀金。

本公开的一种示例性实施方式中，所述在所述金手指本体的表面刻蚀凹陷区域，包括：在所述金手指本体的表面涂覆光阻；在所述光阻上形成第一掩膜层，所述第一掩膜层具有第一开孔，所述第一开孔的形状与所述凹陷区域的形状相同；对所述第一掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第一开孔对应的区域；对所述金手指本体与所述第一开孔对应的区域进行蚀刻，形成所述凹陷区域。

本公开的一种示例性实施方式中，所述凹陷区域包括阶梯状结构的刻蚀孔，所述阶梯状结构包括第一深度孔和第二深度孔，所述第一深度孔的深度大于所述第二深度孔的深度。

本公开的一种示例性实施方式中，所述在所述金手指本体的表面刻蚀凹陷区域，包括：在所述金手指本体的表面涂覆光阻；在所述光阻上形成第二掩膜层，所述第二掩膜层具有第二开孔，所述第二开孔的形状与所述第一深度孔的形状相同；对所述第二掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第二开孔对应的区域；对所述金手指本体与所述第二开孔对应的区域进行蚀刻，形成所述第一深度孔的部分区域；去除所述第二掩膜层，在所述光阻上形成第三掩膜层，所述第三掩膜层具有第三开孔，所述第三开孔用于暴露所述第一深度孔和所述第二深度孔对应的区域；对所述第三掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第三开孔对应的区域；对所述金手指本体与所述第三开孔对应的区域进行蚀刻，形成所述凹陷区域。

本公开的一种示例性实施方式中，对所述金手指本体与所述第二开孔对应的区域进行蚀刻的蚀刻深度为所述第一深度孔和所述第二深度孔的深度差值；对所述金手指本体与所述第三开孔对应的区域进行蚀刻的蚀刻深度为所述第二深度孔的深度。

根据本公开的一个方面，提供一种半导体封装结构，包括：封装基板，所述封装基板包括基板和形成于所述基板上的金手指，所述金手指的表面上形成有凹陷区域，所述凹陷区域用于压合金线的一端；芯片堆叠结构，设置在所述封装基板上，所述金线的另一端压焊在所述芯片堆叠结构上。

在本公开示例性实施方式中，通过在金手指本体的表面形成凹陷区域，在将金线压合于凹陷区域后，可以增大金线与金手指表面的结合面积，进而增大金线与金手指表面的结合力，从而可以提高半导体封装基板的品质。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开示例性实施方式提供的一种金手指排布示意图。

图2为图1中的局部放大图。

图3为本公开示例性实施方式提供的一种半导体封装基板的结构示意图。

图4-图6为本公开示例性实施方式提供的一种具有不同数量过蚀孔的金手指本体的结构示意图。

图7为本公开示例性实施方式提供的一种阶梯状过蚀孔的结构示意图。

图8为本公开示例性实施方式提供的一种封装打线过程的流程示意图。

图9为本公开示例性实施方式提供的一种焊头压合金线在阶梯状过蚀孔内的结构示意图。

图10为本公开示例性实施方式提供的一种半导体封装基板的制作方法的步骤流程图。

图11(a)-图11(f)为本公开示例性实施方式提供的一种半导体封装基板的制作方法的工艺步骤图。

图12(a)-图12(f)为本公开示例性实施方式提供的另一种半导体封装基板的制作方法的工艺步骤图。

图13为本公开示例性实施方式提供的一种半导体封装结构的结构示意图。

图14为本公开示例性实施方式提供的粘结层的结构示意图。

图15为本公开示例性实施方式提供的一种半导体封装结构的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

上述所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中，如有可能，各实施例中所讨论的特征是可互换的。在上面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的各方面。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”仅作为标记使用，不是对其对象的数量限制。

为了满足电子产品功能的多样化、便携化的发展要求，印制电路板不仅出现高孔径比、精细线路的高精密特征，还出现了金手指等应用于高速通讯的高密度电路板设计。在电子类产品功能应用上，为了减少讯号传输的损失，高速存储产品一般都需要使用带金手指设计的电路板作为载板。金手指由众多金黄色的导电触片组成，其表面镀有抗氧化性、传导性极强的金、而且导电触片排列如手指状，所以称为“金手指”。

金手指(Connecting Finger)通常指形成于电路板上用于连接插槽的连接部件，所有的信号都是通过金手指进行传送的，因此金手指对于电路板的性能来说是很重要的，举例来说，对于个人电脑中的内存单元来说，内存处理单元的所有数据流、电子流正是通过金手指与内存插槽的接触与PC系统进行交换，是内存的输出输入端口。

金手指用于印刷电路板之间的连接，能够连接电路和传输信号。金手指表面的镍金层能够提高该部位的耐插拔性、导电性和抗氧化性。金手指一般分为等长金手指、分级金手指以及分段金手指，分级、分段金手指在设计上突破了原始的金手指设计理念，将金手指设计为长短不一或分段的结构，这样在信号传输过程中形成有效的时间差，便于高频信号的传输，而且可以实现带电热拔插技术，从而对后续的升级维护提供便利。

在半导体封装制程中，经常会涉及将晶片(Die)上的电极与导线架(Frame)或基板(Substrate)上的金手指以金线连接的键合(Wire Bonding)操作，通常，金线通过焊接的形式连接在金手指表面上。金手指表面均为光滑表面，金手指上的焊点通过热压成型后，需要保证具有足够的结合力以确保焊接质量的稳定。一般，结合力的大小与焊点的接触面积成正相关关系。

参照图1，示出了本公开示例性实施方式提供的一种金手指排布示意图，如图1所示，相邻两个金手指之间的距离称为金手指的中心间距(pitch)，当金手指的中心间距一定时，金手指的表面宽度(top width)和间隙(space)相互制约。结合图2的局部放大图可以看出，金手指的表面宽度和间隙之和构成一个中心间距。

在金手指的中心间距较大时，在保证金手指表面宽度的情况下，金手指的间隙仍能满足可靠性离子迁移的要求。然而，随着半导体封装技术的不断提升，封装要求不断提高，导致金手指的中心间距越来越小。由于金手指的间隙涉及到质量可靠性不能减小，因此，只能通过减小金手指的表面宽度来达到减小中心间距的目的。

随着金手指的表面宽度的减小，金手指表面焊点的接触面积也变小了，为了避免焊点超出金手指表面，通常需要减小金线的直径。然而，减小金线的直径必然导致金线与金手指表面之间焊点的结合面积变小，进而导致金线和金手指表面的结合力降低，所制成的半导体封装结构存在品质风险。

基于此，本公开示例性实施方式提供了一种半导体封装基板，参照图3所示，该半导体封装基板300包括基板310和金手指本体320，其中，金手指本体320形成于基板310上，并且，金手指本体320的表面上形成有凹陷区域，该凹陷区域用于压合金线。

本公开示例性实施方式提供的半导体封装基板300，通过在金手指本体320的表面形成凹陷区域，在将金线压合于凹陷区域后，可以增大金线与金手指表面的结合面积，进而增大金线与金手指表面的结合力，从而可以提高半导体封装基板300的品质。

在实际应用中，金线具有硬度低、应力小、不容易产生弹坑、抗氧化性好、在高温高湿环境下的长期可靠性好等优点，因此，通常通过金线来连接金手指和其他元件，例如，连接芯片等。

在实际应用中，基板310是制造PCB的基本材料，其中，PCB全称为Printed CircuitBoard，中文为印刷线路板或印制电路板，以下简称线路板；线路板为电子元件的载体。随着电子技术的发展，各类电子产品对印制线路板有着最新的要求，PCB板趋于向短、小、轻、薄的方向发展，其集成度很高，新型产品对金手指的需求越来越高，“金手指”用于光纤模块、计算机显卡、内存条以及各种含有USB接口的相关设备与其它基板相接触的部位。

一般情况下，基板310就是覆铜箔层压板，单、双面印制板在制造中是在基板材料-覆铜箔层压板(Copper Clad Laminate，CCL)上，有选择地进行孔加工、化学镀铜、电镀铜、蚀刻等加工，得到所需电路图形。另一类多层印制板的制造，也是以内芯薄型覆铜箔板为基底，将导电图形层与半固化片交替地经一次性层压黏合在一起，形成3层以上导电图形层间互连。它具有导电、绝缘和支撑三个方面的功能。印制板的性能、质量、制造中的加工性、制造成本、制造水平等，在很大程度上取决于基板材料。

通常，基板310的制作方法包括减成法和加成法，减成法(Subtractive)工艺是在覆铜箔层压板表面上，有选择性除去部分铜箔来获得导电图形的方法。减成法是当今印制电路制造的主要方法，它的最大优点是工艺成熟、稳定和可靠。加成法是在绝缘基材表面上，有选择性地沉积导电金属而形成导电图形的方法。

加成法包括：全加成法(Full Additive Process,FAP)、半加成法(Semi-additiveProcess,SAP)和改进半加成法(MSAP)，其中，全加成法是仅用化学沉铜方法形成导电图形的加成法工艺。半加成法是在绝缘基材表面上，用化学沉积金属，结合电镀蚀刻或者三者并用形成导电图形的加成法工艺，当线宽间距小于25um时多采用SAP法，SAP法成本较高，工艺复杂。改进半加成法是针对SAP工艺成本较高，提出的采用较便宜的超薄铜皮式的SAP模拟法。

在实际应用中，在PCB板上制作金手指的工艺流程主要包括以下工序：先对PCB开料→内层图形制作→内层自动光学检测→内外层压合→外层钻孔→沉铜→全板电镀→外层图形制作→图形电镀→外层蚀刻→外层自动光学检测→丝印抗电金油→第二次外层图形制作→电镀镍金→局部电金→退膜→第三次外层图形制作→第二次外层蚀刻→第二次退膜→第二次外层自动光学检测→丝印阻焊→字符→过程胶带→沉镍金→锣电路板成品外形→电测试→终检→包装。

本公开示例性实施方式中，在基板310上形成金手指本体320的过程中，可以是在基板310上涂覆光刻胶，然后对光刻胶进行显影得到显影区域，再在显影区域内采用FAP、SAP或MSAP等方法沉铜获得金手指本体320。

与上述金手指的工艺流程不同的是，本公开示例性实施方式在沉铜获得金手指本体320后，需要在金手指本体320的表面上形成凹陷区域。其中对于凹陷区域的形成过程将在后续实施方式中进行详细说明，此处不作赘述。

由于凹陷区域主要是通过过蚀刻的方式获得的，因此，本公开示例性实施方式中，金手指本体320表面上形成的凹陷区域可以包括至少一个过蚀孔。如图3所示，基板310上示出了两个金手指本体320，每个金手指本体320上所形成的凹陷区域均具有两个过蚀孔322。

在实际应用中，凹陷区域的过蚀孔322可以是一个、可以是两个，也可以是三个、四个等多个，在过蚀孔322有多个的情况下，多个过蚀孔322可以阵列排布。参照图4-图6，示出了金手指本体上过蚀孔的排列方式，图4中，过蚀孔322有两个，两个过蚀孔322排列在一条线上，具体可以是沿着金线在金手指本体320上的延伸方向排列。图5中，过蚀孔322有三个，三个过蚀孔322排列成三角形，但需要说明的是，这三个过蚀孔322需要在金线与金手指本体320的焊点之下，被焊点覆盖。图6中，过蚀孔322有四个，四个过蚀孔322排列成正方形，同样的，这四个过蚀孔322需要在金线与金手指本体320的焊点之下，被焊点覆盖。

需要说明的是，本公开示例性实施方式中，在过蚀孔322有多个的情况下，多个过蚀孔322可以沿金线在金手指本体320上的延伸方向排列，并且要确保金线与金手指本体320的焊点覆盖所有过蚀孔322，以使焊接金线与金手指本体320时，部分金线可以进入到所有的过蚀孔322中，从而增大金线与金手指本体320表面的接触面积，使焊点的结合面积变大，结合力变强。

本公开示例性实施方式提供的半导体封装基板，通过在金手指本体320上设置凹陷区域，在凹陷区域只包括一个过蚀孔322的情况下，可以增大金线与金手指本体320表面的接触面积；在凹陷区域包括多个过蚀孔322的情况下，可以进一步增大金线与金手指本体320表面的接触面积，提高焊点的结合力。

需要说明的是，在凹陷区域只包括一个过蚀孔322的情况下，可以通过增大过蚀孔322的截面积来进一步增大金线与金手指本体320表面的接触面积，以获得更高的结合力。

在实际应用中，凹陷区域的区域大小，也就是过蚀孔322的截面积可以根据金手指本体320的表面大小来确定，凹陷区域的区域宽度必须小于金手指本体320的表面宽度，本公开示例性实施方式对于凹陷区域的具体区域大小不作特殊限定。

本公开示例性实施方式中，过蚀孔322的截面形状可以有多种，例如，为圆形、星形、三角形和多边形等，其中，过蚀孔322的截面形状以多边形更优，因为多边形可以增大过蚀孔322的孔壁表面积，使得金线与过蚀孔322的接触面积更大。不过在实际应用中，需要对多边形的角进行倒圆角连接过渡。

在实际应用中，对过蚀孔322的深度也需要有一定的约束，过蚀孔322的深度必须小于金手指本体320的厚度，例如，过蚀孔322的深度小于3um等，本公开示例性实施方式对于过蚀孔322的具体深度不作特殊限定。

本公开示例性实施方式中，过蚀孔322除过具有上述的孔状结构外，参照图7示出了过蚀孔的另一种结构形式，即如图7所示，过蚀孔322还可以是阶梯状结构，即一个过蚀孔322内包含多个不同深度的孔。

图7所示的过蚀孔322的阶梯状结构包括第一深度孔3221和第二深度孔3222，其中，第一深度孔3221的深度大于第二深度孔3222的深度。将过蚀孔322设置成阶梯状结构是与金线在金手指本体320的打线压合过程有关的。

参照图8，示出了一种封装打线过程的流程示意图。如图8所示，在焊头810控制金线820以将金线820先后焊接在芯片830和金手指840的过程中，首先是步骤①，焊头810在打火高度上对金线进行烧球过程；接着，进入步骤②，焊头810由打火高度下降到第一焊点，以将金线820焊接在芯片830上；完成第一点压焊后，焊头810上升移动到金手指840的上方，使得金线820拉出线弧，如步骤③所示。接着，进入步骤④，焊头810下降到第二焊点，焊头810通过加热使得金线820融化，从而将金线820压焊在金手指840上；接着，在步骤⑤中，焊头810提升，将金线820拉断与金手指840分离；最后如步骤⑥所示，焊头810带动剩余的金线820回原位。

在上述封装打线过程中，特别是步骤④中将金线820压焊在金手指840上的过程中，随着焊头810的逐渐下降，金线820的压焊点会有所偏移，并且金线820受到的焊头810的压力也会逐渐增大，起初的焊点和最终的焊点相比，最终的焊点受到的挤压力更大，因此，本公开示例性实施方式将过蚀孔322设置成阶梯状结构，且阶梯状结构所包含的深度孔的深度不同。

如图9所示，焊头810在将金线820压焊在金手指840的过程中，金线820与金手指840的初始接触点，即初始焊点正好位于第二深度孔3222的位置，最终的焊点可能正好位于第一深度孔3221的位置，由于最终的焊点受到的挤压力更大，会有更多的金线820融合在第一深度孔3221内，因此，将第一深度孔3221设置的更深一些，可以容纳更多的金线820；而将第二深度孔3222设置的较浅一些，以在满足容纳金线820的情况下，确保金手指840具有足够的强度。

当然，在实际应用中，第一深度孔3221的深度也不能太深，一般可以将第一深度孔3221的深度设置为小于或等于1/3倍的金线820直径即可，本公开示例性实施方式对于第一深度孔3221和第二深度孔3222的具体深度不作特殊限定。

本公开示例性实施方式中，过蚀孔322的阶梯状结构的阶梯位置位于压头着力点的下方，也就是位于焊头810在金手指上的着力点的下方。

在实际应用中，由于压头的作用力方向是竖直向下的，过蚀孔322的阶梯状结构沿压头作用力方向梯度深度增加，如此可以使金线820较多地进入较深的深度孔中，从而增加金线820与过蚀孔322的接触面积，使得焊接点更加牢固。

本公开示例性实施方式提供的半导体封装基板，通过在金手指本体上设置凹陷区域，并且使凹陷区域包含过蚀孔，另外，又是过蚀孔为阶梯状结构，都可以增大金线压合过程中，与金手指的接触面积，使得焊点的结合力增强，从而增加半导体封装基板的品质。

在上述提供的半导体封装基板的基础上，本公开示例性实施方式还提供了一种半导体封装基板的制作方法。参照图10，该半导体封装基板的制作方法的流程步骤如下：

步骤S1010、提供基板；

步骤S1020、在基板上形成金手指本体；

步骤S1030、在金手指本体的表面刻蚀凹陷区域，凹陷区域用于压合金线；

步骤S1040、在刻蚀有凹陷区域的金手指本体的表面镀镍、镀金。

本公开示例性实施方式提供的半导体封装基板的制作方法，与常规半导体封装基板的制作方法不同的是，在金手指本体的表面刻蚀有凹陷区域，并通过将金线压合在凹陷区域内，可以增大金线与金手指本体表面的结合面积，从而增大结合力，提高焊接的品质。

下面将结合截面图图11(a)-图11(f)详细描述本公开示例性实施方式中半导体封装基板的制作方法。

如图11(a)所示，先提供基板310，所提供的基板310为覆铜箔层压板，通过减成法或加成法可以制作基板310。在基板310上铺设一层光刻胶1110，对该光刻胶1110进行显影，获得第一通槽，使得第一通槽暴露基板310的表面，具体可以通过在光刻胶1110上铺设掩膜板来进行显影，此处不再赘述。

在获得第一通槽后，如图11(b)所示，在第一通槽内填充金手指本体320，使基板310上形成金手指本体320，其中，金手指本体320可以通过将铜材料在第一通槽内电镀而形成。

在获得金手指本体320后，可以在金手指本体320的表面刻蚀凹陷区域，具体，如图11(c)所示，可以在金手指本体320的表面涂覆光阻1120，其中，光阻1120是一种光敏材料，分为正向光阻和负向光阻两种。对于正向光阻而言，其照到光的部分会溶于光阻显影液，而没有照到光的部分不会溶于光阻显影液；对于负向光阻而言，其照到光的部分不会溶于光阻显影液，而没有照到光的部分会溶于光阻显影液。利用光阻的这个特性可以进行显影操作。

本公开示例性实施方式中，在金手指本体320的表面涂覆光阻1120后，可以如图11(d)所示，在光阻1120上形成第一掩膜层1130，该第一掩膜层1130具有第一开孔，第一开孔的形状与凹陷区域的形状相同，最终用于暴露出凹陷区域。

接着，如图11(e)所示，对上述形成的第一掩膜层1130进行曝光，使第一开孔对应的光阻1120显影，暴露出金手指本体320与第一开孔对应的区域。

如图11(f)所示，对图11(e)所获得的结构去掩膜，即去除第一掩膜层1130，并对金手指本体320与第一开孔对应的区域进行蚀刻，以形成凹陷区域，如图3所示。其中在蚀刻过程中可以采用湿法蚀刻，也可以采用干法蚀刻，本公开示例性实施方式对于具体的蚀刻方法不作限定。

本公开示例性实施方式中，在金手指本体320上刻蚀出凹陷区域后，还需要如步骤S1040所述，在刻蚀有凹陷区域的金手指本体320的表面镀镍、镀金。主要是利用电镀工艺在金手指本体320上面先镀镍再镀金，最后制作完成金手指。

需要说明的是，在镀镍和镀金的过程中，不可以填满凹陷区域，例如，可以使电镀在金手指本体320表面的镍具有均匀的厚度，使电镀在镍表面的金具有均匀的厚度，从而可以保持凹陷区域的高度低于其他未刻蚀区域的高度。

在实际应用中，金手指本体320在进行表面处理过程中，可以采用电镀镍金的方式，也可以采用沉金的方式，其中，在电镀镍金时，其厚度可达3-50u"，因其优越的导电性、抗氧化性以及耐磨性，被广泛应用于需要经常插拔的金手指PCB或者需要经常进行机械磨擦的PCB板上面，但因为镀金的成本极高所以只应用于金手指等局部镀金处理，电金工艺颜色是银白色的，没有沉金的那么黄，缺点是可焊接略差。在沉金过程中，厚度常规1u"，最高可达3u"，因其优越导电性、平整度以及可焊性，被广泛应用于有按键位、绑定IC、BGA等设计的高精密PCB板，对于耐磨性能要求不高的金手指PCB，也可以选择整板沉金工艺，沉金工艺成本较电金工艺成本低很多。沉金工艺的颜色是金黄色。

上述过程实际上是在覆铜板上通过电镀或化学镀工艺再覆上一层金，化学镀是在铜面上沉积硫酸镍后通过化学反应让金沉积在硫酸镍表面形成金手指；电镀是在铜面上电镀上氨基磺酸镍后再用电镀的方式在镍表镀上金最终形成金手指。由于在化学镀过程中生成的金手指中的硫酸镍较硬，金手指在组装时受到外力的作用容易发生断裂，造成产品功能性缺陷，因此目前在对于产品性能要求较高的情况下，往往采用电镀制程生产插入式金手指，其金手指中的氨基磺酸镍几乎不会因为组装时受到外力的作用发生断裂。

本公开示例性实施方式中，所刻蚀获得的凹陷区域还可以是包括阶梯状结构的刻蚀孔，以阶梯状结构包括第一深度孔3221和第二深度孔3222，且第一深度孔3221的深度大于第二深度孔3222的深度为例，对该种凹陷区域的形成过程进行简要说明如下：

如前述实施例，在基板310上形成金手指本体320后，如图12(a)所示，在金手指本体320的表面涂覆光阻1210；并在光阻1210上形成第二掩膜层1220，其中，该第二掩膜层1220具有第二开孔，第二开孔的形状与第一深度孔的形状相同；此处主要指的是第二开孔的截面形状与第一深度孔的截面形状相同，从而便于后续沿着第二开孔刻蚀出第一深度孔。

接着，对第二掩膜层1220进行曝光，使光阻1210显影，暴露出金手指本体320与第二开孔对应的区域，如图12(b)所示。

然后，进行第一步蚀刻，即如图12(c)所示，对金手指本体320与第二开孔对应的区域进行蚀刻，形成第一深度孔3221的部分区域，也就是形成第一深度孔3221的上部分，其中，该上部分的深度为第一深度孔3221和第二深度孔3222的深度差值。相当于对金手指本体320与第二开孔对应的区域进行蚀刻的蚀刻深度为第一深度孔3221和第二深度孔3222的深度差值。

在获得第一深度孔3221的上部分，可以去除第二掩膜层1220，在光阻1210上形成第三掩膜层1230，如图12(d)所示，该第三掩膜层1230具有第三开孔，其第三开孔可以用于暴露第一深度孔3221和第二深度孔3222对应的区域。也就是说，第三开孔可以暴露凹陷区域对应的区域，并且第三开孔的截面形状与凹陷区域的截面形状相同。

接着，如图12(e)所示，可以对第三掩膜层1230进行曝光，使光阻1210显影，暴露出金手指本体320与第三开孔对应的区域，即暴露出金手指本体320上凹陷区域对应的区域。

最后，进行第二步蚀刻，即对金手指本体320与第三开孔对应的区域进行蚀刻，以形成凹陷区域，如图12(f)所示。此次第二步蚀刻的蚀刻深度为第二深度孔3222的深度，也就是说，对金手指本体320与第三开孔对应的区域进行蚀刻的蚀刻深度为第二深度孔3222的深度，并且蚀刻完第一深度孔3221的下部分，从而通过上述两次蚀刻完成第一深度孔3221的蚀刻。

通过上述半导体封装基板的制作方法获得的半导体封装基板，在金手指本体的表面刻蚀形成具有阶梯状结构的凹陷区域，并通过将金线压合在阶梯状结构内，可以进一步增大金线与金手指本体表面的结合面积，从而进一步增大结合力，提高焊接的品质。

需要说明的是，本公开示例性实施方式提供的半导体封装基板的制作方法仅是示意性说明，本公开对每个部件的制作工艺并不限定。

在上述实施方式的基础上，本公开示例性实施方式还提供了一种半导体封装结构，参照图13所示，该半导体封装结构1300包括封装基板1310和芯片堆叠结构1320，其中，

封装基板1310包括基板310和形成于基板310上的金手指1311，该金手指1311的表面上形成有凹陷区域，凹陷区域用于压合金线1312的一端；其中，凹陷区域的结构形式以及凹陷区域的形成过程已经在前述实施方式中进行了详细描述，因此此处不再赘述。

另外，芯片堆叠结构1320设置在封装基板1310上，金线1312的另一端压焊在芯片堆叠结构1320上。

在实际应用中，芯片堆叠结构1320通常包括有die芯片1321和粘结层1322，其中，粘结层1322用于将芯片1321粘接在封装基板1310上。在有多个芯片1321堆叠的情况下，相邻的芯片1321之间也通过粘结层1322进行连接。

在实际应用中，上述的粘结层1322除过具有粘性外，还具有绝缘性能，以在芯片1321和芯片1321之间，或者芯片1321和封装基板1310之间起到绝缘的作用。

本公开示例性实施方式中，封装基板1310上的金手指1311与芯片1321之间通过金线1312连接，具体的连接过程可以参照前述的封装打线过程，此处不再赘述。

需要说明的是，为了便于焊接金线1312，可以在芯片1321上设置焊盘，以将金线1312焊接在焊盘上。

本公开示例性实施方式提供的半导体封装结构1300，通过在封装基板的金手指1311上设置凹陷区域，通过将金线1312压合在凹陷区域内，可以增大金线1312与金手指1311表面的接触面积，从而可以增大金线1312与金手指1311的结合力，提高焊接封装的良率。

如图14所示，在一些实施例中，粘结层1322可以包括第一粘结层13221和第二粘结层13222。第二粘结层13222位于第一粘结层13221上。第一粘结层13221可以芯片1321的有源面(正面)接触，第二粘结层13222可以与芯片1321的背面接触。由于芯片1321的有源面会产生更多的热量，由此第一粘结层13221的散热系数大于第二粘结层13222的散热系数，从而可以防止第一粘结层13221由于热量影响而出现较大的变形。在一些实施例中，可以在第一粘结层13221中掺杂金属粉末，从而实现快速散热。

如图14所示，在一些实施例中，第一粘结层13221可以与基板1310接触，第二粘结层13222与芯片1321接触。第一粘结层13221的弹性模量小于第二粘结层13222的弹性模量，第一粘结层13221与基板1310实现粘结作用，第二粘结层13222直接与芯片1321粘结，降低切割过程中的翘曲。在将最底层的芯片1321设置在基板1310上时，可以将整个晶圆设置在第二粘结层13222上，然后进行切割工艺。在进行切割工艺中，由于第二粘结层13222具有较高的弹性模量，从而使得在切割过程中不会发生翘曲。由于第一粘结层13221具有较低的弹性模量，不会降低芯片1321与基板1310的粘结力。第一粘结层13221和第二粘结层13222例如为DAF，例如通过改善二者的高分子树脂的配比实现弹性模量的调整。

如图15所示，在一些实施例中，该半导体封装结构还可以包括模制层140，模制层140位于基板1310上，且将芯片堆叠结构完全覆盖，从而保护芯片堆叠结构。该模制层140例如为环氧树脂材料，环氧树脂材料内可以掺杂一定体积的填料，例如包括大颗粒的填料和小颗粒的填料，填料可以为球状。该模制层140的厚度可以大于或等于芯片堆叠结构的厚度与3倍的填料的直径(最大直径的填料)之和。图中虚线至模制层140顶部的距离可以等于填料的直径的3倍。这样可以保证模制层140具有良好的热膨胀系数和弹性模量，从而使得半导体封装结构具有良好的翘曲状态。如果该将模制层140的厚度过小，则有可能导致模制层140的热膨胀系数和弹性模量与基板1310的热膨胀系数和弹性模量不匹配，同时在对半导体封装结构进行标记时，激光有可能透过模制层140，造成芯片堆叠结构损坏。

应理解，在本公开的各种实施方式中，上述各过程的序号大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开示例性实施方式的实施过程构成任何限定。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (16)

1.一种半导体封装基板，其特征在于，包括：

基板；

金手指本体，形成于所述基板上；

其中，所述金手指本体的表面上形成有凹陷区域，所述凹陷区域用于压合金线。

2.根据权利要求1所述的半导体封装基板，其特征在于，所述凹陷区域包括至少一个过蚀孔。

3.根据权利要求2所述的半导体封装基板，其特征在于，所述过蚀孔的深度小于3um。

4.根据权利要求2所述的半导体封装基板，其特征在于，所述过蚀孔为阶梯状结构。

5.根据权利要求4所述的半导体封装基板，其特征在于，所述阶梯状结构包括第一深度孔和第二深度孔，所述第一深度孔的深度大于所述第二深度孔的深度。

6.根据权利要求5所述的半导体封装基板，其特征在于，所述第一深度孔的深度小于或等于1/3倍的所述金线的直径。

7.根据权利要求4所述的半导体封装基板，其特征在于，所述阶梯状结构的阶梯位置位于压头着力点下方。

8.根据权利要求2所述的半导体封装基板，其特征在于，所述过蚀孔的截面形状为圆形、星形、三角形和多边形中的一种。

9.根据权利要求2所述的半导体封装基板，其特征在于，所述过蚀孔有多个，多个所述过蚀孔阵列排布。

10.根据权利要求1-9中任一项所述的半导体封装基板，其特征在于，所述凹陷区域位于所述金手指本体的焊点处。

11.一种半导体封装基板的制作方法，其特征在于，包括：

提供基板；

在所述基板上形成金手指本体；

在所述金手指本体的表面刻蚀凹陷区域，所述凹陷区域用于压合金线；

在刻蚀有所述凹陷区域的所述金手指本体的表面镀镍、镀金。

12.根据权利要求11所述的方法，其特征在于，所述在所述金手指本体的表面刻蚀凹陷区域，包括：

在所述金手指本体的表面涂覆光阻；

在所述光阻上形成第一掩膜层，所述第一掩膜层具有第一开孔，所述第一开孔的形状与所述凹陷区域的形状相同；

对所述第一掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第一开孔对应的区域；

对所述金手指本体与所述第一开孔对应的区域进行蚀刻，形成所述凹陷区域。

13.根据权利要求11所述的方法，其特征在于，所述凹陷区域包括阶梯状结构的刻蚀孔，所述阶梯状结构包括第一深度孔和第二深度孔，所述第一深度孔的深度大于所述第二深度孔的深度。

14.根据权利要求13所述的方法，其特征在于，所述在所述金手指本体的表面刻蚀凹陷区域，包括：

在所述金手指本体的表面涂覆光阻；

在所述光阻上形成第二掩膜层，所述第二掩膜层具有第二开孔，所述第二开孔的形状与所述第一深度孔的形状相同；

对所述第二掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第二开孔对应的区域；

对所述金手指本体与所述第二开孔对应的区域进行蚀刻，形成所述第一深度孔的部分区域；

去除所述第二掩膜层，在所述光阻上形成第三掩膜层，所述第三掩膜层具有第三开孔，所述第三开孔用于暴露所述第一深度孔和所述第二深度孔对应的区域；

对所述第三掩膜层曝光，使所述光阻显影，暴露所述金手指本体与所述第三开孔对应的区域；

对所述金手指本体与所述第三开孔对应的区域进行蚀刻，形成所述凹陷区域。

15.根据权利要求14所述的方法，其特征在于，对所述金手指本体与所述第二开孔对应的区域进行蚀刻的蚀刻深度为所述第一深度孔和所述第二深度孔的深度差值；

对所述金手指本体与所述第三开孔对应的区域进行蚀刻的蚀刻深度为所述第二深度孔的深度。

16.一种半导体封装结构，其特征在于，包括：

封装基板，所述封装基板包括基板和形成于所述基板上的金手指，所述金手指的表面上形成有凹陷区域，所述凹陷区域用于压合金线的一端；

芯片堆叠结构，设置在所述封装基板上，所述金线的另一端压焊在所述芯片堆叠结构上。