JP2016192475A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016192475A5 JP2016192475A5 JP2015071280A JP2015071280A JP2016192475A5 JP 2016192475 A5 JP2016192475 A5 JP 2016192475A5 JP 2015071280 A JP2015071280 A JP 2015071280A JP 2015071280 A JP2015071280 A JP 2015071280A JP 2016192475 A5 JP2016192475 A5 JP 2016192475A5
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- insulating layer
- component
- core layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011162 core material Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 54
- 239000011347 resin Substances 0.000 claims description 37
- 229920005989 resin Polymers 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 239000004020 conductor Substances 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000000875 corresponding Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 82
- 239000010949 copper Substances 0.000 description 19
- 238000007747 plating Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000007789 sealing Methods 0.000 description 12
- 229910001111 Fine metal Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000001681 protective Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 230000003287 optical Effects 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- 210000001736 Capillaries Anatomy 0.000 description 2
- 210000004759 MCP Anatomy 0.000 description 2
- 101710043203 P23p89 Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 101710034616 gVIII-1 Proteins 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 230000000149 penetrating Effects 0.000 description 2
- 239000002957 persistent organic pollutant Substances 0.000 description 2
- 101700014779 GLB1 Proteins 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K Iron(III) chloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Description
本発明は、部品内蔵基板および半導体モジュールに関する。
かつて半導体装置と言うと、リードフレームにベアチップが実装され、アイランドと一緒にベアチップが封止されたパッケージが殆どであった。SIP、DIPまたはQFPなどが一般的で、封止樹脂から出るリードが、マザー基板とチップの熱膨張係数の差を緩和させるため、今でも多用されているパッケージである。
しかし軽薄短小が急激に進み、例えば携帯機器(スマートフォンやタブレットなど)では、小型、薄型、高機能が要求され、その半導体パッケージの形態も日進月歩で進化して来た。例えば、プリント基板のインターポーザを採用し、面実装なる形態で実装面積を減少させたBGA、更には、三次元実装により小型化を可能としたMCPやPOPなどが盛んに使われるようになってきた。どれも、半田ボールが採用された面実装タイプで、リードの張り出しが無い為、小型・薄型化が可能で、実装面積も少なくて済むものである。後者のMCPやPOPは、パッケージが上に積んで成り、更に実装面積を減らせるものである。
並行して、これら半導体パッケージを搭載するインターポーザやマザーボードも、軽薄短小の要求から、盛んに開発が行われ、薄型の基板が開発されるようになってきた。例えば、現在のスマートフォンでは、配線層が10〜12層で、厚みが400μm程度のプリント基板が採用されている。
これら多層のプリント基板の殆どは、表面に電子部品や半導体パッケージを搭載したものであった。しかしながら、これでもセットメーカーの要求は厳しく、最近ではプリント基板の中に素子を埋め込んだ部品内蔵基板を実装基板として採用した半導体モジュールも開発されている。
これは、実装基板にキャビティが形成され、その中に半導体素子や受動部品が埋め込まれるため、この半導体モジュール自体の薄型化を更に可能とするものである。
図6は、その一例を説明するものである。
先ずは、樹脂(または金属)から成るコア層11の表に絶縁層を介して3層の導体パターンF1〜F3が設けられ、裏には絶縁層を介して3層の導体パターン線B1〜B3が設けられた6層基板を一例としてあげている。この実装基板10には、キャビティ12が設けられ、このキャビティ12にベアチップ13が設けられている。このベアチップ13は、ここでは撮像素子であることから、キャビティ12内は、絶縁樹脂で封止されていない。
尚、導体パターンとは、電導体で形成されたパッド電極又は/および配線などから成る回路配線である。
図6からも判るとおり、ベアチップ13の電極と実装基板14のパッド電極F3との間は、金属細線15で接続される。しかし、ワイヤーボンダーの機械的動作もあり、金属細線15が高さdだけはり出す。その結果、実装基板10の上に部品(半導体パッケージなどの電子部品、レンズを保持するケースなど)16を設けようとすると、このはり出しdが、半導体モジュール10全体の厚みに大きな影響を与えていた。
前述した問題から図7に示す様に、キャビティ12の底面に電極E1を露出させ、そこに金属細線15をワイヤーボンドすることにより、はり出しの頂部を基板の内側に位置させ、全体の厚みを薄くしようとした。しかしながら、パッドとなる部分E1全体が絶縁層17から露出する為、密着力が小さく、ワイヤーボンドの時に剥がれてしまう課題が有った。更には、パッドE1の表面と絶縁層17の表面が一致していると、ボンディングツールが絶縁層を押圧しながら接続するため、密着力の低下を招いてしまう問題が有った。
本発明は、部品内蔵基板およびこれを用いた半導体モジュールの薄型化を実現すると同時に、キャビティ底部に位置するパッド電極と金属細線の密着力向上を実現させる事を目的とする。
本発明は、前述した課題を鑑みて成され、
第2のビア孔に導電材が設けられ、前記第2絶縁層とコンタクト面が面一になって設けられた第2のビアと、前記第2のビアの上に厚みを有して設けられたパッド電極と、を有する部品内蔵基板により、解決するものである。
第2のビア孔に導電材が設けられ、前記第2絶縁層とコンタクト面が面一になって設けられた第2のビアと、前記第2のビアの上に厚みを有して設けられたパッド電極と、を有する部品内蔵基板により、解決するものである。
ビアの露出面は、第2絶縁層と同一面であるため、一方の面に向かって突出させる事で、キャピラリーヘッドが第2絶縁層に接触せず、良好な接続が可能となる。
続いて、前記パッド電極を、前記キャビティ底部に露出する前記ビアよりも大きく形成する事で解決するもので、パッド電極と対向する第3電極でビアを挟む構造とする為、その接着強度は更に増すことになる。
更に、キャビティ内に露出した前記コア層および前記コア層と前記第2絶縁層との界面を樹脂で覆う事で、コア層や導体パターンの腐食を防止する事が出来る。
最後に、キャビティに対応する一方の面から、キャビティ部品を取り除き、前記キャビティの底面に位置する第2電極を露出させ、
第2絶縁層から一方の面に向かって突出するパッド電極を第2電極の露出面に設ける事で解決するものである。
本発明によれば、半導体素子とキャビティ内壁の間の狭い空間に於いて、金属細線との接続強度を確保しつつ、低背化を実現できる。
また解放状態である事から、キャビティ内壁を絶縁樹脂で被覆する事で、コア層や導体パターン等の保護が可能となる。
先ずは、図1を参照しながら本発明の半導体モジュール30について説明する。
符号31で成る半導体素子が内蔵された基板は、部品内蔵基板と呼ばれ、この部品内蔵基板を、以降、基板Eとして呼称する。Eは、Embedded(埋め込まれる)のEを取ったものである。
また、この基板Eは、半導体モジュールでもある。この半導体モジュール30は、基板Eの表面(一方の面)にパッド電極32を有し、電子部品34が前記パッド電極32と電気的に接続されて実装されている。また表面に電子部品34が設けられず、キャビティ42内に半導体素子31が内蔵された基板も、半導体モジュールである。尚、電子部品は、チップコンデンサ、ソレノイド等の受動素子、半導体素子から成る能動素子、センサ素子、フィルタ素子などである。また他方の面に設けられたパッド電極33は、外部電極となり、ろう材から成る半田ボールが設けられる。この場合、パッド電極は、半田接続を良好に実現するためにメッキしたNi上にAuをメッキするなどの複数回メッキされた膜で構成される。最終的に、この半導体モジュール30は、マザーボードに半田を介して実装されて、セットに組み込まれる。
尚、カメラモジュールに適用する場合、半導体素子31は撮像素子であり、電子部品は、光学パッケージである。この光学パッケージは、図面では省略したが、レンズユニット、レンズユニットの周囲に設けられたオートフォーカス用アクチュエータ、レンズユニットの下側に設けられたフィルタユニット、そして前記レンズユニット、前記アクチュエータ、およびフィルタユニットを包含し、固定配置するパッケージであり、このパッケージが半導体素子の上に配置される。
図1の様に、金属細線51の頂部が基板Eの内側に位置する為、撮像素子の真上に位置する光学ユニットは、キャビティ42のTOPに位置する開口部まで落とし込む事が可能となる。
では、その構造を説明する。符号40はコア層であり、金属箔または金属板からなるコア層、更には樹脂材料から成るコア層がある。図1(A)は、金属から成るコア層40Aを採用した図である。また後述する図1(C)は、樹脂から成るコア層40Bを採用した図である。ここで金属は、Cu、AlまたはFe等からなり、またはCu、AlまたはFeを主材料とした合金でも良い。
続いて、コア層40Aの表側(一方の面)には、第1絶縁層36および37を介して第1電極F1およびF2が形成される。また、コア層40Aの裏側(他方の面)には、第2絶縁層38および39を介して第2電極B1およびB2が形成されている。尚符号36Aは、封止材を兼ねた樹脂であり、第1絶縁層36単独でコア層40Aと接着が可能であれば、省略する事も可能である。後の製造方法で判るが、樹脂36Aは、図3(D)のキャビティ部品63を保持・封止すると同時に、コア層40Aの腐食保護やコア層と絶縁層の界面を被覆し、界面に位置する導体パターンを保護する。
また、ここではコア層の表裏に、合計4層メタルが設けられているが、少なくとも合計2層あれば良い。ここで、導体パターンは、電極または/および配線から成り、基板Eに構成される回路を、実装する電子部品と一緒に実現するものである。
続いて、この基板Eは、表側からキャビティ42が開口されている。このキャビティ42は、半導体素子(電子部品)31の配置領域として活用するものである。また半導体素子31は、撮像素子であるため、キャビティ42内には、封止用の樹脂が設けられていない。一般に、封止樹脂は、熱膨張係数の調整として、無機系のフィラーが混入されるが、このフィラーが光を散乱させるため半導体素子31を撮像素子とする場合はキャビティ42内に封止樹脂を設けられない。ただし、フォトダイオードといった光受光素子は、撮像素子の様な精度を要求せず、光が入った入らない程度のON・OFFの検知であり、フィラーの少ない、または入っていない封止樹脂が空きスペースに埋め込まれても良い。
更には、半導体素子31がセンサ部を有しない、一般的な半導体素子(ICまたはディスクリート素子)であれば、キャビティ内は絶縁性樹脂が設けられ、半導体素子31は封止される。基板Eとの熱膨張係数の違いから、この絶縁性樹脂には、無機系のフィラーが混入されても良い。
更にこのキャビティ42の底面には、第2電極B1、B2と同一プロセスで形成した第3電極E1、E2が設けられている。そしてコア層40Aと一番近接した第3電極E1がキャビティ底面から露出している。
この部分が、図1(B)に拡大して説明してある。図3(F)の様に、コア層60とビアがコンタクトしているため、露出している部分はビア43の接合面(コンタクト面)であり、コア層40A側の第2絶縁層38の面とビア(前記コンタクト面)の表面は、同一面となる。またオーバーエッチングが施されて、若干の凹みが有っても良い。
さらに、第2絶縁層38(或いはキャビティ42の底面)から露出しているビア43は、少なくとも一層のメッキ処理が施され、ここがボンディングパッド(以下パッド電極と呼ぶ)50となる。
尚、図1(B)を参照して、符号43の部分がビアホールまたはビアと呼ばれる部分である。ここではビア孔に導電材が埋め込まれた部分をビアとし、ビアの下のパッドオンビアに相当する部分を電極として区別している。これは、キャビティ底部にビアが露出している事を説明する為、敢えて区別している。
続けて、前述したメッキ処理は、パッド電極32、33のメッキ処理と同一工程で行われても良い。しかもパッド電極50に金属細線が接続されるため、ビア43の接合径は、パッド電極32、33のビア径よりも大きく形成される。また、ビア43の接合面積はパッド電極32、33のビア面積よりも大きく形成してもよい。
本発明の第1の特徴は、パッド電極50は、第2絶縁層38表面から上に凸の構造とし、ボンディング装置のボンディングヘッドが接続の際に当接しない厚みとしている。図では、半導体素子31側をボールボンド、パッド50側をステッチボンドで示しているが、逆に、パッド50側がボールボンドでも良い。金属細線51が金の場合、パッド電極は、例えばNi/Auからなり、アルミニウムからなる場合、例えばNiなどが好ましい。また金属細線51が銅の場合、パッドは、Cuが好ましい。厚みは、5〜20μm程度で一般にはメッキで形成される。尚、このメッキ膜は、金属細線とのコンタクト性に優れたものが選択される。
第2の特徴は、パッド電極50は、第2絶縁層38から露出するビア43の外周より大きなサイズとする事である。図1(B)では、黒い四角で示した庇を有する構造の部分である。
まずボンディング接続は、基板Eの表から裏側に向かった衝撃がパッド電極50に加わり、パッド50と金属細線が接続される。次に、パッド電極50で引きちぎる際には、パッド電極50から表側に向かった力が加わることで金属細線51が接続部位から引きちぎられる。
つまりパッド電極50が設けられない図7では、上や下に大きな力が加わる事で図7の電極E1は、剥がれ、または第2絶縁層からの乖離が発生しやすい。しかしながら、本発明では、第3電極E1とパッド電極50でビア43を挟持した構造となるため、この問題が発生しにくい。
更に第3の特徴は、ビア43の形状にある。図1(B)は、この部分を拡大した図で、キャビティ42底部(上面)に向かって窄む形状である。断面形状で説明すれば、ビア43は、キャビティ42に向かう程、先細りのテーパー面を持つ。よって金属細線の引きちぎりの際、このビア構造は、この力に対して抗力を持つ。
以上の説明から明らかなように、金属細線51の他端をキャビティ42の底部に設けることから、金属細線51の頂部は、従来(図6)から比べても低くする事ができる。さらに、パッド電極50上に厚みをもって突出し、露出するビア43の外周より大きなサイズのパッド電極50であり、パッド電極50と先細りのテーパー面を持つビア43であり、パッド電極50と第3電極E1により第2絶縁層38を挟持した形成にする事から、パッド電極50の剥がれなどの問題をおおきく改善させる事が可能となる。
一方、金属のコア層40Aを採用した基板Eに於いて、キャビティ42を形成した場合、基板Eを図4(G)の後に、一方から開口(機械加工やエッチング加工)を施す事から、金属のコア層40Aが露出させる加工をとることが多い。この場合、半導体素子31がセンシング素子等で、上方からの信号(光など)を受けるために、空間を残すので、どうしても外部雰囲気の影響で、コア層40Aの酸化や腐食が発生する。しかし本発明は、このキャビティ42内のコア層40Aを封止樹脂(ここでは被覆樹脂とも言える)36Aで被覆する為、その問題を解決する事が出来る。
更には、キャビティ42底部は、湿気等の外部雰囲気が溜まる部分であり、コア層40Aと第2絶縁層38の界面は外部雰囲気が浸入しやすい部分であるため、界面に存在する導体パターンは腐食の恐れがある。しかし本発明では、この被覆樹脂36Aでその界面が被覆される為、この腐食の問題も解決される。
尚、図1では、樹脂36Aが、部分的に被覆されているが、キャビティ42の側壁全域にこの樹脂を被覆させても良い。
続いて、コア層が樹脂から成る基板について、図1(C)、(D)で簡単に触れる。この場合、コア層40Bを貫通する符号60がビアに相当し、その両側に第1電極F1、第2電極B1がパターニングされて形成される。ここで電極E1は、図1(D)の如く、上に開いた形状であるため、抜けやすい構造である。しかしながらキャビティ右側の電極の様に、下方にビアおよび電極E4を配置する事で、この問題を解決する事が出来る。
尚、この基板でも、電極E1の上に、メッキを施す事で突出させたり、また庇の如く形成する事で、同様の効果を得る事が出来る。
続いて、図1(A)の金属のコア層40Aを採用した部品内蔵基板または半導体モジュールの製造方法について説明する。
先ずは、図2(A)に示す如く、コア層40Aとなるコア材60を用意する。ここでコア材は、Cu、またはCuを主材料とした金属からなる。他にFe、AlまたはFeまたはAlを主材料とした金属材料でも良い。この金属から成るコア材は、基板Eの熱伝導性の他に、基板Eの平坦性に大きく寄与する。金属から成るコア層は樹脂のコア層よりも剛性に優れ、物質の安定性があるからである。撮像素子にしても半導体素子にしても、電気的に接続される外部端子の数が増え、薄型で実装面積の広い半導体チップを採用するため、基板E自体の反りが半導体チップに影響を及ぼすが、基板E事態に平坦性が有る事から撮像素子の信頼性も向上する。具体的には実装不良の改善に寄与する。
次に、図2(B)に示す様に、エッチングにより、表から裏まで貫通したキャビティ42を形成し、少なくともキャビティ42の裏側開口部61を覆う仮固定シート62を貼り合わせる。ここでは、コア材の裏面全域に貼り合わされている。
このキャビティ42は、半導体素子31を内蔵するものである。また必要により、チップコンやソレノイド等の内蔵用キャビティを他に形成しても良い。この仮固定シート62は、図2(C)からも判るように、キャビティ部品63を固定する事が目的である。また封止樹脂65の漏えいを防止するものでもある。
この後、コア材60の両面に配線層が形成されるが、このキャビティ42が空洞の状態で貼り合わされると、基板Eの表面が反る問題が有る。そのため、図2(C)では、キャビティ部品63が用意され、キャビティ42の中に埋め込まれる。キャビティ部品63は、コア材からなるダミー部品であり、後に取り除かれる。
尚、キャビティ部品63は、Cuをコアにして表と裏にNiメッキ膜64が施されたものである。ここで、Niを用いた理由は、第3電極E1やビア43がCuであり、この銅のエッチングを防止するためである。銅と異なる材料を採用し、選択性のあるエッチャントを採用する事で、ビア43のエッチングを防止している。またNiは、銅から比べると硬質であり、表裏の両側に設けて、キャビティ部品の剛性を高め、基板自体の平坦性を維持している。
尚、Ni以外として、Ag、Au、Tiなど、Cuと異なる金属で形成しても良い。
続いて図3(D)に示す様に、キャビティ42の内壁とキャビティ部品63との間を埋め、コア材60の表面、特にキャビティの開口部も含めて表面が平坦になるように封止樹脂65が設けられる。この封止樹脂65としてBステージのシートを採用して封止すると、開口部の外、つまりコア材60の上にもシートが形成され、軟化させてキャビティに圧入させる。そのため、この樹脂がコア材の上にごく薄く残る。しかしコア材の上の封止樹脂が形成されない様な構造でも良い。
続いて、図3(E)に示す様に、仮固定シート62を剥がし、樹脂材料から成る第1絶縁層36、第2絶縁層38を形成する。これら絶縁層は、プリント基板に採用される一般的な材料で、フォトリソグラフィーでパターニングが可能な材料でも良いし、レーザにより開口できる材料であっても良い。どちらにしても、ウェットエッチングで取り除いたり、レーザで取り除いて、開口部66〜68を形成する。ここは、図1で説明したビア43に相当する部分である。エッチング条件やレーザの照射条件で図1(B)の様に、コア材に向かって窄む形状とする事も可能である。
続いて、図3(F)に示す様に、開口部66〜68に銅メッキ処理で第1電極F1、第2電極B1および第3電極E1を形成する。一般には、Cuの無電解メッキ処理の後に、Cuの電界メッキ処理が施され、その後に配線パターンが形成される。
更に、2層目として、樹脂材料から成る第1絶縁層37、第2絶縁層39を形成し、前述同様にビアホール44を形成する。そしてこのビアホールにメッキ処理を施して、ビア44および前記絶縁層の表面にCuメッキを施して、第1電極F2、第2電極B2および第3電極E2を形成する。
ここで本発明は、上下層ともに2層の電極パターンで実現しているが、上下層は2層以外の何層でも良く、同じ工程を繰り返す事で実現できる。
続いて、図4(G)に示す様に、基板E30の両面にソルダーレジスト70を形成し、半田接続用のメッキを配置する開口部71、72を形成する。ここは、パッド電極32、33の表面にメッキ処理でNi、Auを施す部分であり、半田接合するために形成したものである。そしてこの開口部を塞ぐ保護シート73が表裏の全面に被着される。この保護シート73は、次のキャビティ部品の取り除く工程で、エッチング処理または機械加工などが施されるため、パッド電極32の腐食を防止する為に用いられる。
続いて、図4(H)〜図5(J)に示す様に、キャビティ部品63を取り除く工程が有る。 この工程は、2度に分けられている。理由は、キャビティ部品63の上層には、樹脂層がメインで配置されているからである。先ずは、第1空間80をエッチング処理または機械的開口処理(例えば、ドリルまたはレーザ処理)で第1空間80を形成し、その後は、Cuだけをエッチングで取り除いている。図4(H)でも判るように、第1空間に露出しているのはCuであり、それ以外は、樹脂から成っている。
つまり、残ったキャビティ部品63の回りを見ると、第1空間80内は、封止樹脂65、および層間絶縁層で覆われ、基板Eの表裏は、保護レジストで覆われている。よって塩化第二鉄などのエッチャントでエッチングしても、キャビティ部品だけエッチングされ、それ以外はエッチングされない。機械加工でも加工で発生する粉じん等が開口部に入らない。ポイントは、第1空間80をキャビティ部品63よりも一回り大きくし、コア層40Aが露出しないように封止樹脂65の所で開口する事である。
すると、エッチャントは、Niをエッチングしないで、銅をエッチングする選択性を有することから、残ったキャビティ部品63を取り除くと、第2空間81の底部には、Ni膜64が残る。
続いて図5(K)に示す様に、NiのエッチャントでNi被膜をエッチングして取り除く。その結果、第3電極E1は、エッチングされず、第2絶縁層38に露出する。
続いて、図5(L)に示す様に、保護レジスト73を取り除き、開口部71、72に、半田対応のメッキ膜を形成し、パッド電極32、33、50を形成する。ここでは、先にNi、続いてAuをメッキにより施しているが、他のメッキ膜でも良い。ここは、半田接続のためのメッキ処理で用いられるものであれば良い。
ここで、このメッキ膜は、図1(B)で説明したような構造で、ワイヤーボンディング時の衝撃に対して強度アップを図っている。
つまり、パッド電極50は、第2絶縁層38表面から上に凸の構造とし、ボンディング装置のボンディングヘッドが接続の際に当接しないような厚みとしている。
第2の特徴は、パッド50は、第2絶縁層38から露出するビア43より一回り大きなサイズとする事である。図1(B)では、太い四角であたかも庇を有する部分である。第
3電極E1とパッド50でビア43を挟んだ構造となるため、密着強度がアップする。
3電極E1とパッド50でビア43を挟んだ構造となるため、密着強度がアップする。
更に第3の特徴は、ビア43の形状にある。図1(B)は、この部分を拡大した図で、キャビティ42底部(上面)に向かって窄む形状であり、断面形状で説明すれば、ビア43は、キャビティ42に向かう程、先細りのテーパー面を持つ。よって金属細線の引きちぎりの際、ビア42は、その力に対して抗力を持つ構造と成る。
以上の説明から明らかなように、金属細線51の他端をキャビティ42の底部に打つことから、金属細線51の頂部は、従来(図6)から比べても低くなり、しかもパッド50を上に凸、そして庇状に形成する事から、剥がれなどの問題をおおきく改善させる事が可能となる。
図1に示す様に、半導体素子31裏面をキャビティ42の底部に固着し、パッド電極50と半導体素子31の電極とを金属細線51で接続する。パッド電極50は、半導体素子31とキャビティ42側壁の間に露出し、この間隔は、ボンディング装置のボンディングツール(キャピラリー)が挿入できる必要がある。
またここでは、半導体素子31が外部からの光を受ける素子であるため、例えば撮像素子や光受光素子(PNホトダイオード)である為、表面も含め、半導体素子31周りの空きスペースは、封止材料が塗布されていない。
しかしながら、受光部を持たない通常の半導体素子(FET、TRまたはIC等)がキャビティ42に配置された場合は、表面も含め、半導体素子31周りの空きスペースは、そのままでも良いし、封止材料を埋め込んでも良い。
また金属細線の頂部を、基板E30の表面よりも下方に位置する事で、この上の素子の実装効率を高められるが、若干飛び出していても良い。
上記に加えて、図8〜10にてパッド電極50について説明する。パッド電極50は金属細線51をボンディングツールにより電気的に接着させるための面積が必要である。パッド電極50の面積は金属細線の径やキャピラリーの寸法によって適宜設定される。
図8では、図5(L)のパッド電極50について紙面奥行き方向にパッド電極50を並べたときの上面図を示す。図8においてPTはパッド長辺、PLはパッド短辺、PDはパッド間の寸法をそれぞれ示す。本実施例では例えば直径が20μm程度の金属細線51を用いた場合、PTを300μm程度、PLを90μm程度、PDを60μm程度とする。パッド電極50の略長方形の形状は例えばトレパニングというレーザ加工を施すことによって実現できる。
図9では図8中の破線Xに沿って紙面奥行き方向に断面をとった断面図を示す。図9に示す様にパッド電極50は第3電極E1に載置されるように形成される。ここで、パッド電極の高さ距離PHは本実施例の場合、例えば2〜20μm程度にできる。上述しているようにパッド電極50は金属メッキにより形成され複数の層構造をしているが、図9にはこの層構造は図示していない。
図10では図9に示したようにパッド電極の断面図について本実施例に対する従来技術を対比させた図を示す。図10中の(a)に本実施例の形態を示す。図10(b)および(c)には従来技術の形態を示す。図10(b)に示す従来技術ではパッド電極間の電気的な絶縁を確保するため第3絶縁層がパッド電極50を包含するように形成されることが必要だった。この場合、パッド電極50に金属細線51をボンディングするときにパッド電極50にボンディングできる面積が制限されてしまう。これを解決するために図10(c)に示す従来技術では2つのパッド電極50のPDを離間させることでパッド間の電気的絶縁を確保しつつボンディングできる面積を確保することができた。しかしながら、図10(c)の従来技術の構造ではパッド電極50を実装できる密度が低下してしまう問題があった。これを解決するため、本実施例では図5(L)に示したように図10(b)および(c)中の第3絶縁層を有せず、パッド電極50のボンディングできる面積を確保しつつパッド電極間のPDを近づけてパッド電極50をキャビティ内に高密度で形成できる。
30:半導体モジュール(基板E)
31:半導体素子
32、33:パッド電極
34:電子部品
36、37:第1絶縁層
38、39:第2絶縁層
40A:コア層
42:キャビティ
43、44:ビア
50:パッド電極
31:半導体素子
32、33:パッド電極
34:電子部品
36、37:第1絶縁層
38、39:第2絶縁層
40A:コア層
42:キャビティ
43、44:ビア
50:パッド電極
Claims (11)
- 金属のコア層と、
前記金属のコア層の一方の面に設けられた第1絶縁層と、
前記金属のコア層の他方の面に設けられた第2絶縁層と、
前記一方の面から開口され、底面には前記第2絶縁層が設けられたキャビティと、
前記第2絶縁層に設けられ、コア層の他方の面に到達する第1のビア孔と、
前記第2絶縁層に設けられ、前記キャビティに到達する第2のビア孔と、
前記第1絶縁層に設けられた第3のビア孔と、
前記第1のビア孔に導電材が設けられ、前記コア層と固着して電気的に接続された第1のビアと、
前記第2のビア孔に導電材を埋め込んで形成される前記コア層の側の面であって、前記第2絶縁層における前記コア層の側の面と同一面になる面を有する第2のビアと、
前記第3のビア孔に導電材が設けられた第3のビアと、
前記第2のビアの上に厚みを有して設けられたパッド電極と、
前記第1のビアおよび前記第3のビアと一体となってそれぞれ設けられた電極と、
を有する部品内蔵基板。 - 前記パッド電極は、前記第2のビアと一体で成り、前記第2のビアよりも大きく形成される請求項1に記載の部品内蔵基板。
- 前記第2のビアは、前記一方の面側に向かって、先細りのテーパー面を有する請求項2に記載の部品内蔵基板。
- 前記キャビティ内に設けられ、基板の表面に設けられた電極と前記パッド電極が金属細線により電気的に接続された半導体素子を有する請求項1乃至請求項3のいずれかに記載の部品内蔵基板を用いた半導体モジュール。
- 前記キャビティ内に於いて、前記コア層の内壁および前記コア層と前記第2絶縁層との界面を覆う樹脂が設けられる請求項2に記載の部品内蔵基板。
- 前記キャビティ内に於いて、前記コア層の内壁および前記コア層と前記第2絶縁層との界面を覆う樹脂が設けられる請求項4に記載の部品内蔵基板を用いた半導体モジュール。
- 前記キャビティと前記半導体素子の間は、空間から成る請求項6に記載の半導体モジュール。
- 前記第2のビアは、前記コア層の側の面に凹みを有する
ことを特徴とする請求項1に記載の部品内蔵基板。 - 一方の面から他方の面に渡り貫通して設けられたキャビティを有する金属のコア材を用意し、
前記キャビティの前記他方の面に固定シートを貼り合わせて、キャビティ部品を配置し、
前記キャビティを覆う樹脂を設け、
前記固定シートを取り除いた前記コア材の一方の面に第1絶縁層を介して第1電極を設け、前記コア材の他方の面に第2絶縁層を介して前記キャビティ部品にコンタクトする第2電極を設け、
前記キャビティに対応する前記一方の面から、前記キャビティ部品を取り除き、前記キャビティの底面に位置する前記第2電極のコンタクト面を露出させ、
前記第2絶縁層から前記一方の面に向かって突出するパッド電極を前記コンタクト面に設ける事を特徴とした部品内蔵基板の製造方法。 - 前記キャビティに半導体素子を設け、前記半導体素子の電極と前記パッド電極を金属細線で接続する請求項9に記載の部品内蔵基板の製造方法。
- 前記キャビティ内に露出する前記キャビティの側壁に、前記樹脂を残す請求項10に記載の部品内蔵基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071280A JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
US15/078,793 US10043726B2 (en) | 2015-03-31 | 2016-03-23 | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071280A JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016192475A JP2016192475A (ja) | 2016-11-10 |
JP2016192475A5 true JP2016192475A5 (ja) | 2017-12-07 |
JP6373219B2 JP6373219B2 (ja) | 2018-08-15 |
Family
ID=57016684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015071280A Expired - Fee Related JP6373219B2 (ja) | 2015-03-31 | 2015-03-31 | 部品内蔵基板および半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US10043726B2 (ja) |
JP (1) | JP6373219B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
US11272619B2 (en) * | 2016-09-02 | 2022-03-08 | Intel Corporation | Apparatus with embedded fine line space in a cavity, and a method for forming the same |
WO2018110383A1 (ja) * | 2016-12-15 | 2018-06-21 | 株式会社村田製作所 | 電子モジュールおよび電子モジュールの製造方法 |
JP2018157089A (ja) * | 2017-03-17 | 2018-10-04 | イビデン株式会社 | プリント配線板およびその製造方法 |
KR20180110775A (ko) * | 2017-03-30 | 2018-10-11 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
JP2019067858A (ja) * | 2017-09-29 | 2019-04-25 | イビデン株式会社 | プリント配線板及びその製造方法 |
CN111341750B (zh) * | 2018-12-19 | 2024-03-01 | 奥特斯奥地利科技与系统技术有限公司 | 包括有导电基部结构的部件承载件及制造方法 |
US10939562B2 (en) | 2019-03-26 | 2021-03-02 | Taiyo Yuden Co., Ltd. | Multilayer board and manufacturing method of the same |
TWI704658B (zh) * | 2019-06-04 | 2020-09-11 | 恆勁科技股份有限公司 | 封裝基板 |
US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
JP7390846B2 (ja) * | 2019-10-09 | 2023-12-04 | 日本シイエムケイ株式会社 | リジッド・フレックス多層プリント配線板及びその製造方法 |
KR20220042705A (ko) * | 2020-09-28 | 2022-04-05 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
CN115226299A (zh) * | 2021-04-20 | 2022-10-21 | 台达电子企业管理(上海)有限公司 | 载板及其适用的功率模块 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001251056A (ja) * | 2000-03-03 | 2001-09-14 | Sony Corp | プリント配線基板の製造方法 |
JP5034289B2 (ja) * | 2006-03-28 | 2012-09-26 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
EP2109888A2 (en) * | 2007-01-17 | 2009-10-21 | Nxp B.V. | A system-in-package with through substrate via holes |
KR100802393B1 (ko) * | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
JP5324051B2 (ja) * | 2007-03-29 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
JP5144222B2 (ja) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
CN102150482B (zh) * | 2008-09-30 | 2013-07-10 | 揖斐电株式会社 | 电子零件内置线路板及其制造方法 |
JP5432918B2 (ja) * | 2008-10-31 | 2014-03-05 | 太陽誘電株式会社 | プリント配線版の製造方法 |
JP5460388B2 (ja) * | 2010-03-10 | 2014-04-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP5598054B2 (ja) * | 2010-03-30 | 2014-10-01 | 株式会社村田製作所 | フレキシブル基板及び該フレキシブル基板を備える回路モジュール |
JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
JP5851211B2 (ja) * | 2011-11-11 | 2016-02-03 | 新光電気工業株式会社 | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP5394560B2 (ja) * | 2012-11-27 | 2014-01-22 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
JP2014170893A (ja) | 2013-03-05 | 2014-09-18 | Taiyo Yuden Co Ltd | カメラモジュール |
JP5639242B2 (ja) * | 2013-04-12 | 2014-12-10 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP6173781B2 (ja) * | 2013-06-10 | 2017-08-02 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP5554868B1 (ja) * | 2013-07-03 | 2014-07-23 | 太陽誘電株式会社 | キャビティ付き基板の製造方法 |
JP6303443B2 (ja) * | 2013-11-27 | 2018-04-04 | Tdk株式会社 | Ic内蔵基板の製造方法 |
US9549468B1 (en) * | 2015-07-13 | 2017-01-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor module and method for manufacturing the same |
-
2015
- 2015-03-31 JP JP2015071280A patent/JP6373219B2/ja not_active Expired - Fee Related
-
2016
- 2016-03-23 US US15/078,793 patent/US10043726B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6373219B2 (ja) | 部品内蔵基板および半導体モジュール | |
JP2016192475A5 (ja) | ||
JP4503039B2 (ja) | 回路装置 | |
JP4361826B2 (ja) | 半導体装置 | |
JP5010737B2 (ja) | プリント配線板 | |
JP5524322B2 (ja) | 高密度コンタクトを有するリードレス集積回路パッケージ及びその製造方法 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
US8017436B1 (en) | Thin substrate fabrication method and structure | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
JP2008300507A (ja) | 配線基板とその製造方法 | |
US7436680B2 (en) | Multi-chip build-up package of optoelectronic chip | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
JPWO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
TWI461124B (zh) | 層疊封裝結構及其製作方法 | |
JP4498378B2 (ja) | 基板およびその製造方法、回路装置およびその製造方法 | |
JP2008300854A (ja) | 半導体装置及びその製造方法 | |
TWI553787B (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
TW201603665A (zh) | 印刷電路板、用以製造其之方法及具有其之層疊封裝 | |
TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
JP2010109274A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
TWI381500B (zh) | 嵌埋半導體晶片之封裝基板及其製法 | |
JP2006339293A (ja) | 回路モジュール | |
KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 | |
JP2006310821A (ja) | 半導体モジュールおよびその製造方法 |