TWI461124B - 層疊封裝結構及其製作方法 - Google Patents

Description

層疊封裝結構及其製作方法

本發明涉及一種半導體封裝技術，特別涉及一種層疊封裝(package-on-package,POP)結構及其製作方法。

隨著半導體器件尺寸的不斷減小，具有半導體器件的層疊封裝結構也逐漸地備受關注。層疊封裝結構一般通過層疊製作方法製成。於傳統的層疊製作方法中，為了實現高密度集成及小面積安裝，通常通過焊球將上下兩個封裝器件電連接。然而，焊球容易產生裂紋，因此，降低了層疊封裝結構的成品率及可靠性。

本發明提供一種可靠性較高的層疊封裝結構及其製作方法。

一種層疊封裝結構的製作方法，包括步驟：提供一個連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔，每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔的兩端均印刷有錫膏；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第一封裝器件包括第一電路載板及構裝於所述第一電路載板上的第一半導體晶片，所述第一電路載板具有暴露出的多個第一焊 盤，所述多個第一焊盤與多個第一導電孔一一對應，且每個第一焊盤均靠近與其對應的第一導電孔一端的錫膏，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第三半導體晶片，所述第二電路載板具有暴露出的多個第五焊盤，所述多個第五焊盤也與所述多個第一導電孔一一對應，且每個第五焊盤均靠近與其對應的第一導電孔的另一端的錫膏；以及固化每個第一導電孔兩端的錫膏，使得每個第一焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的一端，每個第五焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的另一端，從而使得第一封裝器件和第二封裝器件分別焊接於所述連接基板的相對兩側，形成一個層疊封裝結構。

一種層疊封裝結構的製作方法，包括步驟：提供一個連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔和多個第二導電孔，每個第一導電孔、每個第二導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔、每個第二導電孔的兩端均印刷有錫膏；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第一封裝器件包括第一電路載板及構裝於第一電路載板上的第一半導體晶片和第二半導體晶片，所述第一電路載板具有多個第一焊盤和多個第二焊盤，所述多個第一焊盤和多個第二焊盤暴露於所述第一電路載板的同一側，所述多個第一焊盤與第一半導體晶片電性相連，且與多個第一導電孔一一對應，每個第一焊盤均靠近與其對應的第一導電孔一端的錫膏，所述多個第二焊盤與所述第二半導體晶片電性相連，且與所述多個第二導電孔一一對應，每個第 二焊盤均靠近與其對應的第二導電孔一端的錫膏，所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第三半導體晶片，所述第二電路載板具有多個第五焊盤和多個第六焊盤，所述多個第五焊盤和多個第六焊盤暴露於所述第二電路載板的同一側，所述多個第五焊盤與所述多個第一導電孔一一對應，且每個第五焊盤均靠近與其對應的第一導電孔的另一端的錫膏，所述多個第六焊盤與所述多個第二導電孔一一對應，且每個第六焊盤均靠近與其對應的第二導電孔另一端的錫膏；以及固化每個第一導電孔兩端的錫膏及每個第二導電孔兩端的錫膏，使得每個第一焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的一端，每個第五焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的另一端，並使得每個第二焊盤通過固化的錫膏焊接於與其對應的一個第二導電孔的一端，每個第六焊盤通過固化的錫膏焊接於與其對應的一個第二導電孔的另一端，從而使得第一封裝器件和第二封裝器件分別焊接於連接基板的相對兩側，形成一個層疊封裝結構。

一種層疊封裝結構包括一個連接基板、一個第一封裝器件及一個第二封裝器件。所述連接基板具有相對的第一表面及第二表面。所述連接基板內設有多個第一導電孔。每個第一導電孔均貫穿所述第一表面及第二表面且每個第一導電孔的兩端均設有錫膏。所述第一封裝器件包括第一電路載板及構裝於第一電路載板的第一半導體晶片。所述第一電路載板具有多個第一焊盤，所述多個第一焊盤與多個第一導電孔一一對應。每個第一焊盤通過錫膏焊接於與其對應的一個第一導電孔的一端，從而使得第一封裝器件焊接於連接基板的第一表面一側。所述第二封裝器件包括第二電路 載板及構裝於第二電路載板上的第三半導體晶片。所述第二電路載板具有多個第五焊盤。所述多個第五焊盤也與所述多個第一導電孔一一對應，且每個第五焊盤通過錫膏焊接於與其對應的一個第一導電孔的另一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。

一種層疊封裝結構包括一個連接基板、一個第一封裝器件及一個第二封裝器件。所述連接基板具有相對的第一表面及第二表面。所述連接基板內設有多個第一導電孔和多個第二導電孔。每個第一導電孔、每個第二導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔、每個第二導電孔的兩端均設有錫膏。所述第一封裝器件包括第一電路載板及構裝於第一電路載板的第一半導體晶片和第二半導體晶片。所述第一電路載板具有多個第一焊盤和多個第二焊盤。所述多個第一焊盤和多個第二焊盤暴露於所述第一電路載板的同一側。所述多個第一焊盤與第一半導體晶片電性相連，且與多個第一導電孔一一對應。所述多個第二焊盤與所述第二半導體晶片電性相連，且與所述多個第二導電孔一一對應。每個第一焊盤通過錫膏焊接於與其對應的一個第一導電孔的一端。每個第二焊盤通過錫膏焊接於與其對應的一個第二導電孔的一端，從而使得第一封裝器件焊接於連接基板的第一表面一側。所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第三半導體晶片。所述第二電路載板具有多個第五焊盤和多個第六焊盤。所述多個第五焊盤和多個第六焊盤暴露於所述第二電路載板的同一側。所述多個第五焊盤與所述多個第一導電孔一一對應。所述多個第六焊盤與所述多個第二導電孔一一對應。每個第五焊盤通過錫膏焊接於與其對應的一個第一導電孔的另一端，每個 第六焊盤通過錫膏焊接於與其對應的一個第二導電孔的另一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。

採用上述方法形成的層疊封裝結構中，所述第一封裝器件與所述第二封裝器件通過所述連接基板連接為一體，所述連接基板與第一封裝器件之間及所述連接基板與所述第二封裝器件之間均通過設於連接基板內的導電孔上的錫膏相連，並未通過焊球相連，從而，提高了層疊封裝結構的成品率及可靠性。此外，上述製作方法不僅製作工藝簡單，生產成本較低。

10‧‧‧連接基板

10a‧‧‧第一表面

10b‧‧‧第二表面

101‧‧‧收容通孔

103‧‧‧第一導電孔

105‧‧‧第二導電孔

106‧‧‧樹脂

107‧‧‧第一導電帽

108‧‧‧第二導電帽

109‧‧‧錫膏

11‧‧‧絕緣基材

103a‧‧‧第一通孔

105a‧‧‧第二通孔

20‧‧‧第一封裝器件

21‧‧‧第一電路載板

22‧‧‧第一半導體晶片

23‧‧‧第二半導體晶片

24‧‧‧第一封裝膠體

211‧‧‧第一基底

211a、311b‧‧‧下側表面

211b、311a‧‧‧上側表面

212‧‧‧第一導電圖形

213‧‧‧第二導電圖形

216‧‧‧第三導電孔

217‧‧‧第四導電孔

2121‧‧‧第一焊盤

2123‧‧‧第二焊盤

2125、2135、3124、3133‧‧‧導電線路

2131‧‧‧第三焊盤

2133‧‧‧第四焊盤

214‧‧‧第一防焊層

215‧‧‧第二防焊層

221‧‧‧第一電性連接墊

222‧‧‧第一導線

25‧‧‧第一絕緣膠

26‧‧‧第二絕緣膠

231‧‧‧第二電性連接墊

232‧‧‧第二導線

27‧‧‧間隔片

30‧‧‧第二封裝器件

31‧‧‧第二電路載板

33‧‧‧第三半導體晶片

35‧‧‧第二封裝膠體

311‧‧‧第二基底

312‧‧‧第三導電圖形

313‧‧‧第四導電圖形

314‧‧‧第三防焊層

315‧‧‧第四防焊層

3111‧‧‧第一絕緣層

3112‧‧‧第一導電圖形層

3113‧‧‧第二絕緣層

3114‧‧‧第二導電圖形層

3115‧‧‧第三絕緣層

317‧‧‧第五導電孔

318‧‧‧第六導電孔

3121‧‧‧第五焊盤

3122‧‧‧第六焊盤

3123‧‧‧第七焊盤

331‧‧‧焊錫凸塊

319‧‧‧第七導電孔

3131‧‧‧第八焊盤

37‧‧‧焊球突起

38‧‧‧第三絕緣膠層

40‧‧‧堆疊結構

100‧‧‧層疊封裝結構

圖1為本技術方案實施例提供的絕緣基材的剖面示意圖。

圖2為於圖1所示的絕緣基材上形成一個收容通孔、多個第一通孔及多個第二通孔後的剖面示意圖。

圖3為電鍍圖2所示的多個第一通孔及多個第二通孔中每個通孔的的孔壁以形成多個第一導電孔及多個第二導電孔後的剖面示意圖。

圖4為於圖3所示的多個第一導電孔及多個第二導電孔中的每個導電孔內填充樹脂後的剖面示意圖。

圖5為於圖4所示的每個導電孔的兩端形成導電帽後的剖面示意圖。

圖6為於圖5所示的每個導電帽上印刷錫膏後形成的連接基板的剖面示意圖。

圖7為本技術方案實施例提供的第一封裝器件的示意圖。

圖8為本技術方案實施例提供的第二封裝器件的示意圖。

圖9為於圖6所示的連接基板的兩側分別設置圖7及圖8所示的第一封裝及第二封裝器件後形成的堆疊結構的剖面示意圖。

圖10為對圖9所示的堆疊結構進行回焊處理後所獲得的層疊封裝結構的剖面示意圖。

下面將結合附圖及實施例，對本技術方案提供的層疊封裝結構及其製作方法作進一步的詳細說明。

本發明第一實施方式提供的層疊封裝結構的製作方法包括以下步驟：第一步：請一併參閱圖1至圖6，提供一個連接基板10。所述連接基板10具有相對的第一表面10a及第二表面10b。所述連接基板10開設有一個貫穿第一表面10a及第二表面10b的收容通孔101。所述連接基板10還設有多個貫穿第一表面10a及第二表面10b的第一導電孔103及多個貫穿第一表面10a及第二表面10b的第二導電孔105。每個第一導電孔103均位於多個第二導電孔105之間，且多個第一導電孔103位於多個第二導電孔105及所述收容通孔101之間。每個導電孔103、105內均填充有塞孔樹脂106，且每個第一導電孔103的兩端均設有一個第一導電帽107，每個第二導電孔105的兩端均設有一個第二導電帽108。每個第一導電帽107覆蓋、封閉一個相應的第一導電孔103，每個第二導電帽108覆蓋、封閉一個相應的第二導電孔105，以增強相應的導電孔103、105與後續步驟中封裝器件之間的電連接可靠性。每個導電帽107、108 表面均印刷有錫膏109，以連接並電導通所述連接基板10及後續步驟中的封裝器件。

於本實施例中，所述連接基板10可以通過如下步驟製作形成：首先，提供如圖1所示的絕緣基材11。所述絕緣基材11包括所述第一表面10a及所述第二表面10b。所述絕緣基材11可以由酚醛樹脂、環氧樹脂、聚醯亞胺等熱固性樹脂製成，也可以由聚乙烯、聚丙烯、聚氯乙烯等熱塑性樹脂製成，還可以由玻璃或陶瓷製成，且所述絕緣基材11的厚度小於等於100微米。本實施方式中，所述絕緣基材11由聚醯亞胺製成，其厚度為80微米。

其次，如圖2所示，採用雷射鑽孔工藝於所述絕緣基材11中形成所述收容通孔101、多個第一通孔103a及多個第二通孔105a。每個通孔101、103a、105a均貫穿所述第一表面10a及第二表面10b，且所述多個第一通孔103a位於多個第二通孔105a與收容通孔101之間。即，多個第一通孔103a圍繞所述收容通孔101，所述多個第二通孔105a圍繞多個第一通孔103a。

再者，請參閱圖3，將多個第一通孔103a製成多個第一導電孔103，將多個第二通孔105a製成多個第二導電孔105。本實施方式中，通過鍍覆工藝於所述多個第一通孔103a及多個第二通孔105a中的每一個通孔孔壁形成導電金屬層，例如銅層、銀層或金層等，得到多個第一導電孔103及多個第二導電孔105。具體地，可先通過化學沉積的方式於所述多個第一通孔103a及多個第二通孔105a中的每一個通孔孔壁形成化學銅層，再於所述化學銅層上電鍍形成一層電鍍銅層，化學銅層及電鍍銅層構成每一個通孔孔壁的導雷金屬層。於本實施例中，每個導電孔均包括位於第一表面10a 及第二表面10b之間的通孔部、位於第一表面10a的第一孔環部及位於第二表面10b的第二孔環部，也就是說，每個通孔孔壁的導電金屬層還向通孔周圍的第一表面10a上和第二表面10b上延伸。

接著，請參閱圖4，採用樹脂填孔工藝於多個第一導電孔103及多個第二導電孔105中的每個導電孔內填充塞孔樹脂106，直至塞孔樹脂106將每個所述第一導電孔103及每個所述第二導電孔105填平。

然後，請參閱圖5，採用鍍覆工藝於每個第一導電孔103的兩端分別形成一個第一導電帽107，於每個第二導電孔105的兩端分別形成一個第二導電帽108。每個導電帽均覆蓋、封閉相應的導電孔，且均可以採用銅、銀或金等金屬製成。本實施例中，先通過化學沉積的方式於每個導電孔的兩端分別形成化學銅層，再於所述化學銅層上形成電鍍銅層，化學銅層和電鍍銅層共同形成所述導電帽。具體地，第一導電帽107形成於第一導電孔103中的塞孔樹脂106、第一導電孔103位於第一表面10a的第一孔環部及第一導電孔103位於第二表面10b的第二孔環部的表面，第二導電帽108形成於第二導電孔105的塞孔樹脂106、第二導電孔105位於第一表面10a的第一孔環部及第二導電孔105位於第二表面10b的第二孔環部的表面。本實施例中，第一導電帽107直徑大於第一通孔103a的直徑，且等於第一導電孔103的孔環部的直徑；第二導電帽108的直徑大於第二通孔105a的直徑，且等於第二導電孔105的孔環部的直徑。本領具有通常知識者可以理解，除如以上實施例所示外，還可以以其他方式製成第一導電孔103及第二導電孔105。例如，還可以直接採用電鍍填孔工藝將所述第一通孔103a及第 二通孔105a填滿，以將多個第一通孔103a製成多個第一導電孔103，將多個第二通孔105a製成多個第二導電孔105，此種實施例中，樹脂填孔步驟及形成導電帽的步驟均可省略不要。再例如，還可以於所述第一通孔103a及第二通孔105a內填充並固化導電膏，以將多個第一通孔103a製成多個第一導電孔103，將多個第二通孔105a製成多個第二導電孔105，此種實施例中，樹脂填孔步驟及形成導電帽的步驟均可省略不要。

最後，請參閱圖6，採用印刷工藝於每個第一導電帽107表面印刷錫膏109，於每個第二導電帽108表面印刷錫膏109，從而獲得所述連接基板10。

第二步，請參閱圖7及圖8，提供一個第一封裝器件20及第二封裝器件30。所述第一封裝器件20包括第一電路載板21、構裝於所述第一電路載板21上的第一半導體晶片22、構裝於所述第一半導體晶片22上的第二半導體晶片23及設於第一電路載板21且覆蓋所述第一半導體晶片22及第二半導體晶片23的第一封裝膠體24。

第一電路載板21可以為形成有導電線路的單面電路板、雙面電路板或者多層電路板，其包括第一基底211、第一導電圖形212、第二導電圖形213、第一防焊層214及第二防焊層215。第一基底211具有相對的下側表面211a及上側表面211b。第一導電圖形212及第二導電圖形213分別設置於下側表面211a及上側表面211b，且彼此電性相連。本實施例中，第一電路載板21為雙面電路板，且第一導電圖形212與第二導電圖形213通過第一電路載板21內的多個第三導電孔216及多個第四導電孔217電性相連。

第一導電圖形212包括多個第一焊盤2121、多個第二焊盤2123及 多條導電線路2125。每個第一焊盤2121均位於所述多個第二焊盤2123之間。即，多個第二焊盤2123圍繞多個第一焊盤2121設置。多個第一焊盤2121與多個第一導電孔103一一對應，多個第二焊盤2123與多個第二導電孔105一一對應。

第二導電圖形213包括多個第三焊盤2131、多個第四焊盤2133及多條導電線路2135。每個第三焊盤2131均位於多個第四焊盤2133之間。即，多個第四焊盤2133圍繞多個第三焊盤2131設置。多個第三焊盤2131用於與第一半導體晶片22電性相連。也就是說，第一半導體晶片22通過打線結合技術(Wire bonding)、表面貼裝技術(Surface Mounted Technology)或者覆晶封裝技術(Flip Chip Technology)構裝於第一電路載板21上，並與多個第三焊盤2131電性相連，從而與第一電路載板21電性相連。多個第三焊盤2131與多個第一焊盤2121一一對應，且每個第三焊盤2131通過一個第三導電孔216與與其相對應的第一焊盤2121電導通。多個第四焊盤2133用於與第二半導體晶片23電性相連。也就是說，第二半導體晶片23通過打線結合技術、表面貼裝技術或者覆晶封裝技術構裝於第一電路載板21上，並與多個第四焊盤2133電性相連，從而與第一電路載板21電性相連。多個第四焊盤2133與多個第二焊盤2123一一對應，且每個第四焊盤2133通過一個第四導電孔217與與其相對應的第二焊盤2123電導通。本實施例中，第一半導體晶片22通過打線結合技術與第一電路載板21電性相連，第二半導體晶片23通過打線結合技術與第一電路載板21電性相連。

所述第一防焊層214覆蓋於至少部分第一導電圖形212以及從第一導電圖形212暴露出的下側表面211a。所述第二防焊層215覆蓋至 少部分第二導電圖形213以及從第二導電圖形213暴露出的上側表面211b。所述第一防焊層214用於覆蓋保護第一導電圖形212中的多條導電線路2125。多個第一焊盤2121及多個第二焊盤2123中每一個焊盤均從所述第一防焊層214中至少暴露出部分。所述第二防焊層215用於覆蓋保護第二導電圖形213中的多條導電線路2135。多個第三焊盤2131及多個第四焊盤2133中的每一個焊盤均從所述第二防焊層215至少暴露出部分。

第一半導體晶片22可以包括記憶體晶片、邏輯晶片或者數位晶片。本實施例中，第一半導體晶片22為通過打線技術構裝於第一電路載板21上的邏輯晶片。所述第一半導體晶片22通過第一絕緣膠25黏結於所述第一電路載板21的第二防焊層215遠離所述第一基底211的表面。第一半導體晶片22具有與多個第三焊盤2131一一對應的多個第一電性連接墊221。每個第一電性連接墊221通過一條第一導線222例如金線與一個對應的第三焊盤2131電性相連。

第二半導體晶片23可以為記憶體晶片、邏輯晶片或者數位晶片等晶片。本實施方例中，第二半導體晶片23為通過打線技術構裝於第一電路載板21上的記憶體晶片。所述第二半導體晶片23通過第二絕緣膠26黏結於所述第一半導體晶片22的遠離所述第一電路載板21的表面。第二半導體晶片23具有與多個第四焊盤2133一一對應的多個第二電性連接墊231，每個第二電性連接墊231通過一條第二導線232例如金線與一個對應的第四焊盤2133電性相連。優選地，為了防止第一半導體晶片22與第二半導體晶片23之間產生信號干擾，所述第一半導體晶片22與第二半導體晶片23之間還設有一個間隔片27，即，於第二絕緣膠26內設置一個間隔片27。本 領具有通常知識者可以理解，間隔片27並不是本技術方案的必要技術特徵，即使省略不要間隔片27，也可以實現將第二半導體晶片23設於所述第一半導體晶片22上的目的。

所述第一封裝膠體24設於所述第二防焊層215遠離所述第一基底211的表面，且覆蓋所述第一半導體晶片22及第二半導體晶片23，以保護所述第一半導體晶片22及第二半導體晶片23免受損害。所述第一封裝膠體24可以通過印刷或者模制(molding)方法形成於所述第一電路載板21上。所述第一封裝膠體24的材料可以為環氧樹脂或者環氧模塑膠(epoxy molding compound)。本實施例中，所述第一封裝膠體24的橫截面積與所述第一電路載板21的橫截面積相同。

所述第一封裝器件20可以通過以下方法制得：首先，提供一個雙面覆銅基板，所述雙面覆銅基板包括所述第一基底211及分別貼合於所述第一基底兩側的上側銅箔及下側銅箔，所述第一基底211具有所述下側表面211a及所述上側表面211b，所述上側銅箔貼於所述上側表面211b上，所述下側銅箔貼於所述下側表面211a；其次，通過鑽孔技術及電鍍填孔技術於雙面覆銅基板中形成所述多個第三導電孔216及所述多個第四導電孔217，每個第三導電孔216及第四導電孔217均貫穿所述第一基底211、上側銅箔及下側銅箔；再次，將下側銅箔經由選擇性蝕刻製成所述第一導電圖形212，將上側銅箔經由選擇性蝕刻製成所述第二導電圖形213，且每個第三焊盤2131通過一個第三導電孔216與一個第一焊盤2121電導通，每個第四焊盤2133通過一個第四導電孔217與一個第二焊盤2123電導通；然後，通過印刷、貼合或者噴塗的方式於 至少部分所述第一導電圖形212及從所述第一導電圖形212暴露出的下側表面211a上形成第一防焊層214，且多個第一焊盤2121及多個第二焊盤2123中的每一個焊盤均從所述第一防焊層214至少部分露出，通過印刷、貼合或者噴塗的方式於至少部分所述第二導電圖形213及從所述第二導電圖形213暴露出的所述第一基底211的上側表面211b上形成第二防焊層215，且多個第三焊盤2131及多個第四焊盤2133中的每一個焊盤均從所述第二防焊層215至少部分露出，從而形成所述第一電路載板21；接著，將第一半導體晶片22通過第一絕緣膠25黏結於所述第二防焊層215遠離所述第一基底211的表面上，並通過打線技術構裝於第一電路載板21上，第一半導體晶片22的多個第一電性連接墊221電連接於多個第三焊盤2131上；之後，將第二半導體晶片23通過第二絕緣膠26黏結於第一半導體晶片22遠離所述上側表面211b的表面，並通過打線技術構裝於第一電路載板21上，第二半導體晶片23的第二電性連接墊231電連接於多個第四焊盤2133上；最後，採用印刷或者模制的方式於所述第一電路載板21的第二防焊層215遠離所述第一基底211的表面上形成覆蓋所述第一半導體晶片22及第二半導體晶片23的第一封裝膠體24，從而獲得所述第一封裝器件20。

所述第二封裝器件30包括第二電路載板31、安裝於所述第二電路載板31上的第三半導體晶片33及設於第二電路載板31且覆蓋所述第三半導體晶片33的第二封裝膠體35。

第二電路載板31可以為形成有導電圖形的單面電路板、雙面電路板或者多層電路板，其包括第二基底311、第三導電圖形312、第四導電圖形313、第三防焊層314及第四防焊層315。第二基底311 具有相對的上側表面311a及下側表面311b。本實施例中，第二電路載板31為四層電路板，所述第二基底311內具有兩層導電圖形層。

第二基底311包括第一絕緣層3111、第一導電圖形層3112、第二絕緣層3113、第二導電圖形層3114及第三絕緣層3115。所述第一導電圖形層3112和第二導電圖形層3114位於第二絕緣層3113的相對兩個表面，且通過設置於第二絕緣層3113內的第五導電孔317電性相連。所述第一絕緣層3111覆蓋第一導電圖形層3112。所述第一絕緣層3111遠離所述第二絕緣層3113的表面即為所述第二基底311的上側表面311a。所述第三絕緣層3115覆蓋第二導電圖形層3114。所述第三絕緣層3115遠離所述第二導電圖形層3114的表面即為所述第二基底311的下側表面311b。

所述第三導電圖形312設置於所述第一絕緣層3111遠離所述第二絕緣層3113的表面(即所述第二基底311的上側表面311a)，且通過設置於所述第一絕緣層3111內的第六導電孔318與第一導電圖形層3112電性相連。第三導電圖形312包括多個第五焊盤3121、多個第六焊盤3122、多個第七焊盤3123及多條導電線路3124。每個第五焊盤3121均位於多個第六焊盤3122之間。也就是說，多個第六焊盤3122圍繞多個第五焊盤3121。每個第七焊盤3123均位於多第五焊盤3121之間。也就是說，多個第五焊盤3121圍繞多個第七焊盤3123。多個第五焊盤3121與多個第一導電孔103一一對應，以通過多個第一導電孔103電導通第一半導體晶片22與所述第二電路載板31。多個第六焊盤3122與多個第二導電孔105一一對應，以通過多個第二導電孔105電導通第二半導體晶片23與所 述第二電路載板31。多個第七焊盤3123與第三半導體晶片33通過多個焊錫凸塊331電性相連。所述第三半導體晶片33通過打線結合技術、表面貼裝技術或者覆晶封裝技術構裝於第二電路載板31。所述第三防焊層314覆蓋於至少部分所述第三導電圖形312的多條導電線路3124及從所述第三導電圖形312暴露出的上側表面311a，並暴露出所述多個第五焊盤3121、多個第六焊盤3122及多個第七焊盤3123。所述第三防焊層314用於覆蓋保護第三導電圖形312中的多條導電線路3124。

所述第四導電圖形313設置於所述第三絕緣層3115遠離所述第二絕緣層3113的表面(即所述第二基底311的下側表面311b)，且通過設置於所述第三絕緣層3115內的第七導電孔319與所述第二導電圖形層3114電性相連。所述第四導電圖形313包括多個第八焊盤3131及多條導電線路3133。所述第四防焊層315覆蓋於至少部分所述第四導電圖形313的多條導電線路3133及從所述第四導電圖形313暴露出的下側表面311b，並暴露出所述多個第八焊盤3131。從所述第四防焊層315暴露出的多個第八焊盤3131表面設置有多個焊球突起37，用於將所述第二電路載板31與其他電路板或者電子元件電性相連。

第三半導體晶片33可以為記憶體晶片、邏輯晶片或者數位晶片。本實施方式中，第三半導體晶片33為邏輯晶片。所述第三半導體晶片33通過第三絕緣膠層38黏結於所述第二電路載板31的第三防焊層314表面，且通過覆晶封裝技術、表面貼裝技術或者打線結合技術與多個第七焊盤3123電性相連。於本實施例中，所述第三半導體晶片33通過覆晶封裝技術構裝於所述第二電路載板31上。 第三半導體晶片33通過所述多個焊錫凸塊331與多個第七焊盤3123電性相連。

所述第二封裝膠體35設於第二電路載板31的第三防焊層314表面，且覆蓋所述第三半導體晶片33，以保護所述第三半導體晶片33免受損害。所述第二封裝膠體35可以通過印刷或者模制方式形成於所述第二電路載板31上，且所述第二封裝膠體35的橫截面積大於所述第三半導體晶片33的橫截面積，小於所述第二電路載板31的橫截面積，且小於或者等於所述收容通孔101的橫截面積，從而使得覆蓋有所述第二封裝膠體35的第三半導體晶片33可以收容於所述收容通孔101中。所述第二封裝膠體35可以為環氧樹脂或者環氧模塑膠。

所述第二封裝器件30可以通過以下方法制得：首先，提供一個雙面線路板，所述雙面線路板包括所述第二絕緣層3113、第一導電圖形層3112及第二導電圖形層3114，所述第一導電圖形層3112及第二導電圖形層3114位於所述第二絕緣層3113相對的兩個表面，所述第一導電圖形層3112與所述第二導電圖形層3114通過設於所述第二絕緣層3113內的第五導電孔317相互電導通；其次，於所述第一導電圖形層3112上壓合一個上側單面覆銅基板，所述上側單面覆銅基板包括所述第一絕緣層3111及貼合於所述第一絕緣層3111的上側銅箔，並使所述第一絕緣層3111位於所述第一導電圖形層3112及所述上側銅箔之間，於所述第二導電圖形層3114上壓合一個下側單面覆銅基板，所述下側單面覆銅基板包括所述第三絕緣層3115及貼合於所述第三絕緣層3115的下側銅箔，並使所述第三絕緣層3115位於所述第二導電圖形層3114及所述下側銅箔之 間；再次，將上側銅箔選擇性蝕刻製成所述第三導電圖形312，將下側銅箔選擇性蝕刻製成所述第四導電圖形313，且所述第三導電圖形312通過第六導電孔318與所述第一導電圖形層3112電性相連，所述第四導電圖形313通過第七導電孔319與所述第二導電圖形層3114電性相連，如此，即實現所述第三導電圖形312與所述第四導電圖形313之間的電連接；然後，通過印刷、貼合或者噴塗的方式於至少部分第三導電圖形312及從所述第三導電圖形312暴露出的第一絕緣層3111的上側表面311a上形成第三防焊層314，且多個第五焊盤3121、多個第六焊盤3122、多個第七焊盤3123中每一個焊盤均從所述第三防焊層314至少部分露出，通過印刷、貼合或者噴塗的方式於至少部分第四導電圖形313及從所述第四導電圖形313暴露出的第三絕緣層3115的下側表面311b上形成所述第四防焊層315，且多個第八焊盤3131中的每一個焊盤均從所述第四防焊層315至少部分露出，如此即可獲得所述第二電路載板31；接著，通過通過打線技術或者覆晶技術將所述第三半導體晶片33電連接於多個第七焊盤3123上；最後，採用印刷或者模制的方式於所述第二電路載板31的第三防焊層314遠離所述第二基底311的表面形成覆蓋所述第三半導體晶片33的第二封裝膠體35，從而獲得所述第二封裝器件30。

本領具有通常知識者可以理解，第一封裝器件20、第二封裝器件30還可以具有其他的結構，例如第一封裝器件20可以僅包括一個第一半導體晶片22，即不包括第二半導體晶片23，此種情況下，多個第四焊盤2133、多個第二焊盤2123、多個第二導電孔105、多個第七焊盤3123及多個第六焊盤3122相應地可以省略不要。再例如，所述第一封裝器件20的第一半導體晶片22通過絕緣膠層設 於所述第一電路載板21的第一防焊層214上，並通過打線技術、表面貼裝技術或者覆晶封裝技術構裝於所述第一電路載板21的從所述第一防焊層214露出的多個焊盤上，此種情況下，該些焊盤可以通過第一電路載板21內的多條導電線路與多個第一焊盤2121電性相連。也就是說，此種情況下，所述第一半導體晶片22與多個第一焊盤2121位於所述第一電路載板21的同一側。再例如，所述第一封裝器件20的第一電路載板21可以為多層電路板，而第一半導體晶片22可以內嵌入該多層電路板中，此種情況下的第一電路載板21即為內嵌有晶片的嵌入式多層電路板，而嵌入該多層電路板中的第一半導體晶片22可以通過該嵌入式多層電路板內的多條導電線路及焊盤與暴露於外的多個第一焊盤2121電性相連。

第三步，請參閱圖9，將所述第一封裝器件20及第二封裝器件30分別設置於所述連接基板10的兩側，並使所述第三半導體晶片33收容於所述收容通孔101中，且所述多個第一焊盤2121與多個第一導電孔103一端的錫膏109一一對應且相鄰，多個第五焊盤3121與多個第一導電孔103另外一端的錫膏109一一對應且相鄰，多個第二焊盤2123與多個第二導電孔105一端錫膏109一一對應且相鄰，多個第六焊盤3122與多個第二導電孔105的另外一端的錫膏109一一對應且相鄰，從而獲得一個堆疊結構40。

第四步，請參閱圖10，對所述堆疊結構40進行回焊處理，以融熔並固化相鄰的連接基板10及第一封裝器件20之間的錫膏109及相鄰的連接基板10及第二封裝器件30之間的錫膏109，從而將所述連接基板10的多個第一導電孔103的一端與所述第一封裝器件20的多個第一焊盤2121通過錫膏一一對應地焊接為一體，將所述連 接基板10的多個第一導電孔103的另一端與所述第二封裝器件30的多個第五焊盤3121通過錫膏一一對應地焊接一體，將所述連接基板10的多個第二導電孔105的一端與所述第一封裝器件20的多個第二焊盤2123通過錫膏一一對應地焊接為一體，將所述連接基板10的多個第二導電孔105的另一端與所述第二封裝器件30的多個第六焊盤3122通過錫膏一一對應地焊接一體。如此，即獲得一個層疊封裝結構100。

所述層疊封裝結構100包括所述連接基板10及位於所述連接基板10兩側的所述第一封裝器件20及第二封裝器件30。所述連接基板10、第一封裝器件20、及第二封裝器件30的結構如前所述。具體地，所述連接基板10具有多個第一導電孔103及多個第二導電孔105。所述多個第二導電孔105圍繞所述多個第一導電孔103。每個導電孔103、105均貫穿所述連接基板10的第一表面10a及第二表面10b，且每個導電孔103、105的兩端均印刷有錫膏109。所述第一封裝器件20包括第一電路載板21及構裝於所述第一電路載板21上的第一半導體晶片22和第二半導體晶片23。所述第一電路載板21具有多個第一焊盤2121和多個第二焊盤2123。所述多個第一焊盤2121和多個第二焊盤2123暴露於所述第一電路載板21的同一側。所述多個第一焊盤2121與第一半導體晶片22電性相連，且與多個第一導電孔103一一對應。所述多個第二焊盤2123與所述第二半導體晶片23電性相連，且與所述多個第二導電孔105一一對應。每個第一焊盤2121通過錫膏焊接於與其對應的一個第一導電孔103的一端，每個第二焊盤2123通過錫膏焊接於與其對應的一個第二導電孔105的一端，從而使得第一封裝器件20焊接於連接基板10的第一表面10a一側。所述第二封裝器件30包括第二電路 載板31及構裝於第二電路載板31上的第三半導體晶片33。所述第二電路載板31具有多個第五焊盤3121和多個第六焊盤3122。所述多個第五焊盤3121和多個第六焊盤3122暴露於所述第二電路載板31的同一側。所述多個第五焊盤3121與所述多個第一導電孔103一一對應。所述多個第六焊盤3122與所述多個第二導電孔105一一對應。每個第五焊盤3121通過錫膏焊接於與其對應的一個第一導電孔103的另一端。每個第六焊盤3122通過錫膏焊接於與其對應的一個第二導電孔105的另一端，從而使得第二封裝器件30焊接於連接基板10的第二表面10b一側。

所述層疊封裝結構100中，第一封裝器件20與所述第二封裝器件30通過所述連接基板10連接為一體，所述連接基板10與第一封裝器件20之間及所述連接基板10與所述第二封裝器件30之間均通過設於連接基板10內的導電孔103、105上的錫膏109相連，並未通過焊球相連，從而，提高了層疊封裝結構100的成品率及可靠性。另外，於形成所述連接基板10內的導電孔時，先採用雷射鑽孔工藝於所述絕緣基材11上形成通孔，而雷射鑽孔工藝可以製作孔深小於100微米的通孔，故，可以於厚度小於或者等於100微米的連接基板10上製作通孔，進而減小所述層疊封裝結構100的體積。

本領具有通常知識者可以理解，所述第一封裝膠體24遠離所述連接基板10的表面還可以再封裝一個封裝器件，所述第二封裝器件30遠離所述連接基板10的表面也可以再封裝一個封裝器件，從而形成具有三個、四個或這個更多個封裝器件的層疊封裝結構。

綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申 請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。

10‧‧‧連接基板

10a‧‧‧第一表面

10b‧‧‧第二表面

101‧‧‧收容通孔

103‧‧‧第一導電孔

105‧‧‧第二導電孔

109‧‧‧錫膏

20‧‧‧第一封裝器件

21‧‧‧第一電路載板

22‧‧‧第一半導體晶片

23‧‧‧第二半導體晶片

24‧‧‧第一封裝膠體

2121‧‧‧第一焊盤

2123‧‧‧第二焊盤

30‧‧‧第二封裝器件

31‧‧‧第二電路載板

3121‧‧‧第五焊盤

3122‧‧‧第六焊盤

100‧‧‧層疊封裝結構

Claims (16)

1. 一種層疊封裝結構的製作方法，包括步驟：提供絕緣基材，所述絕緣基材具有相對的第一表面及第二表面；採用雷射鑽孔工藝於所述絕緣基材中形成多個第一通孔；通過於每個第一通孔的孔壁沉積導電材料層的方式，將所述多個第一通孔製成所述多個第一導電孔；採用樹脂填孔工藝於每個所述第一導電孔內填充塞孔樹脂；採用電鍍工藝於每個填充有塞孔樹脂的第一導電孔的兩端分別沉積形成第一導電帽；採用印刷工藝於每個第一導電孔的兩端印刷錫膏，所述錫膏印刷於所述第一導電帽表面，從而得到一個連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔，每個第一導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔的兩端均印刷有錫膏；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第一封裝器件包括第一電路載板及構裝於所述第一電路載板上的第一半導體晶片，所述第一電路載板具有暴露出的多個第一焊盤，所述多個第一焊盤與多個第一導電孔一一對應，且每個第一焊盤均靠近與其對應的第一導電孔一端的錫膏，所述第二封裝器件包括第二電路載板及構裝於所述第二電路載板上的第三半導體晶片，所述第二電路載板具有暴露出的多個第五焊盤，所述多個第五焊盤也與所述多個第一導電孔一一對應，且每個第五焊盤均靠近與其對應的第一導電孔的另一端的錫膏；以 及固化每個第一導電孔兩端的錫膏，使得每個第一焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的一端，每個第五焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的另一端，從而使得第一封裝器件和第二封裝器件分別焊接於所述連接基板的相對兩側，形成一個層疊封裝結構。
2. 如請求項1所述的層疊封裝結構的製作方法，其中，通過於每個第一通孔的孔壁沉積導電材料層的方式，將所述多個第一通孔製成所述多個第一導電孔時，所述導電材料層還延伸於所述第一表面形成第一孔環部，所述導電材料層還延伸於所述第二表面形成第二孔環部，所述第一導電孔一端的第一導電帽沉積於所述塞孔樹脂表面以及所述第一孔環部表面，所述第一導電孔另一端的所述第一導電帽沉積於所述塞孔樹脂表面以及所述第二孔環部表面。
3. 如請求項1所述的層疊封裝結構的製作方法，其中，所述絕緣基材的材質為熱固性樹脂。
4. 如請求項1所述的層疊封裝結構的製作方法，其中，所述第一電路載板為雙面電路板，所述第一封裝器件的形成方法包括步驟：提供一個雙面覆銅基板，所述雙面覆銅基板包括第一基底、上側銅箔及下側銅箔，所述第一基底具有上側表面及下側表面，所述上側銅箔貼合於所述上側表面，所述下側銅箔貼於所述下側表面；於所述雙面覆銅基板內形成多個第三導電孔；將所述下側銅箔經由選擇性蝕刻製成第一導電圖形，所述第一導電圖形包括所述多個第一焊盤，所述多個第一焊盤與所述多個第三導電孔一一對應，將所述上側銅箔經由選擇性蝕刻製成第二導電圖形，所述第二導電圖形包括與多個第一焊盤一一對應的多個第三焊盤，每個第三焊盤通 過一個第三導電孔與一個第一焊盤電性相連，從而形成所述第一電路載板；以及通過打線結合技術、表面貼裝技術或者覆晶封裝技術將所述第一半導體晶片構裝於所述第一電路載板上，形成所述第一封裝器件。
5. 如請求項4所述的層疊封裝結構的製作方法，其中，於將所述第一半導體晶片構裝於所述第一電路載板上之後，還於所述第一電路載板上形成覆蓋所述第一半導體晶片的第一封裝膠體，以保護第一半導體晶片。
6. 如請求項4所述的層疊封裝結構的製作方法，其中，於將所述下側銅箔經由選擇性蝕刻製成第一導電圖形，將所述上側銅箔經由選擇性蝕刻製成第二導電圖形之後，還於第一導電圖形的部分表面以及從第一導電圖形暴露出的下側表面上設置第一防焊層，所述多個第一焊盤從所述第一防焊層暴露出，還於第二導電圖形的部分表面以及從第二導電圖形暴露出的上側表面上設置第二防焊層，所述多個第三焊盤從所述第二防焊層暴露出。
7. 如請求項1所述的層疊封裝結構的製作方法，其中，所述第一半導體晶片和所述多個第一焊盤位於所述第一電路載板的相對兩側；所述連接基板還開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第三半導體晶片和所述多個第五焊盤位於第二電路載板的同一側，且所述多個第五焊盤圍繞所述第三半導體晶片，於於所述連接基板的第二表面一側設置所述第二封裝器件從而構成所述堆疊結構時，使得所述第三半導體晶片收容於所述收容通孔中。
8. 一種層疊封裝結構的製作方法，包括步驟：提供絕緣基材，所述絕緣基材包括具有相對的第一表面及第二表面；採用雷射鑽孔工藝於所述絕緣基材中形成多個第一通孔及多個第二通孔 ，所述多個第二通孔圍繞所述多個第一通孔；於每個第一通孔的孔壁、每個第二通孔的孔壁沉積導電材料層，以將所述多個第一通孔製成所述多個第一導電孔，將所述多個第二通孔製成所述多個第二導電孔；採用樹脂填孔工藝於每個所述第一導電孔內、每個所述第二導電孔內填充塞孔樹脂；採用電鍍工藝於每個填充有塞孔樹脂的第一導電孔的兩端分別沉積形成第一導電帽，於每個填充有塞孔樹脂的第二導電孔的兩端分別沉積形成第二導電帽；採用印刷工藝於每個第一導電帽表面、每個第二導電帽表面印刷錫膏，從而獲得一個連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔和多個第二導電孔，每個第一導電孔、每個第二導電孔均貫穿所述第一表面及第二表面，且每個第一導電孔、每個第二導電孔的兩端均印刷有錫膏；於所述連接基板的第一表面一側設置一個第一封裝器件，於所述連接基板的第二表面一側設置一個第二封裝器件，從而構成一個堆疊結構，所述第一封裝器件包括第一電路載板及構裝於第一電路載板上的第一半導體晶片和第二半導體晶片，所述第一電路載板具有多個第一焊盤和多個第二焊盤，所述多個第一焊盤和多個第二焊盤暴露於所述第一電路載板的同一側，所述多個第一焊盤與第一半導體晶片電性相連，且與多個第一導電孔一一對應，每個第一焊盤均靠近與其對應的第一導電孔一端的錫膏，所述多個第二焊盤與所述第二半導體晶片電性相連，且與所述多個第二導電孔一一對應，每個第二焊盤均靠近與其對應的第二導電孔一端的錫膏，所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第三半導體晶片，所述第二電路載板具有多個第五焊盤和多個第六 焊盤，所述多個第五焊盤和多個第六焊盤暴露於所述第二電路載板的同一側，所述多個第五焊盤與所述多個第一導電孔一一對應，且每個第五焊盤均靠近與其對應的第一導電孔的另一端的錫膏，所述多個第六焊盤與所述多個第二導電孔一一對應，且每個第六焊盤均靠近與其對應的第二導電孔另一端的錫膏；以及固化每個第一導電孔兩端的錫膏及每個第二導電孔兩端的錫膏，使得每個第一焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的一端，每個第五焊盤通過固化的錫膏焊接於與其對應的一個第一導電孔的另一端，並使得每個第二焊盤通過固化的錫膏焊接於與其對應的一個第二導電孔的一端，每個第六焊盤通過固化的錫膏焊接於與其對應的一個第二導電孔的另一端，從而使得第一封裝器件和第二封裝器件分別焊接於連接基板的相對兩側，形成一個層疊封裝結構。
9. 如請求項8所述的層疊封裝結構的製作方法，其中，所述第一半導體晶片位於所述第二半導體晶片和所述第一電路載板之間，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側，所述多個第二焊盤圍繞所述多個第一焊盤；所述連接基板還開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔，所述多個第二導電孔圍繞所述多個第一導電孔；所述第三半導體晶片、所述多個第五焊盤及所述多個第六焊盤位於第二電路載板的同一側，且所述多個第五焊盤、所述多個第六焊盤均圍繞所述第三半導體晶片，所述多個第六焊盤圍繞所述多個第五焊盤；於所述連接基板的第二表面一側設置所述第二封裝器件從而構成所述堆疊結構時，使得所述第三半導體晶片收容於所述收容通孔中。
10. 如請求項8所述的層疊封裝結構的製作方法，其中，所述第一導電帽的橫截面積大於第一通孔的面積，第二導電帽的橫截面積大於第二通孔的面 積。
11. 一種層疊封裝結構，其包括：連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔，每個第一導電孔均貫穿所述第一表面及第二表面，每個所述第一導電孔內均填充有塞孔樹脂，每個所述第一導電柱的兩端均沉積有一個第一導電帽，所述第一導電帽覆蓋相應的第一導電孔，且每個第一導電帽上均設有錫膏；第一封裝器件，所述第一封裝器件包括第一電路載板及構裝於第一電路載板的第一半導體晶片，所述第一電路載板具有多個第一焊盤，所述多個第一焊盤與多個第一導電孔一一對應，每個第一焊盤通過錫膏焊接於與其對應的一個第一導電孔的一端，從而使得第一封裝器件焊接於連接基板的第一表面一側；以及第二封裝器件，所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第三半導體晶片，所述第二電路載板具有多個第五焊盤，所述多個第五焊盤也與所述多個第一導電孔一一對應，且每個第五焊盤通過錫膏焊接於與其對應的一個第一導電孔的另一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
12. 如請求項11所述的層疊封裝結構，其中，所述第一封裝器件還包括覆蓋所述第一半導體晶片的第一封裝膠體，所述第一封裝膠體的橫截面積與第一電路載板的橫截面積相同，所述第一半導體晶片和所述多個第一焊盤位於第一電路載板的相對兩側。
13. 如請求項11所述的層疊封裝結構，其中，所述連接基板內開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第三半導體晶片和所述多個第五焊盤位於第二電路載板的同一側，所述第三半導體晶片收容於所述收容通孔中， 所述多個第五焊盤圍繞所述第三半導體晶片。
14. 如請求項13所述的層疊封裝結構，其中，所述第二封裝器件還包括覆蓋所述第三半導體晶片的第二封裝膠體，所述第二封裝膠體的橫截面積大於第三半導體晶片的橫截面積，小於第二電路載板的橫截面積，且小於或者等於收容通孔的橫截面積。
15. 一種層疊封裝結構，其包括：連接基板，所述連接基板具有相對的第一表面及第二表面，所述連接基板內設有多個第一導電孔和多個第二導電孔，每個第一導電孔、每個第二導電孔均貫穿所述第一表面及第二表面，每個所述第一導電孔及第二導電孔內均填充有塞孔樹脂，每個所述第一導電柱的兩端均沉積有一個第一導電帽，所述第一導電帽覆蓋相應的第一導電孔，每個所述第二導電柱的兩端均沉積有一個第二導電帽，所述第二導電帽覆蓋相應的第二導電孔，每個所述第一導電帽及第二導電帽上均設有錫膏；第一封裝器件，所述第一封裝器件包括第一電路載板及構裝於第一電路載板的第一半導體晶片和第二半導體晶片，所述第一電路載板具有多個第一焊盤和多個第二焊盤，所述多個第一焊盤和多個第二焊盤暴露於所述第一電路載板的同一側，所述多個第一焊盤與第一半導體晶片電性相連，且與多個第一導電孔一一對應，所述多個第二焊盤與所述第二半導體晶片電性相連，且與所述多個第二導電孔一一對應，每個第一焊盤通過錫膏焊接於與其對應的一個第一導電孔的一端，每個第二焊盤通過錫膏焊接於與其對應的一個第二導電孔的一端，從而使得第一封裝器件焊接於連接基板的第一表面一側；以及第二封裝器件，所述第二封裝器件包括第二電路載板及構裝於第二電路載板上的第三半導體晶片，所述第二電路載板具有多個第五焊盤和多個第六焊盤，所述多個第五焊盤和多個第六焊盤暴露於所述第二電路載板 的同一側，所述多個第五焊盤與所述多個第一導電孔一一對應，所述多個第六焊盤與所述多個第二導電孔一一對應，每個第五焊盤通過錫膏焊接於與其對應的一個第一導電孔的另一端，每個第六焊盤通過錫膏焊接於與其對應的一個第二導電孔的另一端，從而使得第二封裝器件焊接於連接基板的第二表面一側。
16. 如請求項15所述的層疊封裝結構，其中，所述連接基板內開設有一個收容通孔，所述收容通孔貫穿所述第一表面及第二表面，所述多個第一導電孔圍繞所述收容通孔；所述第三半導體晶片和所述多個第五焊盤位於第二電路載板的同一側，所述第三半導體晶片收容於所述收容通孔中，所述多個第五焊盤圍繞所述第三半導體晶片。