CN113471153B - 封装结构及封装方法、摄像头模组及电子设备 - Google Patents

封装结构及封装方法、摄像头模组及电子设备 Download PDF

Info

Publication number
CN113471153B
CN113471153B CN202110732770.5A CN202110732770A CN113471153B CN 113471153 B CN113471153 B CN 113471153B CN 202110732770 A CN202110732770 A CN 202110732770A CN 113471153 B CN113471153 B CN 113471153B
Authority
CN
China
Prior art keywords
chip
light
layer
photosensitive
transmitting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110732770.5A
Other languages
English (en)
Other versions
CN113471153A (zh
Inventor
席克瑞
彭旭辉
秦锋
崔婷婷
贾振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202110732770.5A priority Critical patent/CN113471153B/zh
Publication of CN113471153A publication Critical patent/CN113471153A/zh
Priority to US17/546,740 priority patent/US20220102406A1/en
Application granted granted Critical
Publication of CN113471153B publication Critical patent/CN113471153B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

本发明实施例提供了一种封装结构及封装方法、摄像头模组及电子设备，涉及封装技术领域，有效减小了封装结构的体积。封装结构包括芯片封装模组，包括：透光衬底；再布线层，位于透光衬底一侧，包括第一金属走线；导电体，位于再布线层背向透光衬底一侧，包括第二端和与第一金属走线电连接的第一端；感光芯片，位于再布线层背向透光衬底一侧，感光芯片的引脚与第一金属走线电连接，包括面向透光衬底的感光面，感光面包括感光区域，第一金属走线与感光区域不交叠；有源芯片，位于再布线层背向透光衬底一侧，有源芯片的引脚与第一金属走线电连接；塑封层，包覆感光芯片和有源芯片。

Description

封装结构及封装方法、摄像头模组及电子设备
【技术领域】
本发明涉及封装技术领域，尤其涉及一种封装结构及封装方法、摄像头模组及电子设备。
【背景技术】
CMOS图像传感器(CMOS Image Sensor，CIS)芯片是一种能够感受外部光线并能将其转化为电信号的电子器件，广泛应用于摄像机等电子设备中。CIS芯片通常采用半导体制造工艺进行芯片制作，再通过对CIS芯片进行一系列封装工艺形成封装结构。然而，现有的CIS芯片的封装结构体积较大，不利于实现电子设备的轻薄化设计。此外，现有的CIS芯片需要在塑胶或陶瓷基板内大量打线走线，良率较低。
【发明内容】
有鉴于此，本发明实施例提供了一种封装结构及封装方法、摄像头模组及电子设备，有效减小了封装结构的体积。
一方面，本发明实施例提供了一种封装结构，包括芯片封装模组，所述芯片封装模组包括：
透光衬底；
再布线层，所述再布线层位于所述透光衬底一侧，所述再布线层包括第一金属走线；
导电体，所述导电体位于所述再布线层背向所述透光衬底一侧，所述导电体包括第一端和第二端，所述第一端与所述第一金属走线电连接；
感光芯片，所述感光芯片位于所述再布线层背向所述透光衬底一侧，所述感光芯片的引脚与所述第一金属走线电连接，所述感光芯片包括用于感测光信号的感光面，所述感光面面向所述透光衬底，所述感光面包括感光区域，在垂直于所述透光衬底所在平面的方向上，所述第一金属走线与所述感光区域不交叠；
有源芯片，所述有源芯片位于所述再布线层背向所述透光衬底一侧，所述有源芯片的引脚与所述第一金属走线电连接；
塑封层，所述塑封层包覆所述感光芯片和所述有源芯片。
另一方面，本发明实施例提供了一种封装方法，包括形成芯片封装模组，形成所述芯片封装模组的过程包括：
在透光衬底的第一侧采用成膜工艺形成包括有第一金属走线的再布线层；
在所述再布线层背向所述透光衬底一侧绑定感光芯片和有源芯片、形成导电体以及形成塑封层，其中，所述感光芯片包括用于感测光信号的感光面，所述感光面面向所述透光衬底，所述感光面包括感光区域，在垂直于所述透光衬底所在平面的方向上，所述第一金属走线与所述感光区域不交叠，所述导电体的第一端与所述第一金属走线电连接，所述塑封层包覆所述感光芯片和所述有源芯片。
再一方面，本发明实施例提供了一种摄像头模组，包括：
上述封装结构；
镜头组件，包括壳体和位于所述壳体内的至少一个透镜，所述透镜位于所述封装结构中透光衬底背向感光芯片一侧，在垂直于所述透光衬底所在平面的方向上，所述透镜与感光芯片的感光区域交叠。
又一方面，本发明实施例提供了一种电子设备，包括：
上述摄像头模组；
驱动芯片，用于根据所述摄像头模组中感光芯片所转换的电信号生产图像。
上述技术方案中的一个技术方案具有如下有益效果：
与现有技术不同的是，在本发明实施例中，感光芯片倒装在透光衬底上，当芯片封装模组应用在电子设备中时，透光衬底位于感光芯片的外侧，外界环境光首先透过透光衬底，然后再射入感光芯片的感光面，从而使感光芯片实现对外界环境光的采集，并将采集到的光信号转换为电信号。
本发明实施例采用了扇出型板级封装工艺对感光芯片进行封装，感光芯片与透光衬底上的再布线层绑定，一方面，透光衬底和再布线层的厚度很小，例如透光衬底的厚度仅在零点几毫米甚至零点零几毫米的数量级，透光衬底和再布线层的总厚度远小于现有技术中基座的厚度，相较于现有技术，本发明实施例所提供的封装结构更薄。另一方面，本发明实施例中感光芯片的引脚直接与再布线层中的第一金属走线电连接，进而利用导电体实现与线路板的电连接，该种设置方式无需在封装结构内设置大量的导电线，因而可以避免由导电线数量较多导致的封装结构边框宽度较大、连接精度较差、良率较低以及功耗较高的问题。
此外，在现有技术中，有源芯片通常绑定在线路板上，感光芯片和有源芯片通过基板主体内的导电线和线路板上的金属走线实现电连接。在该种设置方式下，为了实现有源芯片与线路板的可靠电连接，有源芯片的引脚尺寸及引脚间距需要与线路板中金属走线的线宽及间距相匹配，而由于线路板中金属走线的线宽及间距较大，因此，有源芯片中引脚的尺寸及间距也需要设置地较大一些，这就导致有源芯片体积较大，进而会影响到封装结构的整体体积。
而在本发明实施例中，有源芯片与感光芯片一同封装在芯片封装模组内部，相较于线路板来说，再布线层中的第一金属走线精度较高，线宽及线距均较小，因此，当有源芯片与第一金属走线电连接时，有源芯片的引脚尺寸及引脚间距也可设计地更小一些，即，可以采用体积更小的有源芯片封装在芯片封装模组内部。该种设置方式不仅集成度更高，而且进一步减小了封装结构的整体体积。此外，有源芯片与感光芯片一同封装在芯片封装模组内部，有源芯片与感光芯片仅需利用再布线层中的第一金属走线即可实现电连接，无需再借助电路板，因而二者的连接可靠性更高。
需要说明的是，相较于采用其它在透光衬底上设置金属走线的方式，例如将形成有金属走线的载板粘在透光衬底上，本发明实施例中的再布线层采用成膜工艺直接形成在透光衬底上，再布线层与透光衬底对位精度更高，因而再布线层中的第一金属走线与感光芯片引脚之间的连接准确性更高。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中封装结构的一种结构示意图；
图2为本发明实施例所提供的封装结构的一种结构示意图；
图3为图2对应的俯视图；
图4为本发明实施例所提供的再布线层的成膜工艺示意图；
图5为本发明实施例所提供的封装结构的另一种结构示意图；
图6为本发明实施例所提供的红外滤光膜的另一种结构示意图；
图7为本发明实施例所提供的红外滤光膜的再一种结构示意图；
图8为本发明实施例所提供的封装结构的再一种结构示意图；
图9为本发明实施例所提供的封装结构的又一种结构示意图；
图10为本发明实施例所提供的封装结构的又一种结构示意图；
图11为本发明实施例所提供的封装结构的又一种结构示意图；
图12为本发明实施例所提供的层间介质层的结构示意图；
图13为本发明实施例所提供的层间介质层的另一种结构示意图；
图14为本发明实施例所提供的遮光层的结构示意图；
图15为本发明实施例所提供的填充胶的结构示意图；
图16为本发明实施例所提供的支撑层的结构示意图；
图17为本发明实施例所提供的封装方法的流程图；
图18为本发明实施例所提供的形成芯片封装模组的方法的结构流程图；
图19为本发明实施例所提供的导电体和塑封层的工艺流程图；
图20为本发明实施例所提供的导电体和塑封层的另一种工艺流程图；
图21为本发明实施例所提供的导电体和塑封层的再一种工艺流程图；
图22为本发明实施例所提供的摄像头模组的结构示意图；
图23为本发明实施例所提供的电子设备的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二来描述电路板，但这些电路板不应限于这些术语。这些术语仅用来将电路板彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一电路板也可以被称为第二电路板，类似地，第二电路板也可以被称为第一电路板。
在阐述本发明实施例所提供的技术方案之前，本发明首先对现有技术中的封装结构进行说明。
在现有技术中，多采用塑料引线芯片载体(Plastic Leaded Chip Carrier，PLCC)或陶瓷引线芯片载体(Ceramic Leaded Chip Carrier，CLCC)封装工艺对CIS芯片进行封装。
如图1所示，图1为现有技术中封装结构的一种结构示意图，封装结构包括一个呈凹坑状的基板主体101，基板主体101包括由塑胶或者陶瓷材料形成的基座102和堤坝103。CIS芯片104置于基板主体101的凹坑内，CIS芯片104的引脚与基板主体101内设置的导电线105(铜线或金线)键合，通过导电线105连接至堤坝103一侧，进而将整个结构置于线路板106上，堤坝103一侧的导电线105与电路板106电连接，实现CIS芯片104与外部信号装置之间的信号传输。
然而，上述封装结构中基座102的厚度高达几毫米左右，使封装结构整体厚度较大，而且，基板主体101内需设置大量的导电线105，不仅使封装结构的边框宽度也较大，还导致良率较低。
在本发明实施例中，本发明实施例提供了一种封装结构，如图2和图3所示，图2为本发明实施例所提供的封装结构的一种结构示意图，图3为图2对应的俯视图，该封装结构包括芯片封装模组1，该芯片封装模组1包括：透光衬底2、再布线层3、导电体4、感光芯片5、有源芯片6和塑封层7。
其中，再布线层3位于透光衬底2一侧，再布线层3包括第一金属走线8。需要说明的是，再布线层3具体可包括单层第一金属走线8或多层第一金属走线8，当再布线层3包括多层第一金属走线8时，相邻两层第一金属走线8之间设置有透光的层间介质层23，相邻两层第一金属走线8之间通过过孔81电连接。
导电体4具体可为植球，导电体4位于再布线层3背向透光衬底2一侧，导电体4包括第一端9和第二端10，第一端9与第一金属走线8电连接。
感光芯片5具体可为CIS芯片，用于将感测到的光信号转换为电信号，感光芯片5位于再布线层3背向透光衬底2一侧，感光芯片5的引脚与第一金属走线8电连接，感光芯片5包括用于感测光信号的感光面11，感光面11面向透光衬底2，感光面11包括感光区域12，在垂直于透光衬底2所在平面的方向上，第一金属走线8与感光区域12不交叠。
有源芯片6具体可包括数字信号处理(Digital Signal Process，DSP)芯片，用于对感光芯片5转换的电信号进行处理，有源芯片6位于再布线层3背向透光衬底2一侧，有源芯片6的引脚与第一金属走线8电连接。
塑封层7包覆感光芯片5和有源芯片6，用以对感光芯片5和有源芯片6进行保护，塑封层7具体可由环氧模塑化合物(Epoxy Molding Compound，EMC)等材料形成。
需要说明的是，在本发明实施例中，再布线层3采用成膜工艺直接形成在透光衬底2一侧。例如，再布线层3可采用图案化电镀、图案化光刻或图案化刻蚀等成膜工艺形成。以再布线层3采用图案化电镀工艺形成为例，如图4所示，图4为本发明实施例所提供的再布线层的成膜工艺示意图，形成再布线层3中第一金属走线8的工艺流程包括：
步骤W1：采用物理气相沉积(Physical Vapor Deposition，PVD)工艺在透光衬底2上溅射Cu种子层30。
步骤W2：在Cu种子层30上形成光刻胶40，并对光刻胶40进行图案化处理，形成开口50。
步骤W3：采用电镀工艺在开口50内形成Cu层60。
步骤W4：去除光刻胶40。
步骤W5：湿刻掉多余的Cu，以形成第一金属走线8。
步骤W6：涂覆层间介质层23，并对层间介质层23进行刻蚀显影以形成过孔，其中，层间介质层23具体可为聚酰亚胺(Polyimide，PI)薄膜。
然后，循环以上流程即可根据需求制备具有多层第一金属走线8的再布线层3。
其中，透光衬底2可以是玻璃，例如可以是石英玻璃，此时，透光衬底2不仅具有较高的光线透过率，而且还耐高温，足以耐受再布线层3成膜工艺中较高的工艺温度。此外，玻璃衬底能够保持要求的平整度，制作再布线层3时能够保持形状，提高再布线层3的位置控制精度。
与现有技术不同的是，在本发明实施例中，感光芯片5倒装在透光衬底2上，当芯片封装模组1应用在电子设备中时，透光衬底2位于感光芯片5的外侧，外界环境光首先透过透光衬底2，然后再射入感光芯片5的感光面11，从而使感光芯片5实现对外界环境光的采集，并将采集到的光信号转换为电信号。而且，通过令再布线层3中的第一金属走线8与感光区域12不交叠，还可以使外界环境光透过透光衬底2射入感光芯片5的过程中不会受到第一金属走线8的遮挡，提高光线射入率。
本发明实施例采用了扇出型板级封装(FOPLP)工艺对感光芯片5进行封装，感光芯片5与透光衬底2上的再布线层3电连接，一方面，透光衬底2和再布线层3的厚度很小，例如，透光衬底2的厚度仅在零点几毫米甚至零点零几毫米的数量级，透光衬底2和再布线层3的总厚度远小于现有技术中基座的厚度，相较于现有技术，本发明实施例所提供的封装结构更薄。另一方面，本发明实施例中感光芯片5的引脚直接与再布线层3中的第一金属走线8电连接，进而利用导电体4实现与线路板的电连接，该种设置方式无需在封装结构内设置大量的导电线，因而可以避免由导电线数量较多导致的封装结构边框宽度较大、连接精度较差、良率较低以及功耗较高的问题。
此外，在现有技术中，有源芯片通常绑定在线路板上，感光芯片和有源芯片通过导电线和线路板上的金属走线实现电连接。在该种设置方式下，为了实现有源芯片与线路板的可靠电连接，有源芯片的引脚尺寸及引脚间距需要与线路板中金属走线的线宽及间距相匹配，而由于线路板中金属走线的线宽及间距较大，因此，有源芯片中引脚的尺寸及间距也需要设置地较大一些，这就导致有源芯片体积较大，进而会影响到封装结构的整体体积。
而在本发明实施例中，有源芯片6与感光芯片5一同封装在芯片封装模组1内部，相较于线路板来说，再布线层3中的第一金属走线8精度较高，线宽及线距均较小，因此，当有源芯片6与第一金属走线8电连接时，有源芯片6的引脚尺寸及引脚间距也可设计地更小一些，即，可以采用体积更小的有源芯片6封装在芯片封装模组1内部。该种设置方式不仅集成度更高，而且进一步减小了封装结构的整体体积。此外，有源芯片6与感光芯片5一同封装在芯片封装模组1内部，有源芯片6与感光芯片5仅需利用再布线层3中的第一金属走线8即可实现电连接，无需再借助电路板，因而二者的连接可靠性更高。
需要说明的是，相较于采用其它在透光衬底2上设置金属走线的方式，例如将形成有金属走线的载板粘在透光衬底上，本发明实施例中的再布线层3采用成膜工艺直接形成在透光衬底2上，再布线层3与透光衬底2对位精度更高，因而再布线层3中的第一金属走线8与感光芯片5引脚之间的连接准确性更高。
此外，请再次参见图2，再布线层3背向透光衬底2的一侧还设有抗氧化层13，抗氧化层13具体可由镍合金或氧化铟锡等不易氧化的导电材料形成，抗氧化层13覆盖再布线层3中裸露在外的第一金属走线8，以防止这部分第一金属走线8被氧化，进而提高第一金属走线8与导电体4、感光芯片5和有源芯片6的连接可靠性。
在现有技术中，为对外界环境光中的红外光进行过滤，请再次参见图1，在感光芯片104背向基底102一侧，还需单独设置一个红外滤光片107。而在本发明实施例中，可以直接将一层红外滤光膜设置在透光衬底2上，利用设置有红外滤光膜的透光衬底2复用为滤光结构。
具体地，如图5所示，图5为本发明实施例所提供的封装结构的另一种结构示意图，芯片封装模组1还包括位于透光衬底2一侧的红外滤光膜14，在垂直于透光衬底2所在平面的方向上，红外滤光膜14与感光区域12交叠。其中，红外滤光膜14可采用成膜工艺形成在透光衬底2一侧，也可贴附在透光衬底2一侧。
基于透光衬底2和感光芯片5的相对位置关系，当封装结构应用在电子设备中时，透光衬底2位于感光芯片5的外侧，外界环境光首先透过透光衬底2，并被透光衬底2一侧的红外滤光膜14进行红外光的过滤，然后再射入感光芯片5。如此设置，带有红外滤光膜14的透光衬底2既作为再布线层3的承载衬底，还复用为了红外滤光结构，因此，封装结构中无需再设置额外的滤光结构，进一步减薄了封装结构的整体厚度，并且还节省了制作成本。
需要说明的是，请再次参见图5，红外滤光膜14可以仅覆盖透光衬底2的部分区域，以节省封装成本。或者，在另一种实施方式中，如图6所示，图6为本发明实施例所提供的红外滤光膜的另一种结构示意图，在垂直于透光衬底2所在平面的方向上，红外滤光膜14也可覆盖整个透光衬底2，例如，红外滤光膜14整面贴附在透光衬底2一侧，从而避免由对位偏差等因素导致的红外滤光膜14无法完全覆盖住感光区域12的情况。
进一步地，请再次参见图5和图6，红外滤光膜14位于透光衬底2背向感光芯片5一侧，此时，红外滤光膜14和再布线层3分别位于透光衬底2的相对两侧，红外滤光膜14不会对再布线层3的成膜工艺造成影响，降低了再布线层3与透光衬底2脱离的风险。
或者，在另一种实施方式中，如图7所示，图7为本发明实施例所提供的红外滤光膜的再一种结构示意图，红外滤光膜14位于透光衬底2朝向感光芯片5一侧，且位于透光衬底2与再布线层3之间。此时，红外滤光膜14和再布线层3制作在透光衬底2的同一侧，无需在形成红外滤光膜14之后将透光衬底2倒置进一步形成再布线层3，或是在形成再布线层3后将透光衬底2倒置进一步形成红外滤光膜14，工艺制程更加简单，且能够降低由透光衬底2倒置导致的膜层脱离的风险。而且，如此设置，红外滤光膜14位于封装结构的盒内，当封装结构受到外力冲击或挤压时，可以对红外滤光膜14进行有效保护，防止其脱离。
在一种实施方式中，如图8所示，图8为本发明实施例所提供的封装结构的再一种结构示意图，封装结构还包括与芯片封装模组1绑定的第一电路板15，第一电路板15位于塑封层7背向透光衬底2一侧，第一电路板15包括第二金属走线16，导电体4的第二端10与第二金属走线16电连接。需要说明的是，为实现导电体4与第二金属走线16之间的可靠电连接，导电体4的第二端10暴露于塑封层7。
如此设置，感光芯片5和有源芯片6输出的信号经由第一金属走线8传输至导电体4，再经由导电体4传输至第一电路板15，进而实现与外部信号装置，例如中央处理器(Central Processing Unit，CPU)之间的信号传输。
进一步地，请再次参见图8，封装结构还包括无源电子器件17，无源电子器件17固定在第一电路板15上，无源电子器件17的引脚与第二金属走线16电连接。无源电子器件17具体可包括无源电阻或无源电容，无源电子器件17绑定在第一电路板15上，通过第二金属走线16、导电体4和第一金属走线8实现与有源芯片6之间的电连接，从而与有源芯片6构成用于实现滤波、耦合等功能的电路。
或者，在另一种实施方式中，如图9所示，图9为本发明实施例所提供的封装结构的又一种结构示意图，芯片封装模组1还包括无源电子器件17，无源电子器件17位于再布线层3背向透光衬底2一侧，无源电子器件17的引脚与第一金属走线8电连接，此时，无源电子器件17与感光芯片5、有源芯片6封装在一起，封装结构的集成度更高，且无需再在第一电路板15上占用空间。
此外，需要说明的是，相较于第一电路板15中的第二金属走线16来说，再布线层3中第一金属走线8的精度较高，线宽及线距均较小，因此，当无源电子器件17封装在芯片封装模组1内部时，为与第一金属走线8的线宽及线距相匹配，无源电子器件17的引脚尺寸及引脚间距也可设计地更小一些，也就是说，封装结构中可以选用体积更小的无源电子器件17，从而进一步减小了封装结构的整体体积。
在一种实施方式中，如图10所示，图10为本发明实施例所提供的封装结构的又一种结构示意图，第一电路板15为柔性电路板，第一电路板15包括第一连接区域18，第一连接区域18靠近第一电路板15的边缘，第一连接区域18中的第二金属走线16用于直接与外部信号处理装置电连接。
当第一电路板15为柔性电路板时，第一电路板15自身就可弯折，因此，第一电路板15可直接与外部信号处理装置电连接，无需再在第一电路板15与外部信号处理装置之间增设充当中间连接板的柔性电路板，简化了封装结构的结构设计。
进一步地，请再次参见图10，当第一电路板15为柔性电路板时，封装结构还包括支撑板19，支撑板19位于第一电路板15背向芯片封装模组1一侧，支撑板19与第一电路板15固定，具体可通过胶层粘接在一起，支撑板19用于对第一电路板15进行支撑，进而提高第一电路板15上的芯片封装模组1和无源电子器件17的稳定性。并且，在垂直于第一电路板15所在平面的方向上，支撑板19与第一连接区域18不交叠，以保证第一电路板15中与外部信号处理装置电连接的区域仍可正常弯折。
需要说明的是，当第一电路板15一侧设置支撑板19时，第一电路板15凸出于支撑板19的这部分不宜过短，以保证该部分具有足够的长度进行弯折以及与外部信号处理装置电连接。为此，在本发明实施例中，在垂直于第一电路板15所在平面的方向上，支撑板19的投影中靠近第一连接区域18的边缘与第一电路板15中靠近第一连接区域18的边缘之间的间距H可大于或等于5mm。
或者，在另一种实施方式中，如图11所示，图11为本发明实施例所提供的封装结构的又一种结构示意图，第一电路板15为硬性电路板，第一电路板15包括第二连接区域20，第二连接区域20靠近第一电路板15的边缘；封装结构还包括第二电路板21，第二电路板21为柔性电路板，第二电路板21的引脚与第二连接区域20的第二金属走线16电连接，第二电路板21还用于与外部信号处理装置电连接。其中，第二电路板21的引脚具体可通过焊接的方式与第二连接区域20中的第二金属走线16电连接，此时，请再次参见图11，第二电路板21的引脚和与其相连的第二金属走线16之间还设置有焊盘22。
当第一电路板15为硬性电路板时，第二电路板21仅需通过一个柔性的中间连接板，也就是第二电路板21与外部信号处理装置电连接即可。而且，第一电路板15为硬性电路板时，第一电路板15自身硬度较大，自身就可以对支撑芯片封装模组1和无源电子器件17进行稳定支撑，提高了封装结构的结构稳定性。
在一种实施方式中，如图12所示，图12为本发明实施例所提供的层间介质层的结构示意图，再布线层3还包括位于相邻两层第一金属走线8之间的层间介质层23，层间介质层23具有镂空区域24，在垂直于感光芯片5所在平面的方向上，镂空区域24与感光区域12交叠。
通过在层间介质层23中设置镂空区域24，外界环境光透过透光衬底2射入时，至少部分环境光透过镂空区域24直接射入感光芯片5，无需再穿过层间介质层23的膜层，减小了层间介质层23对光线的损耗程度，增大了感光芯片5所采集到的环境光的量，进而有效提高了成像精度。
在一种实施方式中，如图13所示，图13为本发明实施例所提供的层间介质层的另一种结构示意图，层间介质层23具有多个分散设置的镂空区域24。通过在层间介质层23中设置多个小的镂空区域，在利用镂空区域24减小层间介质层23对环境光的损耗的同时，感光芯片5朝向透光衬底2一侧仍存在层间介质层23的部分膜层，当封装结构受到外力冲击或挤压时，这部分膜层可以起到缓冲作用，对感光芯片5进行防护。
或者，在另一种实施方式中，为更大程度地减小层间介质层23对环境光的损耗，请再次参见图12，在垂直于感光芯片5所在平面的方向上，镂空区域24覆盖感光区域12交叠，也就是说，在该种结构中，层间介质层23具有覆盖面积较大的大镂空区域。而且，在该种设置方式中，由于感光区域12上方的层间介质层23全部被去除，因此，感光区域12的各个位置接收到的光线强度均一，此时，封装结构用于进行成像或者是拍照无需考虑不同位置的光亮有差异，可以降低成像色彩调整、画质调整的计算难度，从而能够降低驱动芯片价格。
在一种实施方式中，如图14所示，图14为本发明实施例所提供的遮光层的结构示意图，芯片封装模组1还包括遮光层25，遮光层25位于透光衬底2背向感光芯片5一侧，或遮光层25位于透光衬底2朝向透光衬底2一侧，在垂直于感光芯片5所在平面的方向上，遮光层25的投影围绕感光区域12且与感光区域12不交叠。如此设置，可以利用遮光层25对杂散光进行遮挡，避免杂散光透过透光衬底2进一步传输至感光芯片5，进而提高了成像精度。
在一种实施方式中，如图15所示，图15为本发明实施例所提供的填充胶的结构示意图，芯片封装模组1还包括填充胶27，填充胶27填充在感光芯片7的四周边缘并与再布线层3相接触。填充胶27不仅能够使感光芯片5与再布线层3之间贴合地更加牢靠，而且能够防止杂质进入到感光芯片5与再布线层3之间的空腔内，避免杂质对感光芯片5的感光面11造成污染。
进一步地，填充胶27可包括吸光材料或遮光材料，此时填充胶27兼具吸光或遮光效果，既能避免在感光芯片5与再布线层3之间连接的四周边缘位置处产生漏光，也能够避免杂散光进入感光面11。
在一种实施方式中，请再次参见图14，在垂直于感光芯片5所在平面的方向上，第一金属走线8的投影与感光区域12之间的最小间隔为L，L≥0.05mm。通过令第一金属走线8与感光区域12之间间隔0.05mm以上，即使受到对位精度等因素的影响导致第一金属走线8的设置位置出现偏差，也仍能避免第一金属走线8对感光区域12造成遮挡，保证更多的外界环境光射入感光芯片5中。
在一种实施方式中，如图16所示，图16为本发明实施例所提供的支撑层的结构示意图，塑封层7背向透光衬底2的表面与第一电路板15朝向透光衬底2的表面之间具有容纳腔，容纳腔内设有支撑层26。当封装结构受到外力冲击或挤压时，可以利用支撑层26对芯片封装模组1进行稳定支撑，避免芯片封装模组1损伤或与第一电路板15脱离。
在一种实施方式中，请再次参见图16，透光衬底2的厚度为d，为保证封装结构整体厚度较小，可以令d满足：0.05mm≤d≤0.7mm。此外，当透光衬底2为玻璃时，由于要在透光衬底2上进行成膜工艺，透光衬底必须要有一定的厚度以保持良好的刚性，且能承受成膜工艺的温度、酸碱度等，因此，透光衬底2的厚度需要大于等于0.5mm。另一方面，在满足成膜工艺条件的情况下，随着透光衬底2的厚度增加，会导致整体厚度增加，而且透光率也会有降低，因此，综合考虑，透光衬底2的厚度不宜超过1mm，否则整体的厚度与现有芯片封装结构相比优势并不明显，可选地，透光衬底的厚度小于等于0.7mm。
基于同一发明构思，本发明实施例还提供了一种封装方法，结合图2和图3，如图17所示，图17为本发明实施例所提供的封装方法的流程图，该封装方法包括：
步骤S1：形成芯片封装模组1。
如图18所示，图18为本发明实施例所提供的形成芯片封装模组的方法的结构流程图，步骤S1具体可包括：
步骤S11：在透光衬底2的第一侧采用成膜工艺形成包括有第一金属走线8的再布线层3。具体地，成膜工艺具体可包括沉积工艺、电镀工艺或印刷工艺，成膜工艺的具体流程已在上述实施例中进行举例说明，此处不再赘述。
需要说明的是，本发明实施例中的再布线层3采用成膜工艺直接形成在透光衬底2上，再布线层3与透光衬底2对位精度更高，因而再布线层3中的第一金属走线8与感光芯片5引脚之间的连接可靠性更高。
步骤S12：在再布线层3背向透光衬底2一侧绑定感光芯片5和有源芯片6、形成导电体4以及形成塑封层7；其中，感光芯片5包括用于感测光信号的感光面11，感光面11面向透光衬底2，感光面11包括感光区域12，在垂直于透光衬底2所在平面的方向上，第一金属走线8与感光区域12不交叠；导电体4的第一端9与第一金属走线8电连接，塑封层7包覆感光芯片5和有源芯片6。
本发明实施例采用了扇出型板级封装工艺对感光芯片5进行了封装，感光芯片5与透光衬底2上的再布线层3绑定，一方面，透光衬底2和再布线层3的厚度很小，二者总厚度远小于现有技术中基座的厚度，相较于现有技术，本发明实施例所提供的封装结构更薄。另一方面，本发明实施例中感光芯片5的引脚直接与再布线层3中的第一金属走线8电连接，进而利用导电体4实现与线路板的电连接，该种设置方式无需在封装结构内设置大量的导电线，因而可以避免由导电线数量较多导致的封装结构边框宽度较大、连接精度较差、良率较低以及功耗较高的问题。
此外，在本发明实施例中，有源芯片6与感光芯片5一同封装在芯片封装模组1内部，相较于线路板来说，再布线层3中的第一金属走线8精度较高，线宽及线距均较小，因此，当有源芯片6与第一金属走线8电连接时，有源芯片6的引脚尺寸及引脚间距也可设计地更小一些，即，可以采用体积更小的有源芯片6封装在芯片封装模组1内部。该种设置方式不仅集成度更高，而且进一步减小了封装结构的整体体积。此外，有源芯片6与感光芯片5均封装在芯片封装模组1内部，有源芯片6与感光芯片5仅需利用再布线层3中的第一金属走线8即可实现电连接，无需再借助电路板，因而二者的连接可靠性更高。
基于上述芯片封装模组1的结构，当芯片封装模组1应用在电子设备中时，透光衬底2位于感光芯片5的外侧。基于此，在一种实施方式中，结合图5，形成芯片封装模组1的过程还包括：在透光衬底2的第二侧设置红外滤光膜14，其中，第二侧为第一侧的相对侧。
如此设置，带有红外滤光膜14的透光衬底2既作为再布线层3的承载衬底，还复用为了红外滤光结构，封装结构中无需再设置额外的滤光结构，不仅进一步减薄了封装结构的整体厚度，还还节省了制作成本。而且，红外滤光膜14和再布线层3分别位于透光衬底2的相对两侧，红外滤光膜14不会对再布线层3的成膜工艺造成影响，降低了再布线层3与透光衬底2脱离的风险。
进一步地，设置红外滤光膜14的过程具体可包括：采用成膜工艺在透光衬底2的第二侧形成红外滤光膜14；或，在透光衬底2的第二侧贴附红外滤光膜14，两种设置方式下，红外滤光膜14与透光衬底2之间的粘附性均较高，红外滤光膜14不易脱离。
在一种实施方式中，结合图8，请再次参见图17，封装方法还包括：
步骤S2：将形成的芯片封装模组1倒置，令导电体4的第二端10与第一电路板15的第二金属走线16电连接。
如此设置，感光芯片5和有源芯片6输出的信号经由第一金属走线8传输至导电体4，再经由导电体4传输至第一电路板15，进而实现与外部信号装置之间的信号传输。
进一步地，结合图8，封装方法还包括：在第一电路板15上绑定无源电子器件17。无源电子器件17具体可包括无源电阻或无源电容，无源电子器件17绑定在第一电路板15上，通过第二金属走线16、导电体4和第一金属走线8实现与有源芯片6之间的电连接，从而与有源芯片6构成用于实现滤波、耦合等功能的电路。
在一种实施方式中，结合图15，在再布线层3背向透光衬底2一侧绑定感光芯片5之后，封装方法还包括：在感光芯片5的四周边缘填涂填充胶27，填充胶27填充在感光芯片5的四周边缘并与再布线层3相接触。填充胶27不仅能够使感光芯片5与再布线层3之间贴合地更加牢靠，而且能够防止杂质进入到感光芯片5与再布线层3之间的空腔内，避免杂质对感光芯片5的感光面11造成污染。
进一步地，填充胶27可包括吸光材料或遮光材料，此时填充胶27能避免在感光芯片5与再布线层3之间连接的四周边缘位置处产生漏光，也能够避免杂散光进入感光面11。
在一种实施方式中，如图19所示，图19为本发明实施例所提供的导电体和塑封层的工艺流程图，步骤S1具体可包括：
步骤K1：在再布线层3背向透光衬底2一侧绑定感光芯片5和有源芯片6、以及形成导电体4。其中，可以首先绑定感光芯片5和有源芯片6，然后再形成导电体4，或者，也可以首先形成导电体4，然后再绑定感光芯片5和有源芯片6。
步骤K2：在再布线层3背向透光衬底一侧形成预塑封层71，在垂直于透光衬底2所在平面的方向上，预塑封层71的高度大于导电体4的高度，预塑封层71包覆导电体4、感光芯片5和有源芯片6。
步骤K3：对预塑封层71进行打磨，以使导电体4的第二端10暴露于打磨后的塑封层7的表面。
需要说明的是，请再次参见图19，通过打磨工艺使导电体4的第二端10暴露于塑封层7的表面时，导电体4与塑封层7背向透光衬底2的表面平齐。在该种工艺中，打磨后的导电体4和塑封层7的高度一致，导电体4的端部无需凸出于塑封层7，因此，芯片封装模组1整体厚度较小，进一步减小了封装结构的体积。而且，该种工艺首先形成导电体4，然后再形成塑封层7，可以保证塑封层7紧密包覆住导电体4，塑封层7与导电体4之间不留间隙，提高了塑封层7对导电体4的防护性能。
或者，在另一种实施方式中，如图20所示，图20为本发明实施例所提供的导电体和塑封层的另一种工艺流程图，步骤S1具体可包括：
步骤K1'：在再布线层3背向透光衬底2一侧绑定感光芯片5和有源芯片6。
步骤K2'：在再布线层3背向透光衬底2一侧形成塑封层7，塑封层7包覆感光芯片5和有源芯片6。
步骤K3'：在塑封层7上形成通孔72，通孔72暴露第一金属走线8。
步骤K4'：在通孔72内形成导电体4，导电体4的第二端10暴露于塑封层7外部。
请再次参见图20，以上述工艺形成导电体4和塑封层7时，在垂直于透光衬底2所在屏幕的方向上，塑封层7的高度小于导电体4的高度，从而保证导电体4的第二端10能够凸出于塑封层7，暴露在外部，更大程度地保证导电体4的端部不被塑封层7覆盖，后续芯片封装模组1与第一电路板15电连接时，能够提高导电体4的第二端10与第二金属走线16电连接的可靠性。
或者，在另一种实施方式中，如图21所示，图21为本发明实施例所提供的导电体和塑封层的再一种工艺流程图，步骤S1具体可包括：
步骤K1”：在再布线层3背向透光衬底2一侧绑定感光芯片5和有源芯片6、以及形成导电体4。其中，可以首先绑定感光芯片5和有源芯片6，然后再形成导电体4，或者，也可以首先形成导电体4，然后再绑定感光芯片5和有源芯片6。
步骤K2”：在再布线层3背向透光衬底2一侧形成塑封层7，在垂直于透光衬底2所在平面的方向上，塑封层7的高度小于导电体4的高度，塑封层7包覆感光芯片5、有源芯片6和部分导电体4，导电体4的第二端10暴露于塑封层7外部。
在上述工艺制程中，仅需在形成导电体4之后，形成一个较薄的塑封层7，将导电体4的第二端10暴露出来即可，无需打磨也无需在塑封层7上形成通孔，工艺制程更加简单。而且，该种结构导电体4的第二端10暴露在外面，后续芯片封装模组1与第一电路板15电连接时，能够提高导电体4的第二端10与第二金属走线16电连接的可靠性。
基于同一发明构思，本发明实施例还提供了一种摄像头模组，如图22所示，图22为本发明实施例所提供的摄像头模组的结构示意图，该摄像头模组包括上述封装结构100和镜头组件200，其中，封装结构100的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。镜头组件200包括壳体201和位于壳体201内的至少一个透镜202，透镜202位于封装结构中透光衬底2背向感光芯片5一侧，在垂直于透光衬底2所在平面的方向上，透镜202与感光芯片5的感光区域12交叠。
由于本发明实施例所提供的摄像头模组包括上述封装结构100，因此，该摄像头模组的厚度和边框均较小，更加轻薄。
进一步地，请再次参见图22，镜头组件200还包括位于壳体201内的对焦马达203，用于在摄像过程中，精准调整透镜202的位置，保证对焦效果。
基于同一发明构思，本发明实施例还提供了一种电子设备，如图23所示，图23为本发明实施例所提供的电子设备的结构示意图，该电子设备包括摄像头模组1000和驱动芯片2000，驱动芯片2000用于根据摄像头模组中感光芯片5所转换的电信号生产图像。当然，图23所示的电子设备仅仅为示意说明，该显示装置可以是例如手机、笔记本电脑或摄像机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (28)

1.一种封装结构，其特征在于，包括芯片封装模组，所述芯片封装模组包括：
透光衬底；
再布线层，所述再布线层位于所述透光衬底一侧，所述再布线层包括第一金属走线；
导电体，所述导电体位于所述再布线层背向所述透光衬底一侧，所述导电体包括第一端和第二端，所述第一端与所述第一金属走线电连接；
感光芯片，所述感光芯片位于所述再布线层背向所述透光衬底一侧，所述感光芯片的引脚与所述第一金属走线电连接，所述感光芯片包括用于感测光信号的感光面，所述感光面面向所述透光衬底，所述感光面包括感光区域，在垂直于所述透光衬底所在平面的方向上，所述第一金属走线与所述感光区域不交叠；
有源芯片，所述有源芯片位于所述再布线层背向所述透光衬底一侧，所述有源芯片的引脚与所述第一金属走线电连接；
塑封层，所述塑封层包覆所述感光芯片和所述有源芯片；
所述再布线层还包括层间介质层，所述层间介质层设置有多个镂空区域，在垂直于所述感光芯片所在平面的方向上，部分所述层间介质层与所述感光区域相互重叠，每个所述镂空区域与所述感光区域交叠。
2.根据权利要求1所述的封装结构，其特征在于，
所述芯片封装模组还包括位于所述透光衬底一侧的红外滤光膜，在垂直于所述透光衬底所在平面的方向上，所述红外滤光膜与所述感光区域交叠。
3.根据权利要求2所述的封装结构，其特征在于，
所述红外滤光膜位于所述透光衬底背向所述感光芯片一侧。
4.根据权利要求1所述的封装结构，其特征在于，
所述封装结构还包括与所述芯片封装模组绑定的第一电路板，所述第一电路板位于所述塑封层背向所述透光衬底一侧，所述第一电路板包括第二金属走线，所述导电体的所述第二端与所述第二金属走线电连接。
5.根据权利要求4所述的封装结构，其特征在于，
所述封装结构还包括无源电子器件，所述无源电子器件固定在所述第一电路板上，所述无源电子器件的引脚与所述第二金属走线电连接。
6.根据权利要求1所述的封装结构，其特征在于，
所述芯片封装模组还包括无源电子器件，所述无源电子器件位于所述再布线层背向所述透光衬底一侧，所述无源电子器件的引脚与所述第一金属走线电连接。
7.根据权利要求4所述的封装结构，其特征在于，
所述第一电路板为柔性电路板，所述第一电路板包括第一连接区域，所述第一连接区域靠近所述第一电路板的边缘，所述第一连接区域中的所述第二金属走线用于直接与外部信号处理装置电连接。
8.根据权利要求7所述的封装结构，其特征在于，
所述封装结构还包括支撑板，所述支撑板位于所述第一电路板背向所述芯片封装模组一侧，在垂直于所述第一电路板所在平面的方向上，所述支撑板与所述第一连接区域不交叠。
9.根据权利要求4所述的封装结构，其特征在于，
所述第一电路板为硬性电路板，所述第一电路板包括第二连接区域，所述第二连接区域靠近所述第一电路板的边缘；
所述封装结构还包括第二电路板，所述第二电路板为柔性电路板，所述第二电路板的引脚与所述第二连接区域的所述第二金属走线电连接，所述第二电路板还用于与外部信号处理装置电连接。
10.根据权利要求1所述的封装结构，其特征在于，
所述芯片封装模组还包括遮光层，所述遮光层位于所述透光衬底朝向所述感光芯片一侧，或，所述遮光层位于所述透光衬底背向所述感光芯片一侧，在垂直于所述感光芯片所在平面的方向上，所述遮光层的投影围绕所述感光区域且与所述感光区域不交叠。
11.根据权利要求1所述的封装结构，其特征在于，
在垂直于所述感光芯片所在平面的方向上，所述第一金属走线的投影与所述感光区域之间的最小间隔为L，L≥0.05mm。
12.根据权利要求4所述的封装结构，其特征在于，
所述塑封层背向所述透光衬底的表面与所述第一电路板朝向所述透光衬底的表面之间具有容纳腔，所述容纳腔内设有支撑层。
13.根据权利要求1所述的封装结构，其特征在于，
所述再布线层背向所述透光衬底一侧还设有抗氧化层，所述抗氧化层覆盖所述再布线层中裸露在外的所述第一金属走线。
14.根据权利要求1所述的封装结构，其特征在于，
所述芯片封装模组还包括填充胶，所述填充胶填充在所述感光芯片的四周边缘并与所述再布线层相接触。
15.根据权利要求14所述的封装结构，其特征在于，
所述填充胶包括吸光材料或遮光材料。
16.根据权利要求1所述的封装结构，其特征在于，
所述透光衬底的厚度为d，0.05mm≤d≤0.7mm。
17.一种封装方法，其特征在于，包括形成芯片封装模组，形成所述芯片封装模组的过程包括：
在透光衬底的第一侧采用成膜工艺形成包括有第一金属走线的再布线层；
在所述再布线层背向所述透光衬底一侧绑定感光芯片和有源芯片、形成导电体以及形成塑封层，其中，所述感光芯片包括用于感测光信号的感光面，所述感光面面向所述透光衬底，所述感光面包括感光区域，在垂直于所述透光衬底所在平面的方向上，所述第一金属走线与所述感光区域不交叠，所述导电体的第一端与所述第一金属走线电连接，所述塑封层包覆所述感光芯片和所述有源芯片；
其中，所述再布线层还包括层间介质层，所述层间介质层设置有多个镂空区域，在垂直于所述感光芯片所在平面的方向上，部分所述层间介质层与所述感光区域相互重叠，每个所述镂空区域与所述感光区域交叠。
18.根据权利要求17所述的封装方法，其特征在于，
形成所述芯片封装模组的过程还包括：在所述透光衬底的第二侧设置红外滤光膜，其中，所述第二侧为所述第一侧的相对侧。
19.根据权利要求18所述的封装方法，其特征在于，
设置所述红外滤光膜的过程包括：
采用成膜工艺在所述透光衬底的所述第二侧形成所述红外滤光膜；
或，在所述透光衬底的所述第二侧贴附所述红外滤光膜。
20.根据权利要求17所述的封装方法，其特征在于，
所述封装方法还包括：将形成的所述芯片封装模组倒置，令所述导电体的第二端与第一电路板的第二金属走线电连接。
21.根据权利要求20所述的封装方法，其特征在于，
所述封装方法还包括：在所述第一电路板上绑定无源电子器件。
22.根据权利要求17所述的封装方法，其特征在于，
在所述再布线层背向所述透光衬底一侧绑定感光芯片之后，所述封装方法还包括：在所述感光芯片的四周边缘填涂填充胶，所述填充胶填充在所述感光芯片的四周边缘并与所述再布线层相接触。
23.根据权利要求17所述的封装方法，其特征在于，
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片、形成所述导电体以及形成所述塑封层的过程包括：
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片、以及形成所述导电体；
在所述再布线层背向所述透光衬底一侧形成预塑封层，在垂直于所述透光衬底所在平面的方向上，所述预塑封层的高度大于所述导电体的高度，所述预塑封层包覆所述导电体、所述感光芯片和所述有源芯片；
对所述预塑封层进行打磨，以使所述导电体的第二端暴露于打磨后的所述塑封层的表面。
24.根据权利要求17所述的封装方法，其特征在于，
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片、形成所述导电体以及形成所述塑封层的过程包括：
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片；
在所述再布线层背向所述透光衬底一侧形成所述塑封层，所述塑封层包覆所述感光芯片和所述有源芯片；
在所述塑封层上形成通孔，所述通孔暴露所述第一金属走线；
在所述通孔内形成所述导电体，所述导电体的第二端暴露于所述塑封层外部。
25.根据权利要求18所述的封装方法，其特征在于，
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片、形成所述导电体以及形成所述塑封层的过程包括：
在所述再布线层背向所述透光衬底一侧绑定所述感光芯片和所述有源芯片、以及形成所述导电体；
在所述再布线层背向所述透光衬底一侧形成所述塑封层，在垂直于所述透光衬底所在平面的方向上，所述塑封层的高度小于所述导电体的高度，所述塑封层包覆所述感光芯片、所述有源芯片和部分所述导电体，所述导电体的第二端暴露在所述塑封层外部。
26.一种摄像头模组，其特征在于，包括：
如权利要求1～16任一项所述的封装结构；
镜头组件，包括壳体和位于所述壳体内的至少一个透镜，所述透镜位于所述封装结构中透光衬底背向感光芯片一侧，在垂直于所述透光衬底所在平面的方向上，所述透镜与感光芯片的感光区域交叠。
27.根据权利要求26所述的摄像头模组，其特征在于，
所述镜头组件还包括位于所述壳体内的对焦马达。
28.一种电子设备，其特征在于，包括：
如权利要求26或27所述的摄像头模组；
驱动芯片，用于根据所述摄像头模组中感光芯片所转换的电信号生产图像。
CN202110732770.5A 2021-06-30 2021-06-30 封装结构及封装方法、摄像头模组及电子设备 Active CN113471153B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110732770.5A CN113471153B (zh) 2021-06-30 2021-06-30 封装结构及封装方法、摄像头模组及电子设备
US17/546,740 US20220102406A1 (en) 2021-06-30 2021-12-09 Package structure, packaging method, camera module, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110732770.5A CN113471153B (zh) 2021-06-30 2021-06-30 封装结构及封装方法、摄像头模组及电子设备

Publications (2)

Publication Number Publication Date
CN113471153A CN113471153A (zh) 2021-10-01
CN113471153B true CN113471153B (zh) 2022-11-11

Family

ID=77874086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110732770.5A Active CN113471153B (zh) 2021-06-30 2021-06-30 封装结构及封装方法、摄像头模组及电子设备

Country Status (2)

Country Link
US (1) US20220102406A1 (zh)
CN (1) CN113471153B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883440A (zh) * 2022-05-19 2022-08-09 史先德 一种适用于深海高压强环境下的感光芯片封装结构
CN115278020A (zh) * 2022-07-27 2022-11-01 维沃移动通信有限公司 摄像头模组及电子设备
CN115529403A (zh) * 2022-09-01 2022-12-27 诚瑞光学(南宁)有限公司 摄像头底座及摄像头装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
CN208127210U (zh) * 2018-01-12 2018-11-20 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4260849B2 (ja) * 2007-03-28 2009-04-30 シャープ株式会社 固体撮像装置およびそれを備えた電子機器
EP2747411A4 (en) * 2011-08-19 2015-04-15 Fujifilm Corp IMAGING ELEMENT MODULE AND MANUFACTURING METHOD THEREFOR
CN102623477A (zh) * 2012-04-20 2012-08-01 苏州晶方半导体股份有限公司 影像传感模组、封装结构及其封装方法
CN103956371A (zh) * 2014-05-20 2014-07-30 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
CN103943645B (zh) * 2014-05-20 2019-04-23 苏州晶方半导体科技股份有限公司 影像传感器模组及其形成方法
US10986281B2 (en) * 2015-07-31 2021-04-20 Sony Corporation Pinhole camera, electronic apparatus and manufacturing method
CN105244360B (zh) * 2015-10-29 2019-02-26 苏州晶方半导体科技股份有限公司 感光芯片封装结构及其封装方法
JP2018200423A (ja) * 2017-05-29 2018-12-20 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および電子機器
US11069670B2 (en) * 2018-11-20 2021-07-20 Ningbo Semiconductor International Corporation Camera assembly and packaging method thereof, lens module, and electronic device
CN111199986B (zh) * 2018-11-20 2022-10-18 中芯集成电路（宁波）有限公司 摄像组件及其封装方法、镜头模组、电子设备
TWI704658B (zh) * 2019-06-04 2020-09-11 恆勁科技股份有限公司 封裝基板
CN111276451A (zh) * 2020-03-26 2020-06-12 苏州晶方半导体科技股份有限公司 芯片的封装结构、封装组件以及封装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208127210U (zh) * 2018-01-12 2018-11-20 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法

Also Published As

Publication number Publication date
US20220102406A1 (en) 2022-03-31
CN113471153A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
CN113471153B (zh) 封装结构及封装方法、摄像头模组及电子设备
CN112740647B (zh) 感光组件、摄像模组及其制作方法
US7679167B2 (en) Electronic assembly for image sensor device and fabrication method thereof
JP4285966B2 (ja) カメラモジュール
EP1237202B1 (en) Semiconductor device and method for making the same
US20050270405A1 (en) Image pickup device and camera module
CN109274876B (zh) 感光组件及其封装方法、镜头模组、电子设备
CN211089753U (zh) 影像感测模块
KR20110001659A (ko) 카메라 모듈
CN109246348B (zh) 镜头模组及其封装方法、电子设备
US8194162B2 (en) Imaging device
US20040256687A1 (en) Optical module, method of manufacturing the same, and electronic instrument
JP2004507134A (ja) 小寸の画像記録装置、特にカメラまたはビデオ・カメラ
US11929313B2 (en) Chip package structure and method for manufacturing the same, and module
KR20210021172A (ko) 이미지 센서 칩을 포함하는 반도체 패키지
JPH1117996A (ja) 撮像装置
CN210075377U (zh) 一种摄像头封装模组
CN111371975A (zh) 摄像模块封装结构
JP4174664B2 (ja) 光モジュール及びその製造方法並びに電子機器
KR20080005733A (ko) 이미지 센서 모듈과 카메라 모듈
US20120007148A1 (en) Solid-state image pickup device and method for manufacturing same
CN113471152B (zh) 封装结构及封装方法、摄像头模组、电子设备
JP2004221874A (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
WO2020220818A1 (zh) 摄像模组及其感光组件、电子设备和制备方法
CN208589448U (zh) 芯片封装结构和终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant