JP2004221874A - 光モジュール及びその製造方法、回路基板並びに電子機器 - Google Patents

光モジュール及びその製造方法、回路基板並びに電子機器 Download PDF

Info

Publication number
JP2004221874A
JP2004221874A JP2003005969A JP2003005969A JP2004221874A JP 2004221874 A JP2004221874 A JP 2004221874A JP 2003005969 A JP2003005969 A JP 2003005969A JP 2003005969 A JP2003005969 A JP 2003005969A JP 2004221874 A JP2004221874 A JP 2004221874A
Authority
JP
Japan
Prior art keywords
optical
substrate
optical module
chip
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003005969A
Other languages
English (en)
Other versions
JP4314825B2 (ja
Inventor
Yoichiro Kondo
陽一郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003005969A priority Critical patent/JP4314825B2/ja
Publication of JP2004221874A publication Critical patent/JP2004221874A/ja
Application granted granted Critical
Publication of JP4314825B2 publication Critical patent/JP4314825B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】製品の歩留まりを高めるとともに、小型化・薄型化を実現することにある。
【解決手段】光モジュールは、光学的部分12及び電極24を有する光学チップ10と、光学チップ10も大きい外形であって光透過性を有する第1の基板30と、光学チップ10よりも大きい外形の貫通穴42を有する第2の基板40と、第1の基板30に形成され、電極24にオーバーラップして電気的に接続された第1の配線パターン32と、第2の基板40に形成され、第1の配線パターン32にオーバーラップして電気的に接続された第2の配線パターン44と、を含む。光学チップ10は、第2の基板40の貫通穴42内に設けられている。第1の基板30は、貫通穴42の上方で光学的部分12を覆うように設けられている。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、光モジュール及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特許第3207319号公報
【0004】
【発明の背景】
光学チップの光学的部分が、ガラス基板などによって覆われた形態の光モジュールが知られている。これによれば、光学的部分にゴミが入るのを防止して、製品の歩留まりを高めることができる。光学的部分には、製造工程中においてもゴミが付着する可能性があるので、光学的部分は、製造工程の早い段階で保護することが重要である。一方、カメラ付き携帯電話をはじめとして、近年の撮像装置などの電子機器においては、製品の小型化・薄型化を実現することが重要である。
【0005】
本発明の目的は、製品の歩留まりを高めるとともに、小型化・薄型化を実現することにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る光モジュールは、光学的部分及び電極を有する光学チップと、前記光学チップよりも大きい外形であって光透過性を有する第1の基板と、前記光学チップよりも大きい外形の貫通穴を有する第2の基板と、前記第1の基板に形成され、前記電極にオーバーラップして電気的に接続された第1の配線パターンと、前記第2の基板に形成され、前記第1の配線パターンにオーバーラップして電気的に接続された第2の配線パターンと、を含み、前記光学チップは、前記第2の基板の前記貫通穴内に設けられ、
前記第1の基板は、前記貫通穴の上方で前記光学的部分を覆うように設けられてなる。本発明によれば、光学チップの光学的部分が第1の基板によって覆われているので、光学的部分にゴミが付着するのを防止することができる。また、光学チップは、第2の基板の貫通穴内に設けられており、第2の基板の厚みを省略できるので、光モジュールの薄型化を図ることができる。
(2)この光モジュールにおいて、前記第1の基板は、前記貫通穴よりも大きい外形を有し、前記第2の基板における前記貫通穴の周囲にオーバーラップするように設けられてもよい。これによれば、第1及び第2の基板を確実に固定することができる。
(3)この光モジュールにおいて、前記光学的部分は、前記第1の基板によって封止されてもよい。これによって、光学的部分にゴミが入り込むのを確実に防止することができる。
(4)この光モジュールにおいて、前記光学チップと前記第1の基板との間で、前記光学的部分を囲むように設けられた封止材をさらに含んでもよい。
(5)この光モジュールにおいて、前記電極及び前記第1の配線パターンは、異方性導電材料を介して電気的に接続されてもよい。
(6)この光モジュールにおいて、前記光学チップの前記電極は、前記光学的部分の外側に形成され、前記封止材は、前記異方性導電材料であってもよい。
(7)この光モジュールにおいて、前記光学的部分に対応してなるレンズを有し、少なくとも前記光学的部分を内側に含む開口部が形成された筐体をさらに含んでもよい。
(8)この光モジュールにおいて、前記開口部は、前記第1の基板を内側に含み、前記筐体は、前記第2の基板に搭載されてもよい。
これによって、第1の基板への不要な光の入射を防止して、光学チップの誤作動を防止することができる。
(9)この光モジュールにおいて、前記筐体は、前記開口部の内側で前記第1の基板に固定されてもよい。これによって、第1の基板を基準として、筐体を固定することができる。
(10)この光モジュールにおいて、前記筐体は、前記第1の基板に搭載されてもよい。これによって、第1の基板を基準として、筐体を固定することができる。
(11)この光モジュールにおいて、前記光学チップに電気的に接続されてなる回路チップをさらに含んでもよい。
(12)この光モジュールにおいて、前記回路チップは、前記第1の基板とは反対側から前記光学チップに積層されてもよい。
これによって、光学チップ及び回路チップの一体化が図れるので、光モジュールの小型化を図ることができる。
(13)この光モジュールにおいて、前記第2の基板の端部に接続されるフレキシブル基板をさらに含んでもよい。
(14)本発明に係る回路基板は、上記光モジュールが実装されてなる。
(15)本発明に係る電子機器は、上記光モジュールを有する。
(16)本発明に係る光モジュールの製造方法は、(a)光学的部分及び電極を有する光学チップの前記電極と、前記光学チップよりも大きい外形であって光透過性を有する第1の基板に形成された第1の配線パターンと、をオーバーラップするように配置して電気的に接続させること、(b)前記第1の配線パターンと、前記光学チップよりも大きい外形の貫通穴を有する第2の基板に形成された第2の配線パターンと、をオーバーラップするように配置して電気的に接続させること、を含み、前記光学チップを、前記第2の基板の前記貫通穴内に設け、前記第1の基板を、前記貫通穴の上方で前記光学的部分を覆うように設ける。本発明によれば、光学チップの光学的部分を第1の基板によって覆うので、光学的部分にゴミが付着するのを防止することができる。また、光学チップを、第2の基板の貫通穴内に設けるので、第2の基板の厚みを省略でき、光モジュールの薄型化を図ることができる。
(17)この光モジュールの製造方法において、前記(a)工程を行った後に、前記(b)工程を行ってもよい。これによって、製造工程の早い段階で光学的部分を保護できるので、製品の歩留まりを高めることができる
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。図1〜図4は、本実施の形態に係る光モジュール及びその製造方法を説明する図であり、図5〜図7は、その変形例を説明する図である。図1は、光モジュールの平面図であり、図2は、図1のII−II線断面図である。図3は、光学チップの断面図である。本実施の形態に係る光モジュールは、光学チップ10と、第1及び第2の基板30,40と、を含む。
【0008】
光学チップ10の外形は、矩形であることが多いが、これに限定されるものではない。図3に示すように、光学チップ10は、光学的部分12を有する。光学的部分12は、光が入射又は出射する部分である。また、光学的部分12は、光エネルギーと他のエネルギー(例えば電気)を変換する。すなわち、光学的部分12は、複数のエネルギー変換素子(受光素子・発光素子)14を有する。本実施の形態では、光学的部分12は受光部である。この場合、光学チップ10は、受光チップ又は撮像チップと呼ぶことができる。複数のエネルギー変換素子(受光素子又はイメージセンサ素子)14は、二次元的に並べられて、画像センシングを行えるようになっている。すなわち、本実施の形態では、光モジュールは、イメージセンサ(例えばCCD、CMOSセンサ)である。エネルギー変換素子14は、パッシベーション膜16で覆われている。パッシベーション膜16は、光透過性を有する。光学チップ10を、半導体基板(例えば半導体ウエハ)から製造する場合、SiO、SiNでパッシベーション膜16が形成されてもよい。
【0009】
光学的部分12は、カラーフィルタ18を有していてもよい。カラーフィルタ18は、パッシベーション膜16上に形成されている。また、カラーフィルタ18上に平坦化層20が設けられ、その上にマイクロレンズアレイ22が設けられていてもよい。
【0010】
光学チップ10には、複数の電極24が形成されている。電極24は、パッド上に形成されたバンプを有するが、パッドのみであってもよい。電極24は、光学的部分12の外側に形成されている。光学チップ10の複数辺(例えば対向する2辺又は4辺)又は1辺に沿って電極24を配置してもよい。図3に示す例では、電極24は、光学的部分12よりも高くなるように形成されている。
【0011】
第1の基板30は、少なくとも一部(光学的部分12に対応する部分)が光透過性を有する光透過性基板である。第1の基板30は、光学ガラス基板などの透明基板であってもよい。第1の基板30は、リジッド基板であってもよい。第1の基板30は、光学チップ10よりも大きい外形を有する。第1の基板30の外形は、矩形であってもよく、例えば、光学チップ10の相似形状であってもよい。
【0012】
第1の基板30には、第1の配線パターン32が形成されている。第1の配線パターン32は、第1の基板30の一方の面に形成されてもよい。第1の配線パターン32は、複数の配線から構成されている。第1の配線パターン32は、例えば、ITO(Indium Tin Oxide)などのように光透過性を有してよい。こうすることで、光学的部分12の上方にも第1の配線パターン32を形成することができる。あるいは、図1に示すように、光学的部分12の上方を避けていれば、第1の配線パターン32は、光透過性を有していなくてもよく、例えば金属で形成してもよい。第1の配線パターン32は、電気的な接続部となる複数の端子(第1及び第2の端子34,36)を有する。各配線の一方の端部が第1の端子34で、他方の端部が第2の端子36であってもよい。第1及び第2の端子34,36は、ランドであってもよい。
【0013】
図2に示すように、第1の基板30には、光学機能膜38が形成されてもよい。光学機能膜38は、第1の基板30の表面(例えば第1の配線パターン32とは反対の面)に形成されてもよい。光学機能膜38は、反射防止膜(ARコート)、赤外線遮蔽膜(IRコート)などであってもよい。光学機能膜38を第1の基板30に形成することで、このような光学機能を有する装置を設けなくてもよいので、製品の小型化を図ることができる。
【0014】
第2の基板40は、リジッド基板又はフレキシブル基板のいずれであってもよい。第2の基板40は、第1の基板30よりもフレキシブル性の高い基板であってもよい。第2の基板40は、有機系、無機系又はそれらの複合構造のいずれから形成されてもよく、単層又は多層のいずれであってもよい。第2の基板40は、光学チップ10よりも大きい外形を有し、第1の基板30よりもさらに大きい外形を有する。
【0015】
第2の基板40は、貫通穴42を有する。貫通穴42は、光学チップ10よりも大きい外形を有する。貫通穴42の外形は、矩形であってもよく、例えば、光学チップ10の相似形状であってもよい。図1に示す例では、第1の基板30は、貫通穴42よりも大きい外形(貫通穴42を内側に含む外形)を有する。すなわち、第1の基板30は、第2の基板40における貫通穴42の周囲にオーバーラップできるようになっている。
【0016】
第2の基板40には、第2の配線パターン44が形成されている。第2の配線パターン44は、貫通穴42の周囲に形成されている。詳しくは、第2の配線パターン44は、複数の配線から構成され、各配線は、一方の端部が貫通穴42の周囲に至るように延びている。第2の配線パターン44は、電気的な接続部となる複数の端子46を有する。各配線の一方の端部が端子46であってもよい。端子46は、ランドであってもよい。
【0017】
図2に示す例では、第2の配線パターン44の端子46は、第2の基板40によって支持されている。変形例として、第2の配線パターン44の端子46は、貫通穴42内に突出していてもよい。その場合、第1及び第2の配線パターン32,44(詳しくは第2の端子36及び端子46)は、貫通穴42内でオーバーラップする。
【0018】
光学チップ10は、第1の基板30に搭載されている。詳しくは、光学チップ10は、第1の基板30における第1の配線パターン32が形成された面に設けられている。光学チップ10は、第1の基板30の中央部に搭載することが好ましい。第1の基板30の端部は、光学チップ10の外側にはみ出している。
【0019】
光学チップ10における光学的部分12及び電極24の形成された面は、第1の基板30を向いている。第1の基板30は、光学的部分12を覆っている。そして、電極24と、第1の配線パターン32(詳しくは第1の端子34)と、がオーバーラップするように配置され、両者が電気的に接続されている。両者間の電気的接続は、異方性導電膜(ACF)や異方性導電ペースト(ACP)等の異方性導電材料を使用して、導電粒子を電極24と第1の端子34の間に介在させてもよい。その場合、異方性導電材料によって、光学的部分12を覆わないようにする。あるいは、両者間の電気的接続を、Au−Au、Au−Sn、ハンダなどによる金属接合によって達成してもよい。電気的な接続部は、アンダーフィル材によって封止することが好ましい。この場合もアンダーフィル材によって、光学的部分12を覆わないようにする。
【0020】
図1の点線に示すように、光学チップ10における光学的部分12の周囲に封止材50を設けてもよい。封止材50は、光学的部分12を囲むように連続的に設ける。すなわち、封止材50は、枠状又は環状に設ける。封止材50は、光学チップ10と第1の基板30との間に設ける。こうして、第1の基板30によって、光学的部分12を封止(密封)する。これによって、光学的部分12にゴミが入り込むのを確実に防止することができる。封止材50は、電極24と第1の配線パターン32との電気的な接続を図る異方性導電材料であってもよい。あるいは、電極24と第1の配線パターン32との電気的な接続部を封止するアンダーフィル材であてもよい。
【0021】
光学チップ10は、第2の基板40の貫通穴42内に設けられている。第1の基板30の外形は、貫通穴42の外形よりも大きいので、第1の基板30の端部は、貫通穴42の外側にオーバーラップする。図1に示すように、第1の基板30の4辺が貫通穴42の外側に配置されてもよい。すなわち、第1の基板30は、貫通穴42の周囲にオーバーラップしてもよい。第1の基板30は、貫通穴42の上方に設けられている。光学チップ10及び第2の基板40は、第1の基板30における同じ面側(第1の配線パターン32の形成面側)に配置されている。
【0022】
第2の基板40における第2の配線パターン44が形成された面と、第1の基板30における第1の配線パターン32が形成された面とは互いに対向している。そして、第1の配線パターン32(詳しくは第2の端子36)と、第2の配線パターン44(詳しくは端子46)と、がオーバーラップするように配置され、両者が電気的に接続されている。両者間の電気的接続は、異方性導電材料52を使用して、導電粒子を上下の端子間に介在させてもよい。あるいは、両者間の電気的接続を、Au−Au、Au−Sn、ハンダなどによる金属接合によって達成してもよい。第1の基板30が第2の基板40における貫通穴42の周囲にオーバーラップしていれば、第1及び第2の基板30,40を確実に固定することができる。
【0023】
図1に示すように、第2の配線パターン44のピッチは、第1の配線パターン32のピッチと、設計上同一になっていてもよいし、あるいは、ピッチ変換されていてもよい。例えば、第1の配線パターン32のピッチよりも、第2の配線パターン44のピッチを大きくすれば、第2の基板40から外部(例えばフレキシブル基板80(図4参照))への電気的な接続が図りやすくなる。なお、第2の基板40には、他の電子部品が搭載されていてもよい。電子部品は、後述する回路チップであってもよい。あるいは、電子部品は、例えば、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリューム又はヒューズなどであってもよい。これによれば、電子部品を光学チップ10に近接して配置することができるので、さらに製品の小型化を図ることができる。
【0024】
図4に示すように、光モジュールは、筐体60を含む。筐体60は、光学チップ10のケースであってもよい。筐体60は、筒状の鏡筒であってもよい。図4に示す例では、筐体60は、第2の基板40に搭載されている。筐体60は、少なくとも光学的部分12を囲むように(図4では光学チップ10の全体を囲むように)設けられている。筐体60は、第2の基板40における第1の基板30側の面に搭載されている。
【0025】
筐体60には、レンズ62が固定されている。筐体60及びレンズ62が撮像のために使用される場合、それらを撮像光学系と呼ぶことができる。レンズ62は、光学チップ10の光学的部分12に対応する位置に配置される。筐体60は、レンズホルダとなる第1の部分64と、第2の基板40との取付部となる第2の部分66と、を有する。第1の部分64にレンズ62が取り付けられている。第1及び第2の部分64,66には、光学的部分12の上方において、第1及び第2の開口部68,70が形成されている。第1及び第2の開口部68,70は、連通する。そして、第1の部分64の第1の開口部68内にレンズ62が取り付けられている。レンズ62は、第1の部分64の内側に形成されたねじ(図示せず)を用いて第1の開口部68の軸に沿った方向に移動させることができる押さえ具を含む押え構造(図示せず)により、第1の開口部68内に固定されていてもよい。レンズ62は、光学チップ10の光学的部分12から間隔をあけて保持されている。第2の開口部70の内側には、少なくとも光学的部分12が配置されている。図4に示すように、第2の開口部70の内側に、光学チップ10及び第1の基板30が配置されることで、横方向からの不要な光の入射を防止して、光学チップ10の誤作動を防止することができる。第1の部分64の外側と第2の部分66の第2の開口部70の内側には第1及び第2のねじ72,74が形成されており、これらによって第1及び第2の部分64,66は結合されている。したがって、第1及び第2のねじ72,74によって、第1及び第2の部分64,66は、第1及び第2の開口部68,70の軸に沿った方向に移動する。これにより、レンズ62の焦点を調整することができる。
【0026】
筐体60と第2の基板40との取り付けには、接着材料76を使用してもよい。接着材料76は、筐体60(詳しくは第2の部分66)の第2の開口部70の外周端部に設けられる。図4に示すように、筐体60は、第1の基板30に固定されていなくてもよい。あるいは、図5の変形例に示すように、筐体60は、第2の開口部70の内側で第1の基板30に固定されていてもよい。例えば、接着材料78によって、筐体60を第1の基板30に接着してもよい。こうすることで、第1の基板30の面を基準として、筐体60を固定することができる。例えば、第2の基板40が第1の基板30よりもフレキシブル性を有する場合に、第1の基板30の面を基準とすることで、光学チップ10及び筐体60の各光軸を正確に一致させることが可能になり、製品の品質を高めることができる。
【0027】
図4に示すように、光学チップ10は、第2の基板40の貫通穴42内に設けられているので、第2の基板40の厚みに相当する距離だけ、光学的部分12をレンズ62から離れた位置に設けることができる。したがって、レンズ62と光学的部分12との間に所定の間隔をあける必要がある場合に、本実施の形態を適用すると効果的である。
【0028】
光モジュールは、フレキシブル基板(テープ又はフィルム)80を含む。フレキシブル基板80は、第2の基板40の端部に接続されてもよい。フレキシブル基板80には、配線パターン82が形成されており、配線パターン82の端子と、第2の配線パターン40の端子48とがオーバーラップして電気的に接続されている。なお、図4に示すように、フレキシブル基板80と第2の基板40との接続を補強するために、補強部材86が設けられてもよい。
【0029】
図6の変形例に示すように、筐体60は、第1の基板30に搭載されてもよい。詳しくは、筐体60は、第1の基板30における光学チップ10とは反対側の面に搭載されてもよい。筐体60は、接着材料88によって第1の基板30に接着してもよい。これによれば、第1の基板30の面を基準として、筐体60を固定することができる。
【0030】
図7の変形例では、光モジュールは、回路チップ(又は半導体チップ)90を含む。回路チップ90は、光学チップ10に電気的に接続されている。回路チップ90は、光学チップ10に対する変換前後の電気信号を処理するもの(DSP:Digital Signal Processing)であってもよい。図7に示すように、回路チップ90は、光学チップ10に積層してもよい。すなわち、光学チップ10及び回路チップ90によって、スタック構造を形成してもよい。これによれば、光学チップ10及び回路チップ90の一体化が図れるので、さらに製品の小型化が図れる。回路チップ90は、例えば、電極92の形成面とは反対の面を光学チップ10側に向けるように、光学チップ10に搭載してもよい。回路チップ90は、第1の基板30とは反対側から光学チップ10に積層されている。回路チップ90の電極92は、ワイヤ94を介して第2の配線パターン44に電気的に接続する。第2の基板40の両面に第2の配線パターン44が形成される場合、図示しないスルーホールによって各面から電気的な導通を図ってもよい。電気的接続部(電極92及びワイヤ94)は、樹脂などの封止材96で封止することが好ましい。封止材96は、回路チップ90を封止してもよく、例えば、ポッティング法又はトランファーモールド法を適用して設けてもよい。なお、封止材96は、光学的部分12を避けて設ける。
【0031】
あるいは、回路チップ90は、フレキシブル基板80に搭載されてもよい。回路チップ90は、フレキシブル基板80に、TAB(Tape Automated Bonding)実装してもよいし、COF(Chip On Film)実装してもよい。
【0032】
図7には、本実施の形態に係る回路基板が示されている。回路基板100は、マザーボードである。回路基板100には、図示しない配線パターンが形成されている。回路基板100の配線パターンは、フレキシブル基板80を介して、光学チップ10に電気的に接続されている。例えば、回路基板100上に設けられるコネクタ102に、フレキシブル基板80を装着してもよい。光モジュールは、回路基板100上に搭載されている。支持部材(例えば接着部材)104を介して、光モジュールを支持してもよい。
【0033】
本実施の形態に係る光モジュールによれば、光学チップ10の光学的部分12が第1の基板30によって覆われているので、光学的部分12にゴミが付着するのを防止することができる。すなわち、光学的部分12を第1の基板30で覆った後は、クリーン度の低い場所での作業が可能となり、設備的負担が極端に少なくなる。また、光学チップ10は、第2の基板40の貫通穴内に設けられており、第2の基板40の厚みを省略できるので、光モジュールの薄型化を図ることができる。
【0034】
本実施の形態に係る光モジュールの製造方法は、光学チップ10の電極24と、第1の基板30の第1の配線パターン32(詳しくは第1の端子34)と、をオーバーラップするように配置して電気的に接続させること、及び、第1の配線パターン32(詳しくは第2の端子36)と、第2の基板40に形成された第2の配線パターン44(詳しくは端子46)と、をオーバーラップするように配置して電気的に接続させること、を含む。電極24及び第1の配線パターン32の電気的な接続工程を行った後に、第1及び第2の配線パターン32,44の電気的な接続工程を行うことが好ましい。すなわち、光学チップ10の光学的部分12を第1の基板30で覆った後に、第1及び第2の基板30,40を接続することが好ましい。これによって、製造工程の早い段階で光学的部分12を保護できるので、光学的部分12にゴミが入るのを防止でき、製品の歩留まりを高めることができる。なお、その他の事項及び効果は、光モジュールにおいて説明した通りである。
【0035】
本発明の実施の形態に係る電子機器として、図8に示すノート型パーソナルコンピュータ1000は、光モジュールが組み込まれたカメラ1100を有する。また、図9に示すデジタルカメラ2000は光モジュールを有する。さらに、図10(A)及び図10(B)に示す携帯電話3000は、光モジュールが組み込まれたカメラ3100を有する。本実施の形態によれば、小型かつ薄型の電子機器を提供することができる。
【0036】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に係る光モジュールの平面図である。
【図2】図2は、図1のII−II線断面図である。
【図3】図3は、光学チップの断面図である。
【図4】図4は、本発明の実施の形態に係る光モジュールを示す図である。
【図5】図5は、本発明の実施の形態の変形例に係る光モジュールを示す図である。
【図6】図6は、本発明の実施の形態の変形例に係る光モジュールを示す図である。
【図7】図7は、本発明の実施の形態に係る回路基板を示す図である。
【図8】図8は、本発明の実施の形態に係る電子機器を示す図である。
【図9】図9は、本発明の実施の形態に係る電子機器を示す図である。
【図10】図10(A)及び図10(B)は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
10 光学チップ、12 光学的部分、24 電極、30 第1の基板、
32 第1の配線パターン、40 第2の基板、42 貫通穴、
44 第2の配線パターン、50 封止材、60 筐体、
62 レンズ、 第2の開口部70、80 フレキシブル基板、
90 回路チップ

Claims (17)

  1. 光学的部分及び電極を有する光学チップと、
    前記光学チップよりも大きい外形であって光透過性を有する第1の基板と、
    前記光学チップよりも大きい外形の貫通穴を有する第2の基板と、
    前記第1の基板に形成され、前記電極にオーバーラップして電気的に接続された第1の配線パターンと、
    前記第2の基板に形成され、前記第1の配線パターンにオーバーラップして電気的に接続された第2の配線パターンと、を含み、
    前記光学チップは、前記第2の基板の前記貫通穴内に設けられ、
    前記第1の基板は、前記貫通穴の上方で前記光学的部分を覆うように設けられてなる光モジュール。
  2. 請求項1記載の光モジュールにおいて、
    前記第1の基板は、前記貫通穴よりも大きい外形を有し、前記第2の基板における前記貫通穴の周囲にオーバーラップするように設けられてなる光モジュール。
  3. 請求項1又は請求項2記載の光モジュールにおいて、
    前記光学的部分は、前記第1の基板によって封止されてなる光モジュール。
  4. 請求項1から請求項3のいずれかに記載の光モジュールにおいて、
    前記光学チップと前記第1の基板との間で、前記光学的部分を囲むように設けられた封止材をさらに含む光モジュール。
  5. 請求項1から請求項4のいずれかに記載の光モジュールにおいて、
    前記電極及び前記第1の配線パターンは、異方性導電材料を介して電気的に接続されてなる光モジュール。
  6. 請求項4を引用する請求項5記載の光モジュールにおいて、
    前記光学チップの前記電極は、前記光学的部分の外側に形成され、
    前記封止材は、前記異方性導電材料である光モジュール。
  7. 請求項1から請求項6のいずれかに記載の光モジュールにおいて、
    前記光学的部分に対応してなるレンズを有し、少なくとも前記光学的部分を内側に含む開口部が形成された筐体をさらに含む光モジュール。
  8. 請求項7記載の光モジュールにおいて、
    前記開口部は、前記第1の基板を内側に含み、
    前記筐体は、前記第2の基板に搭載されてなる光モジュール。
  9. 請求項8記載の光モジュールにおいて、
    前記筐体は、前記開口部の内側で前記第1の基板に固定されてなる光モジュール。
  10. 請求項7記載の光モジュールにおいて、
    前記筐体は、前記第1の基板に搭載されてなる光モジュール。
  11. 請求項1から請求項10のいずれかに記載の光モジュールにおいて、
    前記光学チップに電気的に接続されてなる回路チップをさらに含む光モジュール。
  12. 請求項11記載の光モジュールにおいて、
    前記回路チップは、前記第1の基板とは反対側から前記光学チップに積層されてなる光モジュール。
  13. 請求項1から請求項12のいずれかに記載の光モジュールにおいて、
    前記第2の基板の端部に接続されるフレキシブル基板をさらに含む光モジュール。
  14. 請求項1から請求項13のいずれかに記載の光モジュールが実装されてなる回路基板。
  15. 請求項1から請求項13のいずれかに記載の光モジュールを有する電子機器。
  16. (a)光学的部分及び電極を有する光学チップの前記電極と、前記光学チップよりも大きい外形であって光透過性を有する第1の基板に形成された第1の配線パターンと、をオーバーラップするように配置して電気的に接続させること、
    (b)前記第1の配線パターンと、前記光学チップよりも大きい外形の貫通穴を有する第2の基板に形成された第2の配線パターンと、をオーバーラップするように配置して電気的に接続させること、
    を含み、前記光学チップを、前記第2の基板の前記貫通穴内に設け、
    前記第1の基板を、前記貫通穴の上方で前記光学的部分を覆うように設ける光モジュールの製造方法。
  17. 請求項16記載の光モジュールの製造方法において、
    前記(a)工程を行った後に、前記(b)工程を行う光モジュールの製造方法。
JP2003005969A 2003-01-14 2003-01-14 光モジュール及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP4314825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003005969A JP4314825B2 (ja) 2003-01-14 2003-01-14 光モジュール及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003005969A JP4314825B2 (ja) 2003-01-14 2003-01-14 光モジュール及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JP2004221874A true JP2004221874A (ja) 2004-08-05
JP4314825B2 JP4314825B2 (ja) 2009-08-19

Family

ID=32896495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003005969A Expired - Fee Related JP4314825B2 (ja) 2003-01-14 2003-01-14 光モジュール及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP4314825B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282137A (ja) * 2006-04-11 2007-10-25 Sharp Corp 光学装置用モジュール及び光学装置用モジュールの製造方法
JP2007288755A (ja) * 2006-04-14 2007-11-01 Optopac Co Ltd カメラモジュール
KR100832073B1 (ko) 2006-11-15 2008-05-27 삼성전기주식회사 비접촉식 광 센서 모듈
JP2008141364A (ja) * 2006-11-30 2008-06-19 Hitachi Maxell Ltd カメラモジュール、台座マウント及び撮像装置
JP2010141865A (ja) * 2008-12-10 2010-06-24 Optopac Co Ltd イメージセンサカメラモジュール及びその製造方法
JP2010161784A (ja) * 2010-02-10 2010-07-22 I Square Research Co Ltd カメラモジュールの組み立て方法
US7980773B2 (en) 2006-11-30 2011-07-19 Hitachi Maxell, Ltd. Camera module and imaging apparatus
WO2018142727A1 (ja) * 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品及びカメラモジュール
DE102021205573A1 (de) 2021-06-01 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Kameramodul und Verfahren zum Fügen eines Kameramoduls

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007282137A (ja) * 2006-04-11 2007-10-25 Sharp Corp 光学装置用モジュール及び光学装置用モジュールの製造方法
US7759751B2 (en) 2006-04-11 2010-07-20 Sharp Kabushiki Kaisha Module for optical apparatus and method of producing module for optical apparatus
JP2007288755A (ja) * 2006-04-14 2007-11-01 Optopac Co Ltd カメラモジュール
KR100832073B1 (ko) 2006-11-15 2008-05-27 삼성전기주식회사 비접촉식 광 센서 모듈
US7633047B2 (en) 2006-11-15 2009-12-15 Samsung Electro-Mechanics Co., Ltd. Non-contact optical sensor module
JP2008141364A (ja) * 2006-11-30 2008-06-19 Hitachi Maxell Ltd カメラモジュール、台座マウント及び撮像装置
US7980773B2 (en) 2006-11-30 2011-07-19 Hitachi Maxell, Ltd. Camera module and imaging apparatus
JP2010141865A (ja) * 2008-12-10 2010-06-24 Optopac Co Ltd イメージセンサカメラモジュール及びその製造方法
JP2010161784A (ja) * 2010-02-10 2010-07-22 I Square Research Co Ltd カメラモジュールの組み立て方法
WO2018142727A1 (ja) * 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品及びカメラモジュール
US11178759B2 (en) 2017-01-31 2021-11-16 Sony Semiconductor Solutions Corporation Electronic component and camera module
DE102021205573A1 (de) 2021-06-01 2022-12-01 Robert Bosch Gesellschaft mit beschränkter Haftung Kameramodul und Verfahren zum Fügen eines Kameramoduls

Also Published As

Publication number Publication date
JP4314825B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
US7720374B2 (en) Camera module
US6737292B2 (en) Method of fabricating an image sensor module at the wafer level and mounting on circuit board
JP4650896B2 (ja) イメージセンサモジュール及びその製造方法、並びにこれを利用したカメラモジュール
US20140168510A1 (en) Imaging element module and method for manufacturing the same
JP2003198897A (ja) 光モジュール、回路基板及び電子機器
JP2008512851A (ja) ウエハー水準でカメラモジュールを製造する方法
JP2004242166A (ja) 光モジュール及びその製造方法並びに電子機器
KR20130114352A (ko) 반도체 패키지 및 그 제조 방법
US20220102406A1 (en) Package structure, packaging method, camera module, and electronic equipment
JP2005348275A (ja) 撮像素子およびカメラモジュール
JP3867785B2 (ja) 光モジュール
JP4314825B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP4174664B2 (ja) 光モジュール及びその製造方法並びに電子機器
JPH1117996A (ja) 撮像装置
CN210075377U (zh) 一种摄像头封装模组
JP2004274164A (ja) 光モジュール及びその製造方法並びに電子機器
WO2020062140A1 (zh) 芯片封装结构、方法和电子设备
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
JP4292383B2 (ja) 光デバイスの製造方法
CN101521185A (zh) 光学晶片的封装结构及封装制程
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
JP2004214788A (ja) 光モジュール及びその製造方法並びに電子機器
KR101070918B1 (ko) 카메라 모듈 및 그 제조 방법
JP2004274165A (ja) 光モジュール及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees