CN101211888A - 布线基板及其制造方法以及半导体装置 - Google Patents

布线基板及其制造方法以及半导体装置 Download PDF

Info

Publication number
CN101211888A
CN101211888A CNA2007103011690A CN200710301169A CN101211888A CN 101211888 A CN101211888 A CN 101211888A CN A2007103011690 A CNA2007103011690 A CN A2007103011690A CN 200710301169 A CN200710301169 A CN 200710301169A CN 101211888 A CN101211888 A CN 101211888A
Authority
CN
China
Prior art keywords
wiring plate
wiring
circuit board
insert
resin portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103011690A
Other languages
English (en)
Inventor
荒井直
小林敏男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101211888A publication Critical patent/CN101211888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

本发明涉及一种布线基板及其制造方法以及半导体装置。在根据本发明的布线基板中，通过在均具有能够在上侧与下侧之间形成电连接的布线图案的多个单元布线板通过连接端子彼此连接的状态下叠置所述多个单元布线板而构成基底布线板，在该基底布线板上通过连接端子叠置硅插入件，并在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中填充树脂部，该树脂部用作使所述基底布线板和所述硅插入件成一体的基板。

Description

布线基板及其制造方法以及半导体装置
技术领域
本发明涉及一种布线基板及其制造方法以及一种半导体装置，具体涉及一种可与高性能半导体芯片的安装相对应的硅插入件内置布线基板及其制造方法以及一种半导体装置。
背景技术
在现有技术中，存在这样的半导体装置，其中在其内的布线基板上安装诸如CPU的半导体芯片。对于在其上安装半导体芯片的布线基板，通常使用其中布线以微小间距形成为多个层的积层(build-up)布线板。
近年来，伴随着半导体芯片性能的进一步提高，连接电极已具有更小的间距。由于使积层布线板的布线之间的间距更小受到了限制，已经开始难以直接在积层布线板上安装这种半导体芯片。对于针对该困难的对策，已经提出了一种方法，其中通过在半导体芯片与积层布线板之间的硅插入件使二者连接，该硅插入件具有能够在上侧与下侧之间形成电连接的微小布线。
专利文献1(日本特开2001-102479号公报)描述到，为了减小半导体芯片中布线层的数量，将半导体芯片中的布线的功能转移给插入件，并通过半导体芯片与布线基板之间的插入件将半导体芯片安装在布线基板上。
专利文献2(日本特开2004-273938号公报)描述到，在上装置单元与下装置单元之间布置插入件基板。在上装置单元中，半导体元件安装在具有外部连接端子的第一布线基板上。在下装置单元中，半导体元件安装在具有连接电极的第二布线基板上。
如上所述，对于性能较高的半导体芯片，积层布线板中的布线还是需要以微小间距形成多个层，而且需要引入硅插入件。因此，容易增加半导体装置的成本并降低其产量。
例如，在从积层布线板的通孔接合区(land)拉出布线从而布置与硅插入件连接的插入件焊盘时，存在这样的情况，即，通孔接合区在拉出布线的中途变为障碍，从而不可能拉出布线。因此，需要增加积层布线板的布线层的数量来解决该问题。
这时，在现有技术的积层布线板的情况下，即使在可通过仅在一个表面侧添加布线来解决该问题时，也必须在核心基板的两个表面侧上对称地形成布线，从而防止出现翘曲，因此出现了花费不必要开支的问题。
如上所述，在现有技术的积层布线板的情况下，在使其与高性能半导体芯片相对应时，形成不必要的布线是必需的。因此，在一些情况下布线层的数量变得巨大，导致出现成本增大产量降低的担忧。另外，在将硅插入件连接到积层布线板的顶部以构造插入件内置布线基板时，需要具有高可靠性的结构。
发明内容
本发明的目的在于提供一种布线基板及其制造方法，以及一种半导体装置，在该布线基板中可根据硅插入件的规格将布线图案的层数设定为必要的最小值，并且简化了制造步骤从而以低成本和高产量制造，并且内置有硅插入件的布线基板具有高可靠性。
本发明涉及一种布线基板，该布线基板包括：基底布线板，该基底布线板通过在多个单元布线板经由连接端子彼此连接的状态下叠置所述多个单元布线板而构成，每个所述单元布线板均具有能够在上侧与下侧之间形成电连接的布线图案；硅插入件，该硅插入件叠置在所述基底布线板上，具有能够在上侧与下侧之间形成电连接的布线图案，并且通过连接端子连接到所述基底布线板的布线图案；以及树脂部，该树脂部填充在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中，从而使所述基底布线板和所述硅插入件成一体。
构成本发明的布线基板的所述基底布线板以这样的方式构成，即，将具有能够在上侧与下侧之间形成电连接的布线图案的多个单元布线板沿厚度方向叠置，使所述多个单元布线板通过连接端子彼此连接。供在其上安装高性能半导体芯片的、具有微小布线的所述硅插入件通过所述连接端子连接在所述基底布线板上。
另外，所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙填充有所述树脂部，所述树脂部用作使所述基底布线板和所述硅插入件成一体的基板。所述硅插入件在使其供安装半导体芯片的上表面露出的状态下嵌入所述树脂部。
在根据本发明的布线基板中，高性能半导体芯片的具有狭窄间距的连接电极连接到具有微小布线的所述硅插入件，并且所述间距从所述硅插入件变换到所述基底布线板。
在本发明中，具有能够在上侧与下侧之间形成电连接的布线图案的所述单元布线板用作一个单元，并且彼此叠置连接以构成所述基底布线板。从而，与现有技术的积层布线板不同，当布线层的层数增加时，不必考虑防止翘曲而在核心基板的两个表面上对称形成布线图案。此外，所述基底布线板可以根据所述硅插入件的规格而构成有必要的最小层数的布线图案。因此，不会由于形成不必要的布线图案而导致成本增加而产量降低。
在本发明的一个优选方式中，使用含有大量填料(作为一个实施例，含有85％至90％的硅石填料的环氧树脂)的成型复合树脂作为所述树脂部的材料。所述树脂部的热膨胀系数为7ppm/℃至20ppm/℃，弹性模量为15GPa至25GPa。通过用这样的树脂材料形成所述树脂部，可使所述硅插入件、所述基底布线板和所述树脂部之间的热膨胀系数近似，而不是采用普通树脂材料的情况。这样，可抑制所述布线基板出现翘曲。另外，所述树脂部由具有高弹性模量的树脂材料形成。从而，所述树脂部用作具有高刚度的基板以一体支撑所述基底布线板和所述硅插入件。
这样，根据本发明，所述基底布线板和所述硅插入件用具有高刚度的树脂密封以抑制翘曲的出现，从而构成具有高可靠性的布线基板。
而且，本发明涉及一种制造布线基板的方法，该方法包括以下步骤：制备基底布线板，该基底布线板通过在均具有能够在上侧与下侧之间形成电连接的布线图案的多个单元布线板经由连接端子彼此连接的状态下，叠置所述多个单元布线板而构成，通过将硅插入件经由连接端子连接到所述基底布线板的布线图案而获得附有插入件的布线基板；以及通过在所述附有插入件的布线基板上布置成型模，然后通过真空传递成型在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中填充树脂而形成使所述基底布线板和所述硅插入件成一体的树脂部。
通过采用根据本发明的制造布线基板的方法，可容易地制造上述布线基板。根据本发明，首先叠置多个单元布线板以形成所述基底布线板。然后，将所述硅插入件连接在所述基底布线板上以获得所述附有插入件的布线基板。之后，在所述附有插入件的布线基板上布置成型模。之后，通过真空传递成型在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中填充树脂。真空传递成型的使用使得即使在使用含有大量填料的成型复合树脂的情况下，也能够将树脂可靠地填充在微小间隙中。
如上所述，可通过在其中单元布线板彼此叠置的基底布线板上布置硅插入件，并用树脂填充它们之间的间隙而构成根据本发明的布线基板。因此，所述布线基板以低成本高产量制造，并获得高可靠性。
附图说明
图1是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分1)。
图2是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分2)。
图3是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分3)。
图4是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分4)。
图5是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分5)。
图6是表示根据本发明实施方式的布线基板的制造方法的剖视图(部分6)。
图7是表示根据本发明实施方式的LGA(平面栅格阵列)型插入件内置布线基板的剖视图。
图8是表示根据本发明实施方式的BGA(球栅格阵列)型插入件内置布线基板的剖视图。
图9是表示根据本发明实施方式的修改例的插入件内置布线基板的剖视图。
图10是表示根据本发明的实施方式的半导体装置的剖视图。
图11是表示根据本发明实施方式的修改例的半导体装置的剖视图。
具体实施方式
下面将参照附图说明本发明的实施方式。
图1至图6都是表示根据本发明实施方式的布线基板的制造方法的剖视图，图7至图9都是表示根据本发明实施方式的布线基板的剖视图，同样，图10和图11都是表示半导体装置的剖视图。
首先，在根据该实施方式的布线基板的制造方法中，如图1所示，制备片状第一单元布线板10和片状第二单元布线板20，它们分别具有能够在上侧与下侧之间形成电连接的布线图案16。在第一单元布线板10中，在绝缘层12中形成通孔12x，绝缘层12例如由含有玻璃纤维的环氧树脂(预浸渍物)等制成。每个通孔12x都填充有由铜等制成的通孔导电层14。
另外，在绝缘层12的两个表面侧上形成由铜等制成的布线图案16。在两个表面侧上的布线图案16通过通孔导电层14彼此连接。此外，在绝缘层12的两个表面侧上形成具有开口的阻焊膜18，所述开口设置在布线图案16的连接部分上。
在第二单元布线板20中，与第一单元布线板10类似，在绝缘层12的两个表面侧上形成布线图案16，并且布线图案16通过通孔12x中的通孔导电层14彼此连接。此外，与第一单元布线板10类似，在绝缘层12的两个表面侧上形成具有开口的阻焊膜18，所述开口设置在布线图案16的连接部分上。而且，在第二单元布线板20的上表面侧上安装电容器元件17使其连接到布线图案16。注意，除了电容器17之外，还可以在该上表面侧上安装诸如电阻元件或电感元件的无源元件。
此外，在第二单元布线板20中，在绝缘层12的下表面侧上的布线图案16的连接部分上设置连接端子20a。连接端子20a由银(Ag)膏、焊膏、焊球、外表面上覆盖有焊料的铜球、金块等形成，高度设定为30μm至100μm。
第一单元布线板10和第二单元布线板20的各布线图案16通过以下方法形成。首先，在绝缘层12中形成通孔12x。随后，通过电镀法形成从通孔12x的内侧连接到绝缘层12的两个表面的金属层。之后，通过光刻和蚀刻对金属层构图。或者，可基于对覆铜层压板的处理而在两个表面侧上形成布线图案。第一单元布线板10和第二单元布线板20的各布线图案16设定为具有例如30μm至50μm的最小宽度。
顺便提及，在上述实施方式中，第一单元布线板10和第二单元布线板20的布线图案16在两个表面侧上形成为一个层。然而，各布线图案16可在绝缘层12的两个表面侧上层压为n层(n是2以上的整数)。第一单元布线板10和第二单元布线板20可以是柔性布线板，或者可以是刚性布线板。
随后，如图2所示，将第二单元布线板20布置在第一单元布线板10上，使得第二单元布线板20的连接端子20a可以与第一单元布线板10上侧的布线图案16的连接部分对应。此外，在180℃至220℃的温度下对其进行热处理，使得第二单元布线板20的连接端子20a接合到第一单元布线板10的上表面上的布线图案16的连接部分。当第二单元布线板20的连接端子20a由金块形成时，在第一单元布线板10的布线图案16的连接部分上形成金层，并且通过超声波结合而将金层连接到连接端20a上。
随后，如图3所示，均具有两层布线图案16的第一单元布线板10和第二单元布线板20在厚度方向上以三维方式叠置并连接，从而构成基底布线板5。基底布线板5构造成具有四层布线图案16，它们利用插设在其间的通孔导电层14和连接端子20a彼此连接，并且在最上面的布线图案16上安装电容器元件17。顺便提及，可以在第一单元布线板10的上表面上的布线图案16上设置连接端子，以代替在第二单元布线板20上设置连接端子20a。
接着，如图4所示，制各具有能够在上侧与下侧之间形成电连接的布线图案36的硅插入件30。在硅插入件30中，在硅基板32中设置通孔32x，并在硅基板32的两个表面以及通孔32x的内表面上形成绝缘层33。通孔32x填充有由铜等形成的通孔导电层34。另外，在硅基板32的两个表面侧上，形成由铜等制成的布线图案36。布线图案36通过通孔导电层34彼此连接。
因为硅插入件30通过半导体集成电路的制造处理制成，所以硅插入件30以比上述基底布线板5的布线图案16的情况微小得多的间距形成，其最小宽度形成为在例如3μm至5μm的范围内。此外，在硅插入件30的下表面的布线图案36上形成均由金块等制成且高度为30μm至100μm的连接端子30a。注意，硅插入件30的布线图案36可在硅基板32的两个表面侧上以任意层数叠置。
而且如图4所示，在基底布线板5的最上面的布线图案16上的用于插入件的连接部分上形成焊材22。焊材22由焊球或焊膏形成。随后，将硅插入件30布置在基底布线板5上，使得硅插入件30的连接端子30a与基底布线板5上的焊材22对应。另外，在180℃至220℃的温度下进行热处理，使插入件30的连接端子30a接合到设置在基底布线板5上的焊材22，从而电连接到基底布线板5的布线图案16。
从而，如图5所示，硅插入件30叠置成以三维方式连接到基底布线板5上，借此获得附有插入件的布线基板6。此时，在第一单元布线板10与第二单元布线板20之间以及第二单元布线板20与硅插入件30之间存在间隙，这些间隙分别与第二单元布线板20的连接端子20a的厚度以及硅插入件30的连接端子30a的厚度对应。
接着，如图6所示，制备基本由下模42和上模44构成的成型模40。然后，将图5的附有插入件的布线基板6布置在下模42上。另外，在附有插入件的布线基板6上布置下表面侧具有凹部44x的上模44。在上模44的下表面上设置剥离膜46，使得附有插入件的布线基板6的硅插入件30的上表面处于被剥离膜46压住的状态。剥离膜46保护硅插入件30，而且用作使上模44与填充在模中的树脂容易分开的剥离层。
另外，在下模42的周边部分上布置围绕附有插入件的布线基板6的间隔件48，并且其位于沿着附有插入件的布线基板6的一侧的区域上，通过间隔件48和上模44构造树脂引入部R。布置在除树脂引入部R之外的区域上的另一间隔件48与布置在上模44下方的剥离膜46接触，从而可在该处停止树脂引入。
这样，将附有插入件的布线基板6插设在下模42与上模44之间，借此形成树脂引入部R和待填充树脂的空间A，空间A与树脂引入部R连通。待填充树脂的空间A包括：第一单元布线板10与第二单元布线板20之间的间隙A1；第二单元布线板20与硅插入件30之间的间隙A2；基底布线板5的外周面与成型模40之间的间隙A3；以及硅插入件30周围的间隙A4。
接着，还如图6所示，通过树脂引入部R将熔融树脂引入由成型模40构成的空间A内。此时，在通过排出空气而使空间A减压(或抽成真空)的状态下引入树脂。从而通过树脂引入部R将树脂引入成型模40中的空间A内，使得树脂填充在第一单元布线板10与第二单元布线板20之间的间隙A1、第二单元布线板20与硅插入件30之间的间隙A2等等之中。
此外，在推入空间A的树脂被热处理并固化之后，将成型模40与附有插入件的布线基板6分离以露出树脂。此时，剥离膜46位于上模44的下表面上。因此，上模44可以容易地与树脂分离。之后，破坏树脂引入部R上形成的树脂并将其丢弃。
从而，如图7所示，树脂填充在第一单元布线板10与第二单元布线板20之间的间隙A1、第二单元布线板20与硅插入件30之间的间隙A2等等之中，从而形成将基底布线板5和硅插入件30结合成一体的树脂部50。顺便提及，当第一单元布线板10与第二单元布线板20之间的间隙A1以及第二单元布线板20与硅插入件30之间的间隙A2相当宽(大约100μm)时，可在不对空间A进行减压的大气状态下用树脂填充空间A。
对于树脂部50的材料，优选使用含有85％至90％的直径大约为30μm以下的硅石填料的环氧树脂(成型复合树脂)。其热膨胀系数为7ppm/℃至20ppm/℃，弹性模量为15GPa至25GPa。树脂部50用作将基底布线板5和插入件30结合成一体的基板。通过采用具有上述性质的树脂材料，树脂部50能够具有足够的刚度，而且能够如稍后所述那样抑制翘曲的出现。
另外，在通过毛细作用利用液体树脂填充间隙的方法中，通常特别难以用含有大量填料的树脂填充狭窄间隙。在该实施方式中，即使在第一单元布线板10与第二单元布线板20之间的间隙A1以及第二单元布线板20与硅插入件30之间的间隙A2相当窄(例如30μm)时，由于通过真空传递成型进行树脂填充，因而也可以高度可靠地用含有大量填料的树脂填充狭窄间隙。
通过上述方式，如图7所示，获得根据该实施方式的插入件内置布线基板7。如图7所示，在根据该实施方式的插入件内置布线基板7中，第二单元布线板20在厚度方向上叠置成连接到第一单元布线板10，以构造基底布线板5。
在第一单元布线板10中，布线图案16形成在绝缘层12的两个表面侧上，并且布线图案16通过填充在绝缘层12的通孔12x中的通孔导电层14彼此连接。另外，在绝缘层12的两个表面侧上分别设置在布线图案16的连接部分上具有开口的阻焊膜18。
在第二单元布线板20中，与第一单元布线板10类似，布线图案16形成在绝缘层12的两个表面侧上，通过通孔导电层14彼此连接。在绝缘层12的两个表面侧上分别设置在布线图案16的连接部分上具有开口的阻焊膜18。此外，在第二单元布线板20的上表面上安装电容器元件17使其连接到布线图案16。另外，在绝缘层12的下表面侧上的布线图案16的连接部分上设置连接端子20a。
随后，将第二单元布线板20的连接端子20a接合到第一单元布线板10的布线图案16的连接部分而与其电连接。
另外，硅插入件30沿厚度方向叠置成连接到基底布线板5上。在硅插入件30中，如以上参照图4所述，布线图案36形成在硅基板32的两个表面侧上，使得布线图案36通过通孔导电层34彼此连接。在硅基板32的下表面上的布线图案36的连接部分上设置由金块等形成的连接端子30a。硅插入件30的连接端子30a通过使用焊材22接合到基底布线板5的布线图案16的连接部分。
而且，第一单元布线板10与第二单元布线板20之间的间隙A1以及第二单元布线板20与硅插入件30之间的间隙A2填充有树脂部50。树脂部50一体形成而从这些间隙A1、A2连接到基底布线板5和硅插入件30侧。
基底布线板5和硅插入件30的侧表面被树脂部50覆盖，并且安装在基底布线板5上的电容器元件17嵌入树脂部50中。硅插入件30在使其作为半导体芯片安装表面的上表面露出的状态下嵌入树脂部50中。并且，硅插入件30的上表面和树脂部50的上表面构成同一表面。
这样，基底布线板5和硅插入件30与树脂部50结合成一体，使得树脂部50用作插入件内置布线基板7的基板。图7表示作为LGA(平面栅格阵列)型使用的外部连接类型的实施例，基底布线板5的下表面上的布线图案16的连接部分C用作接合区。
在该实施方式中，对于树脂部50的材料，使用热膨胀系数为7ppm/℃到20ppm/℃的树脂以防止出现上述翘曲。硅插入件30的热膨胀系数近似为3ppm/℃，基底布线板5的热膨胀系数近似为18ppm/℃。为此，可以使硅插入件30、基底布线板5和树脂部50之间的热膨胀系数近似，而不是采用普通树脂材料(热膨胀系数：40ppm/℃到100ppm/℃)的情况。
当硅插入件30、基底布线板5和树脂部50之间的热膨胀系数差别很大时，可能由于例如在树脂被热处理并固化时因热膨胀系数不同而产生热应力，从而在插入件内置布线基板7中出现翘曲。在出现翘曲时，在后处理中可能发生处理故障，这些部件安装在母板上时的接合可靠性可能会降低，或者可能出现类似问题。
然而，在该实施方式中，因为如以上所述使硅插入件30、基底布线板5和树脂部50之间的热膨胀系数近似，所以可以抑制插入件内置布线基板7出现翘曲，因此可提高可靠性。
此外，通过真空传递成型，第一单元布线板10与第二单元布线板20之间的间隙A1以及第二单元布线板20与硅插入件30之间的间隙A2可靠地填充有树脂，从而形成树脂部50。另外，因为树脂部50由具有高弹性模量的树脂材料形成，所以树脂部50用作具有高刚度并且一体支撑基底布线板5和硅插入件30的基板。
而且，在该实施方式中，第一单元布线板10和第二单元布线板20用作一个单元，其中布线图案16在绝缘层12的两个表面侧上彼此连接，并且叠置而构成基底布线板5。
因此，与现有技术的积层布线板不同，布线图案不需要对称形成在核心基板的两个表面上以防止翘曲，并且基底布线板5可以根据硅插入件30的规格而构成有必要的最小层数的布线图案。因此，不必形成无用的布线图案，从而不会由于形成无用的布线图案而增加成本，降低产量。
注意，在该实施方式中，虽然通过彼此叠置第一单元布线板10和第二单元布线板20而构成基底布线板5，但是单元布线板的层压层数可根据设计规格任意设定为数量n(n：不小于2的整数)。
而且，如在图8所示的插入件内置基板7a中那样，可在图7的插入件内置布线基板7的下表面侧上的布线图案16的连接部分C上安装焊球等，以设置外部连接端子5a，从而插入件内置布线基板7可用作BGA(球栅格阵列)型。或者，当插入件内置布线基板7用作PGA(针脚栅格阵列)型时，在插入件内置布线基板7的下表面侧上的布线图案16的连接部分C上设置引脚。
图9表示根据该实施方式的修改例的插入件内置布线基板7b。在根据该修改例的插入件内置布线基板7b中，半导体芯片60(LSI芯片)的凸起60a通过倒装芯片(flip-chip)结合连接到图8的插入件内置布线基板7a的第一单元布线板10的上表面上的布线图案16的连接部分。半导体芯片60嵌入树脂部50中。第一单元布线板10与半导体芯片60之间的间隙也被树脂部50填充。
半导体芯片60容纳在一空间中，该空间形成的高度与第二单元布线板20的连接端子20a对应。半导体芯片60被树脂部50密封。第二单元布线板20的连接端子20a的高度根据半导体芯片60的厚度调节成使得半导体芯片60可容纳在第一单元布线板10与第二单元布线板20之间。而且在根据修改实施例的插入件内置布线基板7b中，通过上述真空传递成型填充树脂部50。
图10表示根据该实施方式的半导体装置8。半导体装置8以这样的方式构成，即，半导体芯片70(LSI芯片)的凸起70a安装成通过倒装芯片结合连接到图8的插入件内置布线基板7a的硅插入件30的上表面上的布线图案36(图4)的连接部分。安装在基底布线板5上的电容器元件17连接在半导体芯片70的电源线与接地线之间，并且用作去耦电容器。
因为半导体芯片70(硅芯片)安装在热膨胀系数与半导体芯片70的相同的硅插入件30上，所以可抑制半导体装置8出现翘曲。此外，在需要时，硅插入件30与半导体芯片70之间的间隙中可不填满树脂。
注意，在采用从一个布线基板分别获得多个布线基板的多重生产的情况下，在安装半导体芯片70之前或之后将布线基板切下。
另一实施方式可如下构造。首先，制备两个单元，每个单元均具有在基底布线板5上安装硅插入件30的结构。所述单元通过连接端子彼此对称地连接。从而可采用这样的实施方式，其中在布线基板的两个表面侧上布置硅插入件，并在两个表面上安装半导体芯片。在该实施方式中，外部连接端子连接到位于布线基板的下表面侧的周边处的布线图案。
图11表示根据本发明实施方式的修改例的半导体装置8a。如图11所示，根据该修改例的半导体装置8a以这样的方式构成，即，半导体芯片70的凸起70a通过倒装芯片结合连接到图9的插入件内置布线基板7b的插入件30。
在该实施方式的半导体装置8、8a中，即使在安装具有间距狭窄的连接电极的高性能半导体装置70时，也可以通过将半导体芯片70安装在具有与半导体芯片70的连接电极对应的布线图案的硅插入件30上，而在变换半导体芯片70的连接电极间距的同时将半导体芯片70电连接到基底布线板5。
如上所述，该实施方式中的基底布线板5可通过根据硅插入件的规格叠置必要的最小数量的单元布线板来构造。因此，可降低半导体装置的成本，提高其产量并简化其制造步骤。

Claims (10)

1.一种布线基板，该布线基板包括：
基底布线板，该基底布线板通过在多个单元布线板经由连接端子彼此连接的状态下叠置所述多个单元布线板而构成，每个所述单元布线板均具有能够在上侧与下侧之间形成电连接的布线图案；
硅插入件，该硅插入件叠置在所述基底布线板上，具有能够在上侧与下侧之间形成电连接的布线图案，并且通过连接端子连接到所述基底布线板的布线图案；以及
树脂部，该树脂部填充在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中，从而使所述基底布线板和所述硅插入件成一体。
2.根据权利要求1所述的布线基板，其中，
所述树脂部形成为从所述间隙连接到所述基底布线板侧和所述硅插入件侧，并且
所述硅插入件在使其上表面露出的状态下嵌入所述树脂部。
3.根据权利要求1所述的布线基板，其中，
所述单元布线板以这种方式构成，即，在绝缘层的两个表面侧上分别形成所述布线图案，该布线图案通过通孔导电层彼此连接，并且
所述连接端子设置在位于所述多个单元布线板之中的布置于上侧的单元布线板的下侧的布线图案上。
4.根据权利要求1所述的布线基板，其中，半导体芯片和无源元件中的任一个或二者安装成在嵌入所述树脂部的同时连接到所述基底布线板。
5.根据权利要求4所述的布线基板，其中，所述半导体芯片通过倒装芯片结合连接到所述多个单元布线板之中的位于下侧的单元布线板上，并且嵌入填充在所述单元布线板之间的所述树脂部中。
6.根据权利要求1所述的布线基板，其中，
所述树脂部含有填料，
所述树脂部的热膨胀系数为7ppm/℃至20ppm/℃，并且
其弹性模量为15GPa至25GPa。
7.一种半导体装置，该半导体装置包括：
根据权利要求1至6中任一项所述的布线基板；以及
半导体芯片，该半导体芯片安装成连接到所述硅插入件的上表面侧的所述布线图案上。
8.一种制造布线基板的方法，该方法包括以下步骤：
制备基底布线板，该基底布线板通过在均具有能够在上侧与下侧之间形成电连接的布线图案的多个单元布线板经由连接端子彼此连接的状态下，叠置所述多个单元布线板而构成，并通过将硅插入件经由连接端子连接到所述基底布线板的布线图案而获得附有插入件的布线基板；以及
通过在所述附有插入件的布线基板上布置成型模，然后通过真空传递成型在所述多个单元布线板之间的间隙以及所述基底布线板与所述硅插入件之间的间隙中填充树脂而形成使所述基底布线板和所述硅插入件成一体的树脂部。
9.根据权利要求8所述的制造布线基板的方法，其中，在形成所述树脂部的步骤中，所述成型模由下模和下表面具有凹部的上模构成，并且
在所述上模的凹部侧的表面上形成用于使所述上模与所述树脂部分离的剥离膜。
10.根据权利要求8所述的制造布线基板的方法，其中，
所述树脂部含有填料，
所述树脂部的热膨胀系数为7ppm/℃至20ppm/℃，并且
其弹性模量为15GPa至25GPa。
CNA2007103011690A 2006-12-27 2007-12-26 布线基板及其制造方法以及半导体装置 Pending CN101211888A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006351000A JP4926692B2 (ja) 2006-12-27 2006-12-27 配線基板及びその製造方法と半導体装置
JP2006351000 2006-12-27

Publications (1)

Publication Number Publication Date
CN101211888A true CN101211888A (zh) 2008-07-02

Family

ID=39581929

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103011690A Pending CN101211888A (zh) 2006-12-27 2007-12-26 布线基板及其制造方法以及半导体装置

Country Status (4)

Country Link
US (1) US7901986B2 (zh)
JP (1) JP4926692B2 (zh)
CN (1) CN101211888A (zh)
TW (1) TW200832673A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796897A (zh) * 2014-09-11 2017-05-31 索尼公司 电子装置、部件安装基板和电子设备
CN111933590A (zh) * 2020-09-11 2020-11-13 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8557700B2 (en) 2008-05-09 2013-10-15 Invensas Corporation Method for manufacturing a chip-size double side connection package
US20090277670A1 (en) * 2008-05-10 2009-11-12 Booth Jr Roger A High Density Printed Circuit Board Interconnect and Method of Assembly
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
JP5518879B2 (ja) * 2009-09-21 2014-06-11 株式会社東芝 ３次元集積回路製造方法、及び装置
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8581394B2 (en) 2010-06-21 2013-11-12 Samsung Electro-Mechanics Co., Ltd Semiconductor package module and electric circuit assembly with the same
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
KR101719636B1 (ko) * 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US9548251B2 (en) 2012-01-12 2017-01-17 Broadcom Corporation Semiconductor interposer having a cavity for intra-interposer die
US20130187284A1 (en) 2012-01-24 2013-07-25 Broadcom Corporation Low Cost and High Performance Flip Chip Package
US8587132B2 (en) 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US8558395B2 (en) * 2012-02-21 2013-10-15 Broadcom Corporation Organic interface substrate having interposer with through-semiconductor vias
US9275976B2 (en) 2012-02-24 2016-03-01 Broadcom Corporation System-in-package with integrated socket
DE102012202826A1 (de) * 2012-02-24 2013-08-29 Robert Bosch Gmbh Stromsensor zur Befestigung an einer Stromschiene
US8872321B2 (en) 2012-02-24 2014-10-28 Broadcom Corporation Semiconductor packages with integrated heat spreaders
US8749072B2 (en) 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
US8928128B2 (en) 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
US9368458B2 (en) 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
CN105493268B (zh) 2013-08-26 2019-01-22 日立金属株式会社 安装基板用衬底、多层陶瓷基板、安装基板、芯片模块和安装基板用衬底的制造方法
TWI493195B (zh) 2013-11-04 2015-07-21 Via Tech Inc 探針卡
US20220189864A1 (en) * 2014-05-24 2022-06-16 Broadpak Corporation 3d integrations and methods of making thereof
TWI566305B (zh) * 2014-10-29 2017-01-11 巨擘科技股份有限公司 製造三維積體電路的方法
US9971970B1 (en) * 2015-04-27 2018-05-15 Rigetti & Co, Inc. Microwave integrated quantum circuits with VIAS and methods for making the same
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
JPWO2017082416A1 (ja) * 2015-11-11 2018-06-14 京セラ株式会社 電子部品パッケージ
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11281608B2 (en) * 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
WO2021091109A1 (en) * 2019-11-08 2021-05-14 Samsung Electronics Co., Ltd. Electronic device including interposer
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2002222901A (ja) * 2001-01-29 2002-08-09 Sony Corp 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置
JP3679786B2 (ja) * 2002-06-25 2005-08-03 松下電器産業株式会社 半導体装置の製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
TWI281924B (en) * 2003-04-07 2007-06-01 Hitachi Chemical Co Ltd Epoxy resin molding material for sealing use and semiconductor device
JP2005039232A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796897A (zh) * 2014-09-11 2017-05-31 索尼公司 电子装置、部件安装基板和电子设备
CN111933590A (zh) * 2020-09-11 2020-11-13 甬矽电子(宁波)股份有限公司 封装结构和封装结构制作方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Also Published As

Publication number Publication date
US20080155820A1 (en) 2008-07-03
JP2008166327A (ja) 2008-07-17
JP4926692B2 (ja) 2012-05-09
TW200832673A (en) 2008-08-01
US7901986B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN101211888A (zh) 布线基板及其制造方法以及半导体装置
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
EP2798675B1 (en) Method for a substrate core layer
US8535976B2 (en) Method for fabricating chip package with die and substrate
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20070178279A1 (en) Hybrid multilayer substrate and method for manufacturing the same
CN104103596A (zh) 包括玻璃焊接掩模层的集成电路封装组件
JP2006196709A (ja) 半導体装置およびその製造方法
CN112038318B (zh) 封装基板
JP2011071315A (ja) 配線基板及び配線基板の製造方法
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
US8334590B1 (en) Semiconductor device having insulating and interconnection layers
KR20130129712A (ko) 반도체 패키지 및 이의 제조방법
KR100963201B1 (ko) 칩 내장형 기판 및 그의 제조 방법
CN110875294B (zh) 半导体装置的封装结构及其制造方法
JP2006080356A (ja) 半導体装置及びその製造方法
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
CN116895636B (zh) 封装基板及其制法
TWI819440B (zh) 電子封裝件及其製法
JP2010238994A (ja) 半導体モジュールおよびその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US8945993B2 (en) Method of manufacturing a ball grid array substrate or a semiconductor chip package
JP2008192740A (ja) 配線基板及びその製造方法と半導体装置
CN113838829A (zh) 封装载板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080702