CN2492944Y - 晶片尺寸模压封装装置 - Google Patents

晶片尺寸模压封装装置 Download PDF

Info

Publication number
CN2492944Y
CN2492944Y CN01232988U CN01232988U CN2492944Y CN 2492944 Y CN2492944 Y CN 2492944Y CN 01232988 U CN01232988 U CN 01232988U CN 01232988 U CN01232988 U CN 01232988U CN 2492944 Y CN2492944 Y CN 2492944Y
Authority
CN
China
Prior art keywords
wafer
packing colloid
packaging system
mold pressing
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN01232988U
Other languages
English (en)
Inventor
焦宇祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN01232988U priority Critical patent/CN2492944Y/zh
Application granted granted Critical
Publication of CN2492944Y publication Critical patent/CN2492944Y/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

一种晶片尺寸模压封装装置,其在晶片的第一表面设有多个焊垫,且每一焊垫上安装有一导电接点,并在晶片的第一表面或第二表面形成至少一凹陷,一封装胶体填满该凹陷且覆盖晶片的至少相对二侧;其中,更可在晶片的第二表面或第一表面上安装一支撑架。本实用新型并没有使用任何封装基板与引线,使封装装置具有晶片般尺寸大小、可靠度高、电性传输快速及减少制程步骤与时间等特性。

Description

晶片尺寸模压封装装置
技术领域
本实用新型有关一种封装体，特别是有关一种利用封装胶体作为晶片载具的晶片尺寸的模压封装装置。
背景技术
在半导体制程技术不断推陈出新的过程中，晶片的制作因细微化制程的进步，不但大幅缩小，也提供更多的功能并且有效地降低制造成本。而随着许多新颖的构装技术及材料的开发，晶片封装尺寸的缩小也成为现今半导体业者所追求的目标。
在目前半导体的封装技术中，其共通点都是将晶片安装在封装基板或导线架上，再利用引线形成电连接，使封装后的晶片可利用焊球或引脚而安装在其他装置上。
发明内容
但是，此种封装技术存在的问题是受限于导线架、封装基板、引线的存在，使得缩小封装尺寸的发展受到相当多的限制，而无法真正缩至最小，不仅无法满足高功能晶片的需求，并且无法缩小SMT(Surface MountTechnology)组装面积，且此种封装技术由于需要过多的材料及过于繁琐的制程，因此容易造成封装成本的提高与封装时间的拉长，使得在封装制程异常比例偏高，不但使成品可靠度降低，并且造成正常晶片的无谓损失。
为改善现有封装技术存在的问题，本实用新型是通过下述技术方案实现的：
一种晶片尺寸模压封装装置，其特征在于包括：
至少一晶片，其具有第一表面及第二表面，在该第一表面中央设有多个焊垫，且每一该焊垫上形成有一导电接点；
至少一凹陷，形成于该晶片的第一表面及第二表面的至少一表面，且该凹陷并贯穿该晶片相对二侧面；以及
一封装胶体，其填满该凹陷且至少包覆该晶片被该凹陷贯穿的相对二侧面。
除了上述必要技术特征外，本实用新型还可附加以下技术特征：
其中，该封装胶体并至少包覆该焊垫及该导电接点，且该导电接点部分凸出该封装胶体。
其中，该晶片的第二表面并设置有一支撑架且突出该晶片至少相对二侧。
其中，在每一该凹陷中并分别设置有一支撑架，其突出该晶片、并受该封装胶体包覆。
其中，在该晶片第一表面的至少相对二侧分别设置有一支撑架，其突出该晶片，并被该封装胶体包覆。
其中，该封装胶体并同时包覆多个该晶片。
其中，该封装胶体的形成方式是选自注模成型及印刷成型其中之一。
其中，该导电接点的型态是选自焊球及焊料凸块其中之一。
通过上述技术方案，本实用新型解决了现有封装技术的问题。本实用新型与现有技术相比，具有下述优点：
1、利用封装胶体当作晶片载具的晶片尺寸模压封装装置，且其并没有使用任何封装基板与引线，以确保将封装尺寸缩至最小的晶片般尺寸。
2、直接沿用现今成熟的模压技术，来达成缩小封装体SMT面积的功效，并减少制程步骤，以提高晶片封装体的制造产量。
3、是一种结构简单、可靠度高且电性传输快速的晶片尺寸模压封装装置。
4、降低封装装置的制造成本，且避免耗费不必要的材料。
为了更容易了解本实用新型的目的、技术内容、特点及其所达成的功效，现列举具体实施例配合附图详细说明如下。
附图说明
图1a至图1c分别为本实用新型的附视图、仰视图及局部剖视图；
图2a至图2c分别为本实用新型另一实施例的俯视图、仰视图及局部剖视图；
图3a至图3c分别为本实用新型再一实施例的俯视图、仰视图及局部剖视图；
图4a至图4c分别为本实用新型又一实施例的俯视图、仰视图及局部剖视图；
图5a至图5c为本实用新型的各种凹陷形成位置示意图；
图6为本实用新型的模具排列示意图；
图7a及图7b为本实用新型同时对二晶片封装的俯视图及剖视图；
图8为本实用新型同时对四晶片封装的俯视图；
图9a及图9b为本实用新型凹陷处具有支撑架的俯视图及局部剖视图；
图10为本实用新型晶片第一表面具有支撑架的局部剖视图；
图11为本实用新型晶片第二表面具有支撑架的局部剖视图；
图12a至图12c分别为本实用新型晶片第一表面形成有凹陷的俯视图、仰视图及局部剖视图；
图13a至图13c分别为本实用新型晶片第一表面形成有凹陷的另一实施例俯视图、仰视图及局部剖视图。
具体实施方式
本实用新型的主要特点是利用封装胶体作为晶片的载具，并借助晶片背面的局部研磨强化晶片与封装胶体间的结合强度，以达到结构简单且可靠性佳的优点。
一晶片尺寸模压封装装置10，如图1a及图1b所示，一晶片12具有第一表面及第二表面，如图1c所示，在晶片12的第一表面中央设有多个排列整齐的焊垫14，且每一焊垫14上形成有一导电接点，常用的为锡球16或焊料凸块，以形成晶片12内部线路与外部装置的沟通路径，在晶片12的第二表面的相对二边缘分别形成有一凹陷18，且凹陷18并贯穿晶片12的前后二端，并利用一封装胶体20填满凹陷18且覆盖晶片12受凹陷18贯穿的前后二侧面。
其中，封装胶体20是使用模塑化合物(molding compond)，常用的为环氧树脂，而如图2a至图2c所示，封装胶体20更可包覆至晶片12的第一表面，而使锡球16部分凸出该封装胶体20，以作为对外接点，或如图3a至图3c所示封装胶体20仅包覆至设置有焊垫14的第一表面中央局部，且使锡球16部分凸出。
而如图4a至图4c所示，凹陷18更可形成于第二表面四周边，且使封装胶体20完全包覆晶片12的四周围；其中，如上所述，封装胶体20也分别可再包覆至第一表面的全部或中央局部。
而上述的凹陷18的分布除了与图5a所示的形成于第二表面二边缘相同外，也可如图5b所示形成于第二表面的中间，或如图5c所示的中间及二边缘两者兼具，且凹陷18的深度并以不伤及晶片12的线路层的厚度为限而可具有不同的深度。
上述晶片尺寸模压封装装置10的封装胶体20的形成方式是选自注模成型及印刷成型其中之一，如图6所示，其是在一模槽24内整齐排列有多个模具22，在每一模具22上分别放置一经局部切割以形成有凹陷18的晶片12，并将封装胶体20注入模槽24中，且对所有模具22上的每一晶片12同时进行模压，使封装胶体包覆每一晶片12。其中，如图7a及图7b所示，并可在每一模具22上放置二片晶片12，以同时利用封装胶体20，将每一模具22上的二片晶片12包覆在一起，使二晶片12构成一封装装置，以达到晶片封装尺寸缩小的目的；此种在同一封装装置中包覆多个晶片12的设计也可应用于呈矩阵排列的四片晶片12，如图8所示，或九片晶片中。
在本实用新型中，沿用成熟的模压或印刷技术与在晶片第二表面进行局部研磨的概念而对晶片进行封装，以构成一晶片与封装胶体间结合强度高的封装装置，具有可靠性佳的优点，且晶片封装后的长宽尺寸即为模具内壁的长宽尺寸，可达到一最小的封装尺寸，而具有轻薄短小结构简单且电性传输快速的优点；此外，本实用新型是采用原有的设备进行量产，无须其他额外投资，可降低设备成本，并因本实用新型没有使用任何形状的基板、薄膜、银胶、金线及卷带等材料，除了可降低材料成本外，并可避免以往因制程过于繁琐所造成的封装异常比例升高的情形，以减少正常晶片的无谓损失。
另外，本实用新型除了在晶片12的第二表面形成有凹陷18，以供填充封装胶体20的实施例外，并可在晶片12的底部安装支撑架，如图9a及图9b所示，在晶片12的第一表面中央设有多个排列整齐的焊垫14，每一焊垫14上设置有一作为导电接点的锡球16，在晶片12的第二表面的相对二边缘分别形成一凹陷18，每一凹陷18的中央安装有一片体支撑架26，如图9b所示，一封装胶体20并包覆整个晶片12及片体支撑架26。其中封装胶体20的设置也如上所述，可仅包覆晶片12相对二侧、环设整个晶片12、包覆至第一表面全部或包覆至第一表面中央局部等，于此不再赘述，且在下面的实施例中，并以对封装胶体20环设整个晶片12且包覆至第一表面全部为例来说明本实用新型的实施状态。
另外，支撑架也可设置于晶片12的第一表面的相对二侧，如图10所示，其是将二片体支撑架26分别设置于第一表面的二侧，且突出第一表面，使封装胶体20包覆整个晶片12及片体支撑架26。
上述片体支撑架的设计，并不会增加封装装置整体的厚度，除了可充分保护晶片之外，并使本实用新型的封装装置更具有散热度好且可靠性佳的优点。
另外，如图11所示，也可直接于整个晶片12的第二表面设置一底座支撑架28，以承载整个晶片12，再于底座支撑架28上方设置封装胶体20，以包覆整个晶片12。
另一方面，在本实用新型中，不管为上述何种封装装置的结构，更可在每一晶片12的第一表面的平行二边缘形成一凹陷30，或如图12a至图12c所示，凹陷30也可形成于晶片的第一表面的四边缘。
另外，如图13所示，一晶片尺寸模压封装装置10也可仅在晶片12的第一表面形成凹陷30，且使封装胶体20填满该凹陷30，而第二表面则没有形成凹陷18，使该封装胶体20是仅借助凹陷30的设计强化晶片12与封装胶体20间的结合强度。
但以上所述仅为本实用新型的较佳实施例而已，并非用来限定本实用新型实施的范围。凡是依本实用新型申请专利范围所述的形状、构造特征及精神所做的均等变化与修饰，均应包括在本实用新型的申请专利范围内。

Claims (8)

1、一种晶片尺寸模压封装装置，其特征在于包括：
至少一晶片，其具有第一表面及第二表面，在该第一表面中央设有多个焊垫，且每一该焊垫上形成有一导电接点；
至少一凹陷，形成于该晶片的第一表面及第二表面的至少一表面，且该凹陷并贯穿该晶片相对二侧面；以及
一封装胶体，其填满该凹陷且至少包覆该晶片被该凹陷贯穿的相对二侧面。
2、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：该封装胶体并至少包覆该焊垫及该导电接点，且该导电接点部分凸出该封装胶体。
3、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：该晶片的第二表面并设置有一支撑架且突出该晶片至少相对二侧。
4、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：在每一该凹陷中并分别设置有一支撑架，其突出该晶片、并受该封装胶体包覆。
5、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：在该晶片第一表面的至少相对二侧分别设置有一支撑架，其突出该晶片，并被该封装胶体包覆。
6、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：该封装胶体并同时包覆多个该晶片。
7、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：该封装胶体的形成方式是选自注模成型及印刷成型其中之一。
8、根据权利要求1所述的晶片尺寸模压封装装置，其特征在于：该导电接点的型态是选自焊球及焊料凸块其中之一。
CN01232988U 2001-08-09 2001-08-09 晶片尺寸模压封装装置 Expired - Fee Related CN2492944Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN01232988U CN2492944Y (zh) 2001-08-09 2001-08-09 晶片尺寸模压封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN01232988U CN2492944Y (zh) 2001-08-09 2001-08-09 晶片尺寸模压封装装置

Publications (1)

Publication Number Publication Date
CN2492944Y true CN2492944Y (zh) 2002-05-22

Family

ID=33646926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01232988U Expired - Fee Related CN2492944Y (zh) 2001-08-09 2001-08-09 晶片尺寸模压封装装置

Country Status (1)

Country Link
CN (1) CN2492944Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208430A (zh) * 2012-01-17 2013-07-17 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法
CN103208430B (zh) * 2012-01-17 2015-09-30 万国半导体股份有限公司 利用热压焊球在晶圆级塑封工艺中实现超薄芯片的方法

Similar Documents

Publication Publication Date Title
US6630729B2 (en) Low-profile semiconductor package with strengthening structure
US7410836B2 (en) Method for fabricating a photosensitive semiconductor package
US7378300B2 (en) Integrated circuit package system
US5381042A (en) Packaged integrated circuit including heat slug having an exposed surface
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US20030025199A1 (en) Super low profile package with stacked dies
CN100353538C (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
CN102569214A (zh) 三维系统级封装堆栈式封装结构
CN1802742A (zh) 具有最优化的线接合配置的半导体封装
CN101034689A (zh) 双密封半导体封装及其制造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
JP2009513029A (ja) 封止の改善された半導体装置
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
KR19980055817A (ko) 버텀리드 반도체 패키지 및 그 제조 방법
CN103972113B (zh) 封装方法
US11348863B2 (en) Semiconductor package having a semiconductor die on a plated conductive layer
CN2492944Y (zh) 晶片尺寸模压封装装置
CN1114948C (zh) 芯片上引线及标准常规引线的组合结构的半导体芯片封装
US7615851B2 (en) Integrated circuit package system
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법
CN112908984A (zh) 一种带有散热片的ssd堆叠封装结构及其制作方法
KR100818530B1 (ko) 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
TWI294680B (zh)
CN111276407A (zh) 半导体封装结构及其制作方法
CN103972186B (zh) 封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee