JP2009513029A - 封止の改善された半導体装置 - Google Patents

封止の改善された半導体装置 Download PDF

Info

Publication number
JP2009513029A
JP2009513029A JP2008537792A JP2008537792A JP2009513029A JP 2009513029 A JP2009513029 A JP 2009513029A JP 2008537792 A JP2008537792 A JP 2008537792A JP 2008537792 A JP2008537792 A JP 2008537792A JP 2009513029 A JP2009513029 A JP 2009513029A
Authority
JP
Japan
Prior art keywords
sealing resin
die
semiconductor device
resin
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008537792A
Other languages
English (en)
Inventor
ダブリュ. コンディー、ブライアン
ケイ. シャー、マヘーシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2009513029A publication Critical patent/JP2009513029A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

樹脂封止半導体装置の構造及び方法が提供される。封止樹脂(47)は、誘電率ε及び損失正接δを有する樹脂バインダーと、そしてフィラー材料(52)と、を含み、フィラー材料をバインダーに混合して混合物を形成することにより、混合物の誘電率ε、低損失正接δ又はその両方がそれぞれε,δよりも小さくなる。種々のサイズの中空微小球が好適なフィラーであり、中空微小球は約0.3〜300マイクロメートルの範囲のサイズであることが望ましい。これらの中空微小球は、混合物のうちの約50体積パーセント以上、更に好ましくは約60〜70体積パーセント以上を占めて、結果として得られる混合物が、ε<3、好適にはε<2.5を満たす誘電率、及びδ<0.005を満たす損失正接を有するようにする。封止用混合物をダイに近接して、又はダイの上に配置して、ダイ、ダイ配線又はダイ接続線のフリンジ電界が、フィラーを含まない封止樹脂の誘電率及び損失正接よりも小さい誘電率ε及び損失正接δを有する材料に露出するようにする。

Description

本発明は半導体装置に関する。より詳細には、本発明は樹脂封止の改善された半導体装置に関する。
半導体(SC)装置は多くの場合、成形樹脂で封止される。成形樹脂は半導体ダイを取り囲んで保護し、ボンディングワイヤおよび外部リードを支持するとともに、半導体装置に耐久性および衝撃耐性を付与する。樹脂パッケージング半導体装置は広く使用されている。図1には、半導体(SC)ダイ22を収容する先行技術による成形樹脂パッケージ20の概略模式断面図を示す。SCダイ22は、簡便にはヒートシンク23にマウントされるが、これは必須ではない。金属接触領域24−1,24−2(まとめて24と表記する)がSCダイ22上に設けられ、これらの領域に、外部リード26−1,26−2(まとめて26と表記する)がワイヤボンド又は他の手段25−1,25−2(まとめて25と表記する)によって接続される。封止樹脂27がSCダイ22、ワイヤボンド25および外部リード26の内側部分28−1,28−2(まとめて28と表記する)の周りに成形され、この例では、ヒートシンク23の下部表面21がパッケージ20の下面で露出されたままとなる。しかしながら、表面21を露出させることは必須でない。図1に示すような封止樹脂およびその均等物など、封止樹脂は広く使用されているが、この技術分野でよく知られている複数の欠点および限界を有する。特に、SCダイ22およびリード25および28を取り囲む樹脂材料27が、空気又は真空よりも遥かに大きい誘電率εおよび損失正接δを有することである。例えば、半導体装置に広く使用される封止樹脂は、多くの場合、対象の周波数範囲において3.5〜5.0の範囲の比誘電率εと、0.005〜0.015の範囲の損失正接δとを有する。これらの値は、特に高周波数および高電圧において、周囲の封止樹脂27へ延びるフリンジ電界29(電圧の印加時に生じる)による、種々のダイの金属領域、ボンディングワイヤおよび他のリードの間の封止樹脂27を通じる電気的なクロストーク及び結合によって性能を大幅に低下させるのに充分な値である。フリンジ電界29に関連する容量結合および容量損失は、封止樹脂27の誘電率εおよび損失正接δの増大につれて増大する。そのようなクロストーク及び損失は望ましくない。
先行技術においては、SCダイの外部に延びるこのフリンジ電界に関連する容量結合および容量損失は、例えば、(i)ダイ、ワイヤボンド又はその両方にファラデーシールド(図示せず)を使用すること、(ii)影響を受けやすいダイ表面上ならびにワイヤボンドおよびインナーパッケージリードの周りに空気又は真空の空間を形成する中空のセラミックパッケージ又は中空の金属パッケージを使用すること、又はその両方によって、軽減又は回避されてきた。ファラデーシールドはフリンジ電界を制限するように作用するが、更に別の金属層およびマスク層が必要になることによってダイの複雑さが増すという不具合を伴う。真空パッケージ又は空気パッケージを図2に示す。図2には、ダイ32を囲む空間37を有する中空パッケージ30を示す。ダイ32は、例えば、金属又はセラミックのベース33にマウントされ、外部リード36−1,36−2(まとめて36と表記する)が取り付けられる。ワイヤボンド又は他の接続35−1,35−2(まとめて35と表記する)によって、ダイ32上のボンディングパッド34−1,34−2(まとめて34と表記する)が、パッケージリード36−1,36−2(まとめて36と表記する)のインナー部分38−1,38−2(まとめて38と表記する)に接続される。キャップ31が、基板34、ダイ32、ワイヤボンド又は他の接続35、およびパッケージリード36のインナー部分38の上に配置される。ダイ32およびリード35の周りに空気又は真空の空間31を有することは、フリンジ電界39がいずれの封止樹脂にも接触しないことを意味する。したがって、封止樹脂がダイ表面およびワイヤボンド、インナーリード又はその両方と接触することによって生じる結合容量、結合損失又はその両方の増大は存在しない。空気又は真空の誘電率εおよび損失正接δは低いので、クロストークおよび誘電損失は最小化される。しかしながら、そのような空気又は真空のキャビティパッケージは非常に高価であり、多くの場合、樹脂封止ほど頑丈でない。ワイヤボンド又は他の接続35は、完成した半導体装置が大きな加速力を受けると外れることがある。
したがって、クロストークおよび損失の低減した樹脂封止を実現する改良型半導体装置および方法に対する継続的な要求が在る。したがって、ダイ表面や、ダイリード、ボンディングワイヤ又はその両方の一部又は全部と接触する、低誘電率ε、低損失正接δ又はその両方である材料を有する樹脂で封止される改良型半導体装置を実現することが望まれる。更に、樹脂封止の材料、構造および方法を改善することによって、半導体ダイ、ダイリード、およびボンディングワイヤの周りに極めて堅牢な構造を形成し、機械的に頑丈なパッケージを提供することを可能とすることが望まれる。更に、製造プロセスにわずかな変更しか必要とせずに、通常の半導体装置製造ラインで既に利用可能な組立技術を用いて、改良された装置構造が得られることが望ましい。
本明細書において使用する「接続(coupled)」という用語は、電気的な手段で、又は非電気的な手段で、直接的に、或いは間接的に接続されるとして定義される。本明細書で使用するように、「リードフレーム(lead−frame)」という用語は、1つ以上の個々の半導体ダイ、又は相互接続される半導体ダイのマウント先である全ての支持構造を指すために用いられ、かつ金属、樹脂セラミック、ガラス、又はこれらの材料の組み合わせとすることができる。本明細書で使用するように、「半導体ダイ(semiconductor die)」という用語、および「SC ダイ」という略語は、個々の半導体装置である、又は集積回路におけるような半導体装置の複合アセンブリである、或いは他のいずれかの構成の半導体装置であるかどうかに拘らず、全ての種類および構成の半導体装置を指すために用いられる。本明細書で使用するように、「ワイヤボンド(wire bonds)」および「ボンディングワイヤ(bonding wires)」という用語は、パッケージリードをSCダイ上の接触領域、ボンディングパッド又はその両方に電気的に接続する全ての手段を指すために用いられ、ワイヤ又は類似手段の使用のみに限定されない。他の電気的接続手段の非限定的な例として、ビームリード、半田バンプ、金属プラスチックテープなどを挙げることができる。
図3には、本発明の一実施形態による、低誘電率ε、低損失正接δ又はその両方である封止材料47に囲まれた半導体(SC)ダイ42を収容する成形樹脂パッケージ半導体装置40の概略模式断面図を示す。半導体装置40はSCダイ42を含む。このSCダイ42は、簡便にはヒートシンク43にマウントされ封止樹脂47で囲まれている(おそらく、ヒートシンク43の下側表面41を除いて)が、これは必須ではない。封止樹脂47は、輪郭線47−1で示すようにヒートシンク43の下側表面41が露出されてもよく、輪郭線47−2で示すように下側表面41が封止樹脂47により埋め込まれてもよい。いずれの構成も有用であるので、本発明にとって重要ではない。ダイ42は接続パッド又は他のメタライズ領域44−1,44−2(まとめて44と表記する)をダイ42の上側表面50に有する。ワイヤボンド又は他の接続線45−1,45−2(まとめて45と表記する)は、接続パッド44を外部リード46−1,46−2(まとめて46と表記する)のインナーリード部分48−1,48−2(まとめて48と表記する)に接続してダイ42への外部電気接続を可能とする。要素41,42,43,44,45,46,及び48は、半導体装置20の要素21,22,23,24,25,26,及び28と機能が類似する。半導体装置40のフリンジ電界49は封止樹脂47を通過する。半導体装置40及び20は、半導体装置40の封止樹脂47が、低誘電率ε、低損失正接δ又はその両方を有する有意な量のフィラー52を含む点で異なっている。フィラー52を、誘電率ε及び損失正接δを有し封止樹脂47の残りの部分を構成するバインダー又は樹脂53に混合することによって、封止樹脂47を構成する複合混合物の全体的な誘電率ε、損失正接δ又はその両方を、このようなフィラーを含まない封止樹脂27のε、δ又はその両方よりも低くすることができる。低い誘電率、低い損失正接又はその両方を有する封止樹脂47が、例えばダイ42上の金属パッド(及び、他の接続配線)44が位置する装置表面50に、更にボンディングワイヤ45及び外部リード46のインナーリード部分48に概して接触すること、又は非常に近接することは、フリンジ電界49が最大になるこれらの位置において、全誘電率ε、全損失正接δ又はその両方を低下させるという有利な効果を最大に得るには重要である。
封止樹脂47に含める材料に適する材料として、低誘電率及び低損失正接を有する種々のフィラー52がある。一般的に、フィラー52は化学的に安定であり、封止樹脂47及び成形プロセスに使用されるバインダーすなわち樹脂53と相溶し、また、封止樹脂全体を通じてほぼ一様に、かつ概してランダムなサイズ分布となるように、ほぼ顕微鏡的な種々のサイズで利用可能である。更に、低誘電率ε、低損失正接δ又はその両方を有するフィラー52を添加することによって、封止樹脂47全体の強度が大幅に低下するということがなく、また、封止樹脂の外部空孔率が大幅に増加しないことが望ましい。フィラー52がバインダーすなわち樹脂53内に緊密に詰め込まれ、封止樹脂47の全体的な強度に最小の影響しか与えずに、可能な限り大きな空間を充填する(それによって、複合混合物の誘電率、損失正接又はその両方を最小化する)ことができるように、複数のサイズのフィラーの混合物を使用することが望ましい。有用な材料は、微粉砕したスチレン、Teflon(登録商標)及び他の軽量プラスチック並びに軽量ガラスと、低誘電率ε、低損失正接δ若しくはその両方を有するガラス砕片又はセラミック砕片と、種々の材料からなる中空微小球とである。中空ガラス微小球は、低誘電率ε、低損失正接δ又はその両方を有する所望のフィラー材料の非限定的な例であり、例えば、ミネソタ州セントポール市に本拠を置く3M Companyにより、適切なサイズ範囲で市販されている。中空微小球又は他の低誘電率、低損失正接を有する粒子は、小さい方のサイズとして、典型的な素子パターンサイズ(例えば、数マイクロメートル)程度のサイズを有し、また例えば、ダイ42、ダイがマウント又は接続されるリードフレーム部分43,48又はその両方を囲む封止樹脂47の最小厚さ若しくは最小幅の約50%以下の最大サイズを有することが望ましい。別の表現をすると、粒子は、パッケージ厚さ全体の約10%以下の最大サイズを有することが望ましい。サイズ上限値は、パッケージの薄い領域に含まれる1つ以上の大きな微小球を粉砕することによって機械的な不良を生じる恐れのある、若しくはパッケージへの湿気の侵入を許す、又はその両方の不具合を生じる恐れのある不所望の欠陥又は割れが封止樹脂に発生することがないように、設定されることが望ましい。微小球又は他の粒子の直径又は最大寸法が約300マイクロメートル以下、更に有利になるように約100マイクロメートル以下、そして好ましくは約80マイクロメートル以下であることが望ましい。別の表現をすると、微小球又は他の粒子のサイズ範囲は、有効には、約0.3〜300マイクロメートル、更に好適には約3.0〜100マイクロメートル、そして更に好ましくは約3.0〜80マイクロメートルであることが望ましいが、封止対象の特定装置、リードフレームのサイズ及び構造、使用するフィラーの種類、完成品樹脂パッケージのサイズ及び構造などに応じて、これらの値よりも大きな範囲又は小さな範囲を使用してもよい。混合物中の中空ガラス微小球(又は、他のフィラー)の量は、完成した封止構造の充分な堅牢性及び耐湿性を維持するように、可能な限り多くする必要がある。一般的に、封止用混合物における微小球の体積百分率は、封止用混合物において有効には約50体積パーセント以上の中空微小球、より有利には約60体積パーセント以上の中空微小球、好適には約70体積パーセント以上である。これらの百分率は、低誘電率ε、低損失正接δ又はその両方を有する中空微小球以外のフィラー材料にも適する。封止樹脂47は、約3.0未満、更に有利には約2.5未満、そして好ましくは約2.0未満の比誘電率εを有することが望ましい。同様に、封止樹脂47の損失正接δは約0.005未満であることが望ましい。図3には、浮遊フリンジ電界49を、半導体装置40の動作時に異なる電位を有するダイボンディングパッド44−1,44−2の間に延びるように示すが、これは簡便な図示のためでしかなく、当業者には、浮遊フリンジ電界が他の導電領域の間、例えば、使用時に異なる電位を有するダイ42上の金属線(図示せず)間においてダイ42表面の上方にも延びることがあること、また、このような浮遊フリンジ電界の全てが、本発明によって解決される上述の性能劣化に寄与し得ることが理解される。フィラー52の選択に応じて、複合材料すなわち混合封止材料47の誘電率ε若しくは損失正接δ又は誘電率ε及び損失正接δの両方は、フィラー52を含まない封止材料27のε、δ又はその両方よりも低下し得る。誘電率εを低下させることによって、クロストークを低減することができる。損失正接δを低下させることによって、電力損失を低減することができる。いずれの結果も有益である。ε及びδの両方を低下させることが望ましいが、これは必須ではない。また、表現「低ε、低δ又はその両方」及び「より低いε、より低いδ又はその両方」は、ε若しくはδのうちの少なくとも1つ、又はε及びδの両方を、フィラー52を含まない封止材料のε、δ又はその両方よりも小さくすること含むことが意図される。
図4には、低誘電率ε、低損失正接δ又はその両方を有し、かつダイ表面及びインナーリードと接触する材料による、樹脂封止される半導体(SC)装置を形成する方法100を示すフローチャートを示す。方法100は開始102から始まり、この技術分野で公知の手段を使用して、SCダイ若しくは装置を設ける又は形成する第1工程104に進む。工程106では、SCダイ又は装置をリードフレーム又は他の支持体にマウントする。本明細書で使用する用語「リードフレーム(lead−frame)」は、金属リードフレーム以外の他のダイ支持体の形態、例えば、次に限定されないが、セラミック基部、樹脂基部、複合材料アセンブリ及びそれらの要素の組み合わせを含む。工程108では、SCダイを搭載するリードフレームを樹脂封止型に挿入して、封止樹脂によって保護する予定のダイ及び全てのボンディングワイヤ又は他の接続線を囲む領域がキャビティ内に配置されるようにする。一般に、通常、キャビティは完成した所望の装置パッケージの形状に近い形状を有する。型は、小型装置製造に使用される小型ブックモールド(book mold)であってもよく、流体圧プレスで係留される数ダース〜数百のキャビティを有する大型のマルチキャビティ型であってもよいが、一般に、上述の低誘電率ε、低損失正接δ又はその両方を有するフィラー材料52を含む封止樹脂47の取扱いが可能な必要があること以外、型の種類は本発明にとって重要でない。工程110では、誘電率ε、損失正接δ又はその両方を有するフィラーを含む封止樹脂を型に移送する、注入その他によって配置する、又はその両方を行い、SCダイ及び関連するリードを囲むキャビティを充填する。これを実行する手段及び方法はこの技術分野では公知である。フィラー52の担体及びバインダー53として使用される樹脂は、パッケージ設計者の要望や、完成した装置の環境仕様にしたがって、熱硬化系、触媒系、又は他の適切な種類であってよい。いずれの構成も有用である。工程112では、低誘電率ε、低損失正接δを有するフィラーを含む封止樹脂を、使用する樹脂又はバインダー及びフィラーの種類に応じて、適切な条件の下で硬化させる。普通、このような硬化手順は公知である、又は任意の特定の樹脂−フィラーの組み合わせについて容易に決定することができる。この技術分野の当業者には、この手順をどのように行なうかが理解される。硬化がほぼ完了しているか、少なくとも充分に進行されると、ダイ42を封止樹脂47が囲んでいるリードフレームを安全に取り扱うことができる。次いで、工程114では、型を開いて、封止樹脂47が成形された状態のリードフレームを型から取り出す。脱型後硬化(post mold cure)のような後続の処理や、リードフレーム、パッケージ又はその両方の切取及び形成については、従来のものであって、この技術分野では良く知られており、リードフレームの性質及び使用する樹脂パッケージの形状に応じて異なる。装置の要件に応じて、或る場合には、ダイヒートシンクは露出され、他の場合には、ヒートシンクは封止樹脂47の中に完全に埋め込まれる。工程114の後、方法100は終了116に進む。
第1の実施形態では、ダイ支持体と、ダイ支持体の一部分にマウントされた半導体ダイと、ダイ支持体及びダイの少なくとも一部分を封止する封止樹脂と、を備える半導体装置が提供される。封止樹脂は少なくとも2つの構成材料、すなわち、誘電率ε及び損失正接δを有する樹脂バインダーと、低誘電率ε、低損失正接δ又はその両方を有するフィラー材料と、を含み、このフィラー材料は、ε<ε若しくはδ<δ又はε<εかつδ<δであるような誘電率ε及び損失正接δの組み合わせを有する封止樹脂を形成するように、樹脂バインダーと混合される。別の実施形態では、フィラー材料は中空微小球を含む。更に別の実施形態では、中空微小球は、約300マイクロメートル未満のサイズの直径を有する。更に別の実施形態では、中空微小球は、封止樹脂のうちの約50体積パーセント以上を占める。更に別の実施形態では、封止樹脂は、約3未満の誘電率ε、若しくは約0.005未満の損失正接δ、又は約3未満の誘電率ε及び約0.005未満の損失正接δの両方を有する。
第2の実施形態では、半導体ダイと、ダイの一つ以上の面を被覆する封止樹脂と、を備える樹脂封止半導体装置が提供される。封止樹脂は、誘電率ε及び損失正接δを有するバインダーと、ε<ε若しくはδ<δ又はε<εかつδ<δであるような誘電率ε及び損失正接δを得るようにバインダーと一体に混合されるフィラー材料と、を含む。別の実施形態では、フィラー材料は低密度プラスチックを含む。更に別の実施形態では、フィラー材料は中空微小球を含む。更に別の実施形態では、フィラーは、約0.3〜300マイクロメートルの範囲の直径の中空微小球を含む。更に別の実施形態では、フィラーは、最大寸法が約0.3〜100マイクロメートルの範囲である、ガラス、セラミック、又はプラスチックの粒子を含む。更に別の実施形態では、封止樹脂は、約3未満の誘電率ε、若しくは約0.005未満の損失正接δ、又は約3未満の誘電率ε及び約0.005未満の損失正接δの両方を有する。更に別の実施形態では、封止樹脂は約2.5未満の誘電率εを有する。更に別の実施形態では、粒子は封止樹脂のうちの約50体積パーセント以上を占める。更に別の実施形態では、粒子は封止樹脂のうちの約70体積パーセント以上を占める。
第3の実施形態では、半導体ダイを封止する方法が提供される。この方法は、ダイを支持体にマウントすることと、ダイを搭載した支持体を、樹脂封止に適する型に配置することと、ダイは型のキャビティに配置されることと、封止樹脂を型のキャビティに配置して、半導体ダイをほぼ封止することと、を含み、封止樹脂は、誘電率ε及び損失正接δを有するプラスチック樹脂と、フィラー材料との混合物を含み、フィラー材料は混合物の誘電率ε及び損失正接δを、ε<ε、若しくはδ<δ、又はε<εかつδ<δのいずれかとする。更に別の実施形態では、この方法は、型において封止樹脂を硬化させる工程を更に含む。更に別の実施形態では、封止樹脂を型のキャビティに配置することは、サイズが約300マイクロメートル未満である中空ガラス微小球、中空セラミック微小球、中空プラスチック微小球、又はこれらの微小球の組み合わせを含むフィラーを有する封止樹脂を配置することを含む。更に別の実施形態では、封止樹脂を型のキャビティに配置することは、50体積パーセント以上のフィラーを有する封止樹脂を配置することを含む。更に別の実施形態では、封止樹脂を型のキャビティに配置することは、ε<3である封止樹脂を配置することを含む。更に別の実施形態では、封止樹脂を型のキャビティに配置することは、ε<2.5である封止樹脂を配置することを含む。
少なくとも一つの例示としての実施形態をこれまでの詳細な記述に示してきたが、非常に多くの変形例が在ることを理解されたい。例えば、低誘電率、低損失正接又はその両方を有する非常に多くの種類のフィラーを、担体及びバインダーとしての種々の樹脂と組み合わせて使用することができる。この技術分野の当業者であれば、本明細書における事例が示唆する原理がこのような変形例にも当てはまることが理解できるであろう。従って、これまでの詳細な記述は、この技術分野の当業者にとって、例示としての実施形態又は例示としての複数の実施形態を実施するための有用な指針となる。種々の変更を構成要素の機能及び構成に関して、添付の請求項及び請求項の法的な均等物に示される本発明の技術範囲から逸脱しない限り加えることができることを理解されたい。
半導体(SC)ダイを収容する先行技術による成形樹脂パッケージ半導体装置の概略模式断面図。 半導体(SC)ダイを収容する先行技術による中空パッケージ半導体装置の概略模式断面図。 本発明の一実施形態による半導体(SC)ダイを収容する成形樹脂パッケージ半導体装置の概略模式断面図。 ダイ表面及びインナーリードと接触し、かつ誘電率、損失正接又はその両方が低い材料を含む樹脂封止半導体(SC)装置を形成する、本発明の更に別の実施形態による方法を示すフローチャート。

Claims (20)

  1. ダイ支持体と、
    ダイ支持体の一部分にマウントされた半導体ダイと、
    ダイ支持体及び前記ダイの少なくとも一部分を封止する封止樹脂と、を備える半導体装置であって、
    封止樹脂は少なくとも2つの構成材料、すなわち、
    誘電率ε及び損失正接δを有する樹脂バインダーと、
    低誘電率ε、低損失正接δ又はその両方を有するフィラー材料と、を含み、
    ε<ε若しくはδ<δ又はε<εかつδ<δであるような誘電率ε及び損失正接δの組み合わせを有する封止樹脂を形成するように、フィラー材料が樹脂バインダーと混合されている、半導体装置。
  2. フィラー材料は中空微小球を含む、請求項1記載の半導体装置。
  3. 中空微小球は、約300マイクロメートル未満のサイズの直径を有する、請求項2記載の半導体装置。
  4. 中空微小球は、封止樹脂のうちの約50体積パーセント以上を占める、請求項2記載の半導体装置。
  5. 封止樹脂は、約3未満の誘電率ε、約0.005未満の損失正接δ、又はその両方を有する、請求項1記載の半導体装置。
  6. 半導体ダイと、
    前記ダイの一つ以上の面を被覆する封止樹脂と、を備え、封止樹脂は、誘電率ε及び損失正接δを有するバインダーと、ε<ε若しくはδ<δ又はε<εかつδ<δであるような誘電率ε及び損失正接δを得るようにバインダーと一体に混合されるフィラー材料と、を含む、樹脂封止半導体装置。
  7. フィラー材料は低密度プラスチックを含む、請求項6記載の半導体装置。
  8. フィラー材料は中空微小球を含む、請求項6記載の半導体装置。
  9. フィラーは、約0.3〜300マイクロメートルの範囲の直径の中空微小球を含む、請求項8記載の半導体装置。
  10. フィラーは、最大寸法が約0.3〜100マイクロメートルの範囲である、ガラス、セラミック、又はプラスチックの粒子を含む、請求項6記載の半導体装置。
  11. 封止樹脂は、約3未満の誘電率ε、約0.005未満の損失正接δ、又はその両方を有する、請求項6記載の半導体装置。
  12. 封止樹脂は約2.5未満の誘電率εを有する、請求項11記載の半導体装置。
  13. 前記粒子は封止樹脂のうちの約50体積パーセント以上を占める、請求項10記載の半導体装置。
  14. 前記粒子は封止樹脂のうちの約70体積パーセント以上を占める、請求項13記載の半導体装置。
  15. 半導体ダイを封止する方法であって、
    前記ダイを支持体にマウントする工程と、
    前記ダイを搭載した支持体を、樹脂封止に適する型に配置する工程と、前記ダイは型のキャビティに配置されることと、
    封止樹脂を型のキャビティに配置して、前記半導体ダイをほぼ封止する工程と、封止樹脂は、誘電率ε及び損失正接δを有するプラスチック樹脂と、フィラー材料との混合物を含むことと、フィラー材料は混合物の誘電率ε及び損失正接δをε<ε若しくはδ<δ又はε<εかつδ<δのいずれかとすることと、を含む、方法。
  16. 型において封止樹脂を硬化させる工程を更に含む、請求項15記載の方法。
  17. 封止樹脂を型のキャビティに配置する工程は、サイズが約300マイクロメートル未満である中空ガラス微小球、中空セラミック微小球、中空プラスチック微小球、又はこれらの微小球の組み合わせを含むフィラーを有する封止樹脂を配置する工程を含む、請求項15記載の方法。
  18. 封止樹脂を型のキャビティに配置する工程は、50体積パーセント以上のフィラーを有する封止樹脂を配置する工程を含む、請求項15記載の方法。
  19. 封止樹脂を型のキャビティに配置する工程は、ε<3である封止樹脂を配置する工程を含む、請求項15記載の方法。
  20. 封止樹脂を型のキャビティに配置する工程は、δ<0.005の封止樹脂を配置する工程を含む、請求項19記載の方法。
JP2008537792A 2005-10-24 2006-10-18 封止の改善された半導体装置 Pending JP2009513029A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/257,887 US20070090545A1 (en) 2005-10-24 2005-10-24 Semiconductor device with improved encapsulation
PCT/US2006/040870 WO2007050421A2 (en) 2005-10-24 2006-10-18 Semiconductor device with improved encapsulation

Publications (1)

Publication Number Publication Date
JP2009513029A true JP2009513029A (ja) 2009-03-26

Family

ID=37968397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008537792A Pending JP2009513029A (ja) 2005-10-24 2006-10-18 封止の改善された半導体装置

Country Status (5)

Country Link
US (1) US20070090545A1 (ja)
JP (1) JP2009513029A (ja)
KR (1) KR20080065979A (ja)
TW (1) TW200729428A (ja)
WO (1) WO2007050421A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013539071A (ja) * 2010-09-06 2013-10-17 ホーヤ コーポレイション ユーエスエイ 双方向光電子装置におけるクロストークの低減
JPWO2013081081A1 (ja) * 2011-11-29 2015-04-27 エア・ウォーター株式会社 エポキシ樹脂組成物を用いた絶縁材料
WO2022130575A1 (ja) * 2020-12-17 2022-06-23 積水化成品工業株式会社 半導体封止用樹脂組成物、アンダーフィル、モールド樹脂、及び半導体パッケージ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589220B2 (en) * 2007-08-04 2017-03-07 David Nissen Gaming chips and table game security system
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
DE102018105554A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co. Ltd. Metallisierungsstrukturen in halbleiter-packages und verfahren zum ausbilden von diesen
CN109935553B (zh) * 2017-12-15 2021-06-08 Tcl科技集团股份有限公司 封装胶和封装结构
US10672703B2 (en) 2018-09-26 2020-06-02 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of fabrication
JP7359581B2 (ja) * 2019-07-10 2023-10-11 株式会社デンソー 半導体装置
CN117855149A (zh) * 2022-09-30 2024-04-09 华为技术有限公司 芯片封装结构和电子设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231916A (en) * 1979-10-16 1980-11-04 Motorola, Inc. Potting and encapsulating material for electronic circuits
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
US5123193A (en) * 1989-10-20 1992-06-23 Pugh Kenneth J Magnetic actuated firearms locking mechanism for shoulder mountable weapons
US5126192A (en) * 1990-01-26 1992-06-30 International Business Machines Corporation Flame retardant, low dielectric constant microsphere filled laminate
JPH03229745A (ja) * 1990-02-05 1991-10-11 Junkosha Co Ltd 絶縁材料
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
US5123192A (en) * 1991-05-14 1992-06-23 Hsieh Chi Sheng Colorful advertising device with real article display
US5627107A (en) * 1992-06-08 1997-05-06 The Dow Chemical Company Semiconductor devices encapsulated with aluminum nitride-filled resins and process for preparing same
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
US5830548A (en) * 1992-08-11 1998-11-03 E. Khashoggi Industries, Llc Articles of manufacture and methods for manufacturing laminate structures including inorganically filled sheets
US5578860A (en) * 1995-05-01 1996-11-26 Motorola, Inc. Monolithic high frequency integrated circuit structure having a grounded source configuration
US5962122A (en) * 1995-11-28 1999-10-05 Hoechst Celanese Corporation Liquid crystalline polymer composites having high dielectric constant
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
US6001673A (en) * 1999-02-11 1999-12-14 Ericsson Inc. Methods for packaging integrated circuit devices including cavities adjacent active regions
US6812276B2 (en) * 1999-12-01 2004-11-02 General Electric Company Poly(arylene ether)-containing thermoset composition, method for the preparation thereof, and articles derived therefrom
US6509415B1 (en) * 2000-04-07 2003-01-21 Honeywell International Inc. Low dielectric constant organic dielectrics based on cage-like structures
US6627669B2 (en) * 2000-06-06 2003-09-30 Honeywell International Inc. Low dielectric materials and methods of producing same
US6423811B1 (en) * 2000-07-19 2002-07-23 Honeywell International Inc. Low dielectric constant materials with polymeric networks
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
JP3560161B1 (ja) * 2003-01-30 2004-09-02 日立化成工業株式会社 半導体封止用エポキシ樹脂組成物の製造方法
US6849393B2 (en) * 2003-02-14 2005-02-01 United Microelectronics Corp. Phase shifting lithographic process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013539071A (ja) * 2010-09-06 2013-10-17 ホーヤ コーポレイション ユーエスエイ 双方向光電子装置におけるクロストークの低減
JPWO2013081081A1 (ja) * 2011-11-29 2015-04-27 エア・ウォーター株式会社 エポキシ樹脂組成物を用いた絶縁材料
WO2022130575A1 (ja) * 2020-12-17 2022-06-23 積水化成品工業株式会社 半導体封止用樹脂組成物、アンダーフィル、モールド樹脂、及び半導体パッケージ

Also Published As

Publication number Publication date
WO2007050421A3 (en) 2007-08-02
WO2007050421A2 (en) 2007-05-03
KR20080065979A (ko) 2008-07-15
TW200729428A (en) 2007-08-01
US20070090545A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
JP2009513029A (ja) 封止の改善された半導体装置
TWI414046B (zh) 降低封裝串擾及損耗之半導體裝置
US6239487B1 (en) Lead frame with heat spreader and semiconductor package therewith
KR20050031877A (ko) 반도체 장치 및 그 제조 방법
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US7109586B2 (en) System for reducing or eliminating semiconductor device wire sweep
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
US6838752B2 (en) Semiconductor package with recessed leadframe and a recessed leadframe
EP2545584B1 (en) Package having spaced apart heat sink
CN104347612A (zh) 集成的无源封装、半导体模块和制造方法
KR20010070247A (ko) 수지봉지형 반도체장치 및 그 제조방법
US9230874B1 (en) Integrated circuit package with a heat conductor
JPH0745655A (ja) 半導体素子の封止構造
JPH07273246A (ja) 半導体装置及びその製造方法
CN111863634B (zh) 超薄封装结构的制作方法
US20230046693A1 (en) Electronic component with moulded package
CN2492944Y (zh) 晶片尺寸模压封装装置
CN113097076A (zh) Qfn框架结构、qfn封装结构及制作方法
KR100753409B1 (ko) 초박형 패키지 및 그 제조방법
JPH03265161A (ja) 樹脂封止型半導体装置
KR100970215B1 (ko) Fbga 패키지 제조용 금형
JPS6167945A (ja) 半導体装置及びその製造方法
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치
KR20020072126A (ko) 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법