JPS6167945A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6167945A JPS6167945A JP18954584A JP18954584A JPS6167945A JP S6167945 A JPS6167945 A JP S6167945A JP 18954584 A JP18954584 A JP 18954584A JP 18954584 A JP18954584 A JP 18954584A JP S6167945 A JPS6167945 A JP S6167945A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- leads
- semiconductor element
- transparent resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置、特に紫外線消去型半導体装置の樹
脂パッケージング技術に関する。
脂パッケージング技術に関する。
従来のＥ Ｐ −ＲＯＭ （Ｅｌｅｃｔｒｉｃ Ｐｒｏ
ｇｒａｍａｂｌｅＲｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
）半導体装置のパッケージングにおいては、セラミッ
クペース内に半導体チップを接続し、半導体素子の電極
とリードとの間をワイヤで接続した後、一部又は全部が
透明のガラス板からなるキャップを上に重ねて、低融点
ガラス層を介して封止する構造を有し、透明ガラスのキ
ャップを通して、紫外線をチップ表面に照射することに
よりメモリの内容を消去するようになっている。なお、
日経マグロウヒル社発行、「日経エレクトロニクス」誌
、１９８２年８月１６日号、７８真にセラミックパッケ
ージにおいて紫外線入口のあるセラミックパッケージ構
造が示されている。
ｇｒａｍａｂｌｅＲｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ
）半導体装置のパッケージングにおいては、セラミッ
クペース内に半導体チップを接続し、半導体素子の電極
とリードとの間をワイヤで接続した後、一部又は全部が
透明のガラス板からなるキャップを上に重ねて、低融点
ガラス層を介して封止する構造を有し、透明ガラスのキ
ャップを通して、紫外線をチップ表面に照射することに
よりメモリの内容を消去するようになっている。なお、
日経マグロウヒル社発行、「日経エレクトロニクス」誌
、１９８２年８月１６日号、７８真にセラミックパッケ
ージにおいて紫外線入口のあるセラミックパッケージ構
造が示されている。
しかし、セラミックパッケージは原価が高く、低コスト
が重視される民生用では樹脂成形パッケ−ジが望まれて
いる。
が重視される民生用では樹脂成形パッケ−ジが望まれて
いる。
本発明はガラス封止タイプの高原価なセラミックパッケ
ージに代って低価格の樹脂成形パッケージのＥＰ−ＲＯ
Ｍ半導体装置を提供することにある。
ージに代って低価格の樹脂成形パッケージのＥＰ−ＲＯ
Ｍ半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は本明
細書の記載および添付図面よりあきらかになるであろう
。
細書の記載および添付図面よりあきらかになるであろう
。
本願忙おいて開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、半導体素子（チップ）をタブ及び複数のリー
ドに接続し、上記半導体素子及び複数のリードの一部を
包囲するように樹脂モールドして樹脂成形体とした半導
体装置において、上記樹脂成形体の一部は上記半導体素
子の部分に外部から光を投射しうる透明材料からなり、
それ以外の部分は不透明材料からなることにより、低価
格の樹脂成形パンケージのＥＰ−ＲＯＭ半導体装置を提
供できる。
ドに接続し、上記半導体素子及び複数のリードの一部を
包囲するように樹脂モールドして樹脂成形体とした半導
体装置において、上記樹脂成形体の一部は上記半導体素
子の部分に外部から光を投射しうる透明材料からなり、
それ以外の部分は不透明材料からなることにより、低価
格の樹脂成形パンケージのＥＰ−ＲＯＭ半導体装置を提
供できる。
第１図及び第２ａ図は本発明による一実施例を示すもの
であって、第１図はデエアルインライン型一部透明樹脂
封止半導体装置の平面図、第２ａ図は第１図におけるＡ
−＆断面図゛、第２ｂ図は本発明の他の実施例によるパ
ッケージ断面を示す。
であって、第１図はデエアルインライン型一部透明樹脂
封止半導体装置の平面図、第２ａ図は第１図におけるＡ
−＆断面図゛、第２ｂ図は本発明の他の実施例によるパ
ッケージ断面を示す。
１はＥＰ−ＲＯＭ半導体素子（チップ）、２はチップ１
が取付けられた金属タブ、３は複数のリードでタブ２を
囲み放射状に周辺に延び、素子の電極との間はワイヤ４
で接続される。５は透明レジン（樹脂）で半導体チップ
１とその近傍タブ。
が取付けられた金属タブ、３は複数のリードでタブ２を
囲み放射状に周辺に延び、素子の電極との間はワイヤ４
で接続される。５は透明レジン（樹脂）で半導体チップ
１とその近傍タブ。
リードを包囲するようにモールドされる。６は不透明た
とえば黒色レジンで透明レジン５の一部を露出し、他の
部分を包囲するよ５（モールドされる。透明レジンの露
出する部分からは第１図に示すように半導体チップの能
動領域が見うるようになっている。複数のり一部３の外
端は不透明レジンの両外側に突出し、下方に折れ曲げら
れる。
とえば黒色レジンで透明レジン５の一部を露出し、他の
部分を包囲するよ５（モールドされる。透明レジンの露
出する部分からは第１図に示すように半導体チップの能
動領域が見うるようになっている。複数のり一部３の外
端は不透明レジンの両外側に突出し、下方に折れ曲げら
れる。
第３図乃至第８図は第１図、第２ａ図で示した樹脂封止
半導体装置の製造プロセスの例を工程図で示すものであ
る。
半導体装置の製造プロセスの例を工程図で示すものであ
る。
第３図はリードフレームの段階でその上に半導体チップ
を接続した状態を示す平面図である。
を接続した状態を示す平面図である。
同図において、７はリード間を接続するダムないしフレ
ームであって、このものはレジンモールド後圧切りとら
れる。
ームであって、このものはレジンモールド後圧切りとら
れる。
第４図は第３図におけるＡ −Ａ’切断断面図である。
第５図は第１図の圧縮成形により透明レジンを形成する
時の形９％を示す断面図である。８，１言上下の金型で
、キャビティ（空間）１０内に前記半導体チップを入れ
、リードフレーム部分を金型で挾持した状態で透明レジ
ンを加圧注入し、加熱して重合硬化させる。
時の形９％を示す断面図である。８，１言上下の金型で
、キャビティ（空間）１０内に前記半導体チップを入れ
、リードフレーム部分を金型で挾持した状態で透明レジ
ンを加圧注入し、加熱して重合硬化させる。
第６図は透明レジン硬化後型より取り出した状態を示す
。
。
第７図は第２ａ図の加圧成形により黒色のレジン形成す
るときの形態を示す断面図である。１１゜１２は上下の
金型であり透明レジンの側面及び下面にあるキャピテイ
１０に黒色のレジンが注入され重合硬化される。
るときの形態を示す断面図である。１１゜１２は上下の
金型であり透明レジンの側面及び下面にあるキャピテイ
１０に黒色のレジンが注入され重合硬化される。
第８図は黒色レジン硬化後型より取り出した状態を示す
。このあと、リードフレームのダムやフレーム部分を取
り除かれ、リードをプレスで折り曲げることにより、第
１図、第２図で示されるデュアルインライン形樹脂封止
半導体装置が完成する。
。このあと、リードフレームのダムやフレーム部分を取
り除かれ、リードをプレスで折り曲げることにより、第
１図、第２図で示されるデュアルインライン形樹脂封止
半導体装置が完成する。
このような一部透明樹脂封止半導体装置においては、透
明レジン部分を通して内部の半導体素子に紫外線を照射
し内部のメモリーを消去することができる。
明レジン部分を通して内部の半導体素子に紫外線を照射
し内部のメモリーを消去することができる。
再度メモリーを書き込む時は、透明レジン部分の露出面
より紫外線が入り込まないように紫外線が透過しないテ
ープ等をその部分にはりつける。
より紫外線が入り込まないように紫外線が透過しないテ
ープ等をその部分にはりつける。
第２ｂ図も上記と同様く形成されるが、注目すべきは、
前記テープがはりやすいように透明レジンの露出面と黒
色レジンの上面とが一致していることである。これによ
りテープはり作業が自動化することができる。
前記テープがはりやすいように透明レジンの露出面と黒
色レジンの上面とが一致していることである。これによ
りテープはり作業が自動化することができる。
以上実施例で述べた本発明によれば、パッケージを形成
する部分を樹脂で形成することにより、在来のセラミッ
クパッケージの場合に比較して材料費が大幅に低減（た
とえば１１５に低減）でき、大量生産が可能とであるこ
とにより製品の総厚価を節減できる効果を有する。
する部分を樹脂で形成することにより、在来のセラミッ
クパッケージの場合に比較して材料費が大幅に低減（た
とえば１１５に低減）でき、大量生産が可能とであるこ
とにより製品の総厚価を節減できる効果を有する。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例（限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例（限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、樹脂成形体の構造において透明レジンの部分
はリードフレームの下側はす＜シテモよい。
はリードフレームの下側はす＜シテモよい。
又、加圧成形工程は不透明（黒色）レジンのモールドを
前工程で行い、透明レジンのモールドを後工程で行うよ
うにしてもよい。
前工程で行い、透明レジンのモールドを後工程で行うよ
うにしてもよい。
本発明は光を利用する半導体装置のパンケージングの全
てに応用することができる。
てに応用することができる。
本発明は％ＫＥＰ−ＲＯＭ半導体装置に利用して有効で
あるが、これ以外に発光半導体装置、受光半導体装置に
も利用することができる。
あるが、これ以外に発光半導体装置、受光半導体装置に
も利用することができる。
第１図は本発明の一実施例を示し、樹脂バッケ第３図乃
至第８図は本発明の一実施例である樹脂パッケージ半導
体装置の製造プロセスを示し、第３図は平面図、第４図
は第３図のＡ−Ａ′視断面図、 第５図〜第８図はその後の工程断面図である。 １・・・半導体素子（チップ）、２・・・タブ、３・・
・リード、４・・・ワイヤ、５・・・透明レジン、６・
・・黒色レジン。 第 １ 図 、ノー 第２ａ図 第 ３ 圀 第 ４ 図 牙 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図
至第８図は本発明の一実施例である樹脂パッケージ半導
体装置の製造プロセスを示し、第３図は平面図、第４図
は第３図のＡ−Ａ′視断面図、 第５図〜第８図はその後の工程断面図である。 １・・・半導体素子（チップ）、２・・・タブ、３・・
・リード、４・・・ワイヤ、５・・・透明レジン、６・
・・黒色レジン。 第 １ 図 、ノー 第２ａ図 第 ３ 圀 第 ４ 図 牙 第 ５ 図 第 ６ 図 第 ７ 図 第 ８ 図
Claims (1)
- 【特許請求の範囲】 １、半導体素子と、半導体素子に接続されたタブリード
及び複数のリードと、上記半導体素子及び複数のリード
の一部を包囲する樹脂成形体とから成り、上記樹脂成形
体の一部は上記半導体素子の部分に外部から光を投射し
うる透明材料からなるとともに他の一部は不透明材料か
ら成ることを特徴とする半導体装置。 ２、上記半導体素子が紫外線消去型半導体素子である特
許請求の範囲第１項に記載の半導体装置。 ３、半導体素子をタブリード及び複数のリードに接続す
る工程と、上記半導体素子及び複数のリードの一部を包
囲するように透明の樹脂でモールドする工程と、上記半
導体素子の一部分が外部から見うるように透明の樹脂成
形体の一部を不透明の樹脂でモールドする工程とからな
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954584A JPS6167945A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18954584A JPS6167945A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167945A true JPS6167945A (ja) | 1986-04-08 |
Family
ID=16243103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18954584A Pending JPS6167945A (ja) | 1984-09-12 | 1984-09-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167945A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210375A (en) * | 1991-06-28 | 1993-05-11 | Vlsi Technology, Inc. | Electronic device package--carrier assembly ready to be mounted onto a substrate |
| JPH05259320A (ja) * | 1992-02-25 | 1993-10-08 | Nec Corp | 紫外線消去型ｐｒｏｍ装置 |
-
1984
- 1984-09-12 JP JP18954584A patent/JPS6167945A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5210375A (en) * | 1991-06-28 | 1993-05-11 | Vlsi Technology, Inc. | Electronic device package--carrier assembly ready to be mounted onto a substrate |
| JPH05259320A (ja) * | 1992-02-25 | 1993-10-08 | Nec Corp | 紫外線消去型ｐｒｏｍ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| US5115299A (en) | Hermetically sealed chip carrier with ultra violet transparent cover | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JP2009513029A (ja) | 封止の改善された半導体装置 | |
| US4990719A (en) | Hermetically sealed chip carrier with metal cover having pre-poured glass window | |
| US6838752B2 (en) | Semiconductor package with recessed leadframe and a recessed leadframe | |
| CN1905145A (zh) | 制造层叠芯片封装的方法 | |
| KR940001333A (ko) | 수지봉합형 고체촬상소자 패키지 및 그 제조방법 | |
| JPS6167945A (ja) | 半導体装置及びその製造方法 | |
| US6541856B2 (en) | Thermally enhanced high density semiconductor package | |
| JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3141634B2 (ja) | 半導体装置の製造方法及び樹脂封止用金型 | |
| JPH065928A (ja) | 樹脂封止型電子部品 | |
| JPS62171131A (ja) | 半導体装置 | |
| JPS6333851A (ja) | Ｉｃパツケ−ジ | |
| KR0124545Y1 (ko) | 스텝형 패키지 | |
| JPS6221250A (ja) | 樹脂封止半導体装置とその製造方法 | |
| JPS63287041A (ja) | 半導体素子収納パッケ−ジの製造方法 | |
| KR940008328B1 (ko) | 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법 | |
| JPH07135284A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2878184B2 (ja) | 樹脂封止型半導体装置 | |
| KR19980038307A (ko) | 반도체 패키지 구조 | |
| KR940005711B1 (ko) | 이중몰딩 패키지 및 몰드 금형 | |
| JPS62120053A (ja) | 樹脂封止半導体装置の製造方法 | |
| JPH0758136A (ja) | トランスファモールド方法 |