KR20020072126A - 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법 - Google Patents

반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법 Download PDF

Info

Publication number
KR20020072126A
KR20020072126A KR1020010012240A KR20010012240A KR20020072126A KR 20020072126 A KR20020072126 A KR 20020072126A KR 1020010012240 A KR1020010012240 A KR 1020010012240A KR 20010012240 A KR20010012240 A KR 20010012240A KR 20020072126 A KR20020072126 A KR 20020072126A
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
lower mold
chip pad
manufacturing
Prior art date
Application number
KR1020010012240A
Other languages
English (en)
Inventor
서경민
홍종락
김용일
오승훈
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020010012240A priority Critical patent/KR20020072126A/ko
Publication of KR20020072126A publication Critical patent/KR20020072126A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

칩패드가 반도체 패키지 외부로 노출되는 전력소자용 반도체 패키지를 몰딩(molding)할 때 발생하는 칩패드 기움(tilt) 및 EMC(Epoxy Mold Compound)가 노출된 칩패드의 표면에 잔류하는 플래시(Flash)를 억제할 수 있는 몰드 장치 및 이를 이용한 반도체 패키지 몰딩방법에 관해 개시한다. 이를 위해 본 발명은 하부 몰드의 바닥면에 적어도 하나 이상의 진공홀을 형성하여 EMC가 몰드 캐비티로 흘러 들어가지 전에 칩패드를 하부 몰드에 바닥면에 흡착시킴으로써 칩패드 기움 및 플래시 결함을 억제한다.

Description

반도체 패키지 제조용 몰드 장치 및 이를 이용한 반도체 패키지 몰딩방법{Mold apparatus for manufacturing a semiconductor package and molding method thereof}
본 발명은 반도체 패키지 제조에 사용되는 장비에 관한 것으로, 더욱 상세하게는 와이어 본딩이 끝난 반도체 패키지를 몰딩하는데 사용되는 몰드(Mold)에 관한 것이다.
몰딩 공정은 웨이퍼 상태로 제조가 끝난 반도체 칩을 반도체 패키지로 조립하는 패키징(packaging) 공정의 하나로서, 리드프레임(leadframe)에 반도체 칩을 접착시키고, 금선(gold wire)을 이용한 와이어 본딩(wire bonding)이 끝난 제품에 봉합수지(EMC: Epoxy Mold Compound, 이하 'EMC')를 이용하여 밀봉(encapsulation)하는 공정을 가리킨다.
따라서, 몰딩공정의 궁극적인 목표는, 외부의 물리적, 기계적, 전기적 충격으로부터 내부에 있는 반도체 칩을 보호하는 것이며, 또한 반도체 칩이 동작시 발생하는 열을 효과적으로 외부로 방출시키기 위함이다.
그런데, 전력소자(Power Device)와 같은 고전력을 제어하는 반도체 패키지에서는 내부의 반도체 칩에서 많은 열이 발생하기 때문에 이를 효과적으로 외부로 방출할 수 있어야 한다. 이를 위하여, 기존에 사용하던 방열판(Heat sink)을 대신에, 반도체 칩과 직접 연결된 리드프레임의 칩패드(Chip pad)를 외부로 노출시킴으로써, 열 방출 효과를 극대화시키려는 전력소자용 반도체 패키지가 등장하였다.
도 1은 칩패드 하단이 외부로 노출되는 형태의 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 외부로 노출되는 형태의 칩패드(104)가 있는 리드프레임(108)에 반도체 칩(100)이 접착제(Adhesive, 102)를 이용하여 부착된후, 금선(112)으로 와이어 본딩된다. 그 후, 상기 와이어 본딩이 완료된 제품은 EMC(110)를 이용하여 몰딩된 상태를 보여준다.
도 2는 종래 기술에 의한 반도체 패키지 제조용 몰드 장치를 설명하기 위한 단면도이다.
도 2를 참조하면, 종래 기술에 의한 반도체 패키지 제조용 몰드 장치의 구성은, 상부 몰드(200), 하부 몰드(202), 상기 상부 몰드에 있는 로케이션 핀(location pin, 204) 및 상기 하부 몰드에 있는 이젝트 핀(Eject pin, 206)으로 구성된다. 따라서, 상기 상부 몰드(200) 및 하부 몰드(202)에 의해 형성되는 캐비티(cavity, 212)에 EMC를 흘려 반도체 패키지(208)를 몰딩하게 된다.
그러나, 노출된 형태의 칩패드(210)가 하부 몰드(202)의 바닥면에 완전히 밀착이 되지 않으며, 칩패드를 일정한 수평 레벨(level)로 유지시키면서 몰딩공정을 수행하는데 많은 어려움이 뒤따르기 때문에, 칩패드 기움(Chippad tilt) 및 노출된 형태의 칩패드(210) 표면에 EMC가 흘러서 굳게되는 플래시(Flash)와 같은 공정결함이 발생하여 칩패드(210)의 열 방출 효과를 저하시키는 문제가 발생한다.
따라서, 이러한 문제를 해결하기 위해서는, 칩패드(210) 표면에 형성된 플래시(Flash) 결함을 제거하기 위한 별도의 공정을 진행해야 하는 문제점이 발생한다.
본 발명이 이루고자 하는 기술적 과제는 칩패드 하단부가 외부로 노출된 형태의 반도체 패키지 몰딩공정에서 칩패드 기움 및 플래시 결함을 방지할 수 있는 반도체 패키지 제조용 몰드 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 패키지 제조용 몰드 장치를 이용한 반도체 패키지 몰딩방법을 제공하는데 있다.
도 1은 칩패드 하단이 외부로 노출되는 형태의 반도체 패키지를 도시한 단면도이다.
도 2는 종래 기술에 의한 반도체 패키지 제조용 몰드 장치를 설명하기 위한 단면도이다.
도 3 내지 도 5는 본 발명에 의한 반도체 패키지 제조용 몰드 장치를 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
300: 상부 몰드, 302: 하부몰드,
304: 로케이션 핀, 306: 이젝트 핀,
308: 하부 몰드 진공홀, 310: 반도체 패키지,
312: 칩패드.
상기 기술적 과제를 달성하기 위하여 본 발명은, 반도체 패키지를 몰딩하기 위한 상부 및 하부 몰드(top & bottom mold)와, 상기 상부 몰드에 형성된 로케이션 핀(location pin)과, 상기 하부 몰드에 형성되고 경화가 완료된 반도체 패키지를 몰드 표면으로부터 떼어주는 기능을 수행하는 이젝트 핀(eject pin) 및 상기 하부 몰드의 바닥면에 형성되어 EMC를 흘려주기 전에 반도체 패키지의 칩패드와 하부 몰드 바닥면을 흡착시키는 기능을 수행하는 몰드 하부 진공홀(vacuum hole)을 구비하는 것을 특징으로 하는 반도체 패키지 제조용 몰드(mold) 장치를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 상부 및 하부 몰드는 전력소자(power device)를 제조하기 위한 용도인 것이 적합하고, 상기 전력소자는 리드프레임 칩패드의 하단부가 몰딩이 끝난 후 외부로 노출되는 형태인 것이 적합하다.
상기 하부 몰드 진공홀은 적어도 하나 이상인 것이 적합하며, 상기 하부 몰드 진공홀은 상기 하부 몰드 진공홀에 진공을 인가할 수 있는 수단에 연결된 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 칩이 탑재된 후 와이어 본딩이 완료된 상태의 리드프레임을 몰드 장치의 하부 몰드로 로딩하는 단계와, 상기 하부 몰드에 형성된 하부 몰드 진공홀에 진공을 인가하여 상기 리드프레임의 칩패드를 하부 몰드의 바닥면에 흡착시키는 단계와, 상기 흡착이 완료된 하부 몰드에 상부 몰드를 다운(down)시켜 반도체 패키지를 형성되기 위한 캐비티(cavity)를 형성하는 단계와, 상기 캐비티로 EMC를 흘려 몰딩작업을 진행하는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 몰딩방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 패키지는 몰딩이 끝난 후에 리드프레임의 칩패드가 외부로 노출되는 형태인 것이 적합하다.
본 발명에 따르면, EMC를 흘려서 몰딩을 수행하기 전에 칩패드 하단부를 하부 몰드 진공홀을 이용하여 몰드의 바닥면에 완전히 흡착시킴으로써, 칩패드 기움 결함 및 플래시 결함을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 3 내지 도 5는 본 발명에 의한 반도체 패키지 제조용 몰드 장치를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명에 의한 반도체 패키지 제조용 몰드 장치의 구성은, ① 상부 몰드(300) 및 하부 몰드(302), ② 상기 상부 몰드(300)에 형성되어 반도체 패키지(310)에서 첫 번째 핀(pin 1)의 위치를 알려주기 위해 사용되는 로케이션 핀(location pin, 304), ③ 상기 하부 몰드(302)에 형성되고, 경화가 완료된 반도체 패키지(310)를 하부 몰드(302)의 표면에서 떼어주는 기능을 수행하는 이젝트 핀(306) 및 ④ 상기 하부 몰드(302)의 표면에 구성되어 노출된 형태의 칩패드(312)를 진공으로 흡착하는 하부 몰드 진공홀(308)로 구성된다. 상기 하부 몰드 진공홀(308)은 내부에 진공을 형성할 수 있는 수단, 즉 진공 펌프(Vacuum pump)의 배관(미도시)과 서로 연결되어 있다.
여기서, 하부 몰드 진공홀(308)은 본 발명의 목적을 달성할 수 있는 주요한 수단이 된다. 즉 몰딩공정을 수행하기 앞서 노출된 형태의 칩패드(312)를 진공을 이용하여 하부몰드(302)의 바닥면에 강력하게 흡착하기 때문에, 몰딩 공정중에서 칩패드(312)의 수평을 유지시켜 칩패드 기움 결함을 방지하고, 상기 흡착된 힘으로 말미암아 노출된 칩패드(312)의 바닥면(A)에 EMC를 흘려서 몰딩공정을 수행하는 동안에 플래시(flash)가 묻지 않도록 한다.
따라서, 상술한 개념을 통한 본 발명에 의한 반도체 패키지의 몰딩방법은, 반도체 칩이 탑재된 후 와이어 본딩이 완료된 상태의 리드프레임을 몰드 장치의 하부 몰드(302)로 로딩(loading)하는 단계와, 상기 하부 몰드(302)에 형성된 하부 몰드 진공홀(308)에 진공을 인가하여 상기 리드프레임의 칩패드(312)를 하부 몰드(302)의 바닥면에 흡착시키는 단계와, 상기 흡착이 완료된 하부 몰드(302)에 상부 몰드(300)를 다운(down)시켜 반도체 패키지를 형성되기 위한 캐비티(cavity, 314)를 형성하는 단계와, 상기 캐비티(314)로 EMC를 흘려 몰딩작업을 진행하는 단계로 이루어진다.
본 발명의 바람직한 실시예에서는 하부 몰드 진공홀(308)을 하나만 형성하였으나, 흡착 강도를 개선하고, 흡착 영역을 다양하게 변경하기 위하여 상기 하부 몰드 진공홀(308)을 하나 이상 형성하여 본 발명을 변형할 수 있다.
도 4는 상기 도 3의 제1 변형예이다.
도 4를 참조하면, 도 3에서는 노출된 형태의 반도체 패키지의 칩패드와, 반도체 패키지의 바닥면이 동일한 레벨이였지만, 본 변형예에서는 칩패드(412)의 바닥면(A)이 반도체 패키지(410)의 바닥면과 비교하여 L1의 깊이만큼 들어가 있다. 상기 L1은 3㎜ 이내인 것이 적합하다. 따라서 하부 몰드(402)의 바닥면은 도 3처럼 수평이 아니라 약간 돌출되어 있다. 나머지 부재는 도 3과 동일하기 때문에 중복을 피하여 설명을 생략한다.
도 5는 상기 도 3의 제2 변형예이다.
도 5를 참조하면, 상기 도 4의 제1 변형예는 칩패드의 바닥면(A)이 반도체 패키지의 바닥면과 비교하여 L1의 깊이만큼 들어가 있었지만, 본 제2 변형예는 반대로 L2의 깊이만큼 돌출된 형태를 띠고 있다. 따라서 하부 몰드(502)의 바닥면은 약간 들어가 있는 형상이 된다. 상기 도 3 및 도 4와 중복되는 부분을 설명을 생략한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째, 하부 몰드의 바닥면에 하부 몰드 진공홀을 형성한 후, 몰딩공정을 수행하여 반도체 패키지의 제조공정에서 노출된형태의 칩패드가 기우는 결함이나, 노출된 형태의 칩패드 바닥면에 플래시가 발생하는 결함을 방지할 수 있다.

Claims (8)

  1. 반도체 패키지를 몰딩하기 위한 상부 및 하부 몰드(top & bottom mold);
    상기 상부 몰드에 형성된 로케이션 핀(location pin);
    상기 하부 몰드에 형성되고 경화가 완료된 반도체 패키지를 몰드 표면으로부터 떼어주는 기능을 수행하는 이젝트 핀(eject pin); 및
    상기 하부 몰드의 바닥면에 형성되어 EMC를 흘려주기 전에 반도체 패키지의 칩패드와 하부 몰드 바닥면을 흡착시키는 기능을 수행하는 몰드 하부 진공홀(vacuum hole)을 구비하는 것을 특징으로 하는 반도체 패키지 제조용 몰드(mold) 장치.
  2. 제1항에 있어서,
    상기 상부 및 하부 몰드는 전력소자(power device)를 제조하기 위한 용도인 것을 특징으로 하는 반도체 패키지 제조용 몰드 장치.
  3. 제2항에 있어서,
    상기 전력소자는 리드프레임 칩패드의 하단부가 몰딩이 끝난 후 외부로 노출되는 형태인 것을 특징으로 하는 반도체 패키지 제조용 몰드 장치.
  4. 제1항에 있어서,
    상기 하부 몰드 진공홀은 적어도 하나 이상인 것을 특징으로 하는 반도체 패키지 제조용 몰드 장치.
  5. 제1항에 있어서,
    상기 하부 몰드 진공홀은 상기 하부 몰드 진공홀에 진공을 인가할 수 있는 수단에 연결된 것을 특징으로 하는 반도체 패키지 제조용 몰드 장치.
  6. 제3항에 있어서,
    상기 칩패드가 외부로 노출된 정도는, 반도체 패키지의 EMC 바닥면과 수평으로 노출되거나, 약간 들어가 노출되거나 혹은 약간 돌출되어 노출된 것을 특징으로 하는 반도체 패키지 제조용 몰드 장치.
  7. 반도체 칩이 탑재된 후 와이어 본딩이 완료된 상태의 리드프레임을 몰드 장치의 하부 몰드로 로딩하는 단계;
    상기 하부 몰드에 형성된 하부 몰드 진공홀에 진공을 인가하여 상기 리드프레임의 칩패드를 하부 몰드의 바닥면에 흡착시키는 단계;
    상기 흡착이 완료된 하부 몰드에 상부 몰드를 다운(down)시켜 반도체 패키지를 형성되기 위한 캐비티(cavity)를 형성하는 단계; 및
    상기 캐비티로 EMC를 흘려 몰딩작업을 진행하는 단계를 구비하는 것을 특징으로 하는 반도체 패키지 몰딩방법.
  8. 제7항에 있어서,
    상기 반도체 패키지는 몰딩이 끝난 후에 리드프레임의 칩패드가 외부로 노출되는 형태인 것을 특징으로 하는 반도체 패키지 몰딩방법.
KR1020010012240A 2001-03-09 2001-03-09 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법 KR20020072126A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010012240A KR20020072126A (ko) 2001-03-09 2001-03-09 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010012240A KR20020072126A (ko) 2001-03-09 2001-03-09 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법

Publications (1)

Publication Number Publication Date
KR20020072126A true KR20020072126A (ko) 2002-09-14

Family

ID=27696919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010012240A KR20020072126A (ko) 2001-03-09 2001-03-09 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법

Country Status (1)

Country Link
KR (1) KR20020072126A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972230B2 (en) 2007-01-18 2011-07-05 Full Flight Technology, Llc Systems and apparatus for archery equipment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455833A (en) * 1987-08-26 1989-03-02 Mitsui High Tec Method and apparatus for packaging semiconductor device
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
JPH05144865A (ja) * 1991-07-26 1993-06-11 Sony Corp 半導体装置の製造方法と製造装置
KR20000002701A (ko) * 1998-06-23 2000-01-15 윤종용 몰딩장치
KR20000013176A (ko) * 1998-08-05 2000-03-06 윤종용 공압을 이용한 패키지 분리핀을 포함하는 성형 금형
KR20000015539A (ko) * 1998-08-31 2000-03-15 김규현 F－bga 반도체패키지의 제조방법 및 몰드금형 구조

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455833A (en) * 1987-08-26 1989-03-02 Mitsui High Tec Method and apparatus for packaging semiconductor device
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
JPH05144865A (ja) * 1991-07-26 1993-06-11 Sony Corp 半導体装置の製造方法と製造装置
KR20000002701A (ko) * 1998-06-23 2000-01-15 윤종용 몰딩장치
KR20000013176A (ko) * 1998-08-05 2000-03-06 윤종용 공압을 이용한 패키지 분리핀을 포함하는 성형 금형
KR20000015539A (ko) * 1998-08-31 2000-03-15 김규현 F－bga 반도체패키지의 제조방법 및 몰드금형 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7972230B2 (en) 2007-01-18 2011-07-05 Full Flight Technology, Llc Systems and apparatus for archery equipment

Similar Documents

Publication Publication Date Title
US20060055080A1 (en) Semiconductor package having flash-free contacts and techniques for manufacturing the same
JP2009513029A (ja) 封止の改善された半導体装置
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
US20030137038A1 (en) Grounding of package substrates
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
KR20020072126A (ko) 반도체 패키지 제조용 몰드장치 및 이를 이용한 반도체패키지 몰딩방법
JP2010165777A (ja) 半導体装置及びその製造方法
JP5377807B2 (ja) 型、封入装置及び封入法
JP5420737B2 (ja) 半導体装置の製造方法
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
JP2555931B2 (ja) 半導体装置の製造方法
CN111863634B (zh) 超薄封装结构的制作方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
JPH0582573A (ja) 樹脂封止型半導体装置用金型
KR100404251B1 (ko) 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치
KR20030028100A (ko) Ｔｂｇａ 패키지 조립 공정용 컬 분리 장치와 방법
JPH03167834A (ja) 樹脂封止型半導体装置
KR100439188B1 (ko) 반도체 패키지 몰딩장치
KR200292411Y1 (ko) 스몰 다이패드 패키지용 리드프레임
US20040169276A1 (en) Method of packaging a semiconductor chip
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치
JPH11297921A (ja) 半導体装置用フレームおよびその製造方法並びに半導体装置用フレームを用いた半導体装置の製造方法
KR20010019852A (ko) 반도체 칩 몰딩 설비
KR100970215B1 (ko) Ｆｂｇａ 패키지 제조용 금형
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application