KR100439188B1 - 반도체 패키지 몰딩장치 - Google Patents

반도체 패키지 몰딩장치 Download PDF

Info

Publication number
KR100439188B1
KR100439188B1 KR10-2001-0058531A KR20010058531A KR100439188B1 KR 100439188 B1 KR100439188 B1 KR 100439188B1 KR 20010058531 A KR20010058531 A KR 20010058531A KR 100439188 B1 KR100439188 B1 KR 100439188B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
molding
upper die
type
lower die
Prior art date
Application number
KR10-2001-0058531A
Other languages
English (en)
Other versions
KR20030025484A (ko
Inventor
이재승
곽승주
고재원
Original Assignee
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 칩팩코리아 filed Critical 주식회사 칩팩코리아
Priority to KR10-2001-0058531A priority Critical patent/KR100439188B1/ko
Publication of KR20030025484A publication Critical patent/KR20030025484A/ko
Application granted granted Critical
Publication of KR100439188B1 publication Critical patent/KR100439188B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 몰딩물질(molding compound)을 사용하여 TBGA(Taped Ball Grid Array) 타입 또는 EPBGA(Enhanced Power Ball Grid Array)타입의 패키지를 몰딩 시, 상기 물질물질에 발생된 기포를 용이하게 제거할 수 있는 반도체 패키지 몰딩장치에 관해 개시한다.
상기 개시된 본 발명의 반도체 패키지 몰딩장치는 반도체패키지가 안착되는 하부다이와, 하부다이와 일정간격으로 이격되도록 위치되며, 업/다운동작에 의해 반도체패키지를 클램핑하는 상부다이와, 상부다이에 업/다운 구동력을 주기 위한 전원공급부와, 하부다이와 상부다이에 각각 형성되어 기포를 제거하기 위한 기포제거부를 포함한다.

Description

반도체 패키지 몰딩장치{equipment for molding of semiconductor package}
본 발명은 반도체 패키지의 제조장치 및 이를 이용한 제조방법에 관한 것으로, 보다 상세하게는 몰딩물질(molding compound)을 사용하여 TBGA(Taped Ball Grid Array) 타입 또는 EPBGA(Enhanced Power Ball Grid Array)타입의 패키지를 몰딩 시, 상기 물질물질에 발생된 기포를 용이하게 제거할 수 있는 반도체패키지 몰딩장치에 관한 것이다.
일반적으로 알려진 바와 같이, 전자제품의 사이즈(size)가 경박단소화 되어가고, 반도체 칩의 집적도가 높아지고 연산속도가 증가되어 감에 따라, 합성수지몰드를 이용하지 않고, 합성수지재의 서킷테이프(circuit tape)를 이용하는 TBGA (Taped Ball Grid Array)타입의 패키지와 구동시 열방출을 위한 히트싱크(heat sink)가 구비되어 있으며, 파워(Power) 비·지·에이 패키지라고도 불리우는 EPBGA(EPBGA : Enhanced Power Ball Grid Array package)타입의 패키지가 개발되었다.
하기에서는 편의상 TBGA타입의 반도체 패키지의 제조과정 만을 언급하기로 한다.
도 1a 내지 도 1d는 종래 기술에 따른 TBGA타입의 반도체 패키지의 제조과정을 보인 공정단면도이다.
상기 서킷테이프(1)는, 도 1a에 도시한 바와 같이, 폴리이미드 필름(polyimide film)에 회로를 형성한 서킷필름(circuit film)(2)의 배면에 형성된 접착층(4)과, 상기 접착층(4) 상에 부착되어 상기 접착층(4)이 오염되는 것을 방지하기 위한 보호테이프(6)로 구성된다.
상기 구성을 가진 서킷테이프를 이용한 TBGA 타입의 반도체 패키지의 제조방법은, 도 1b에 도시된 바와 같이, 먼저 서킷테이프(1)로부터 보호테이프(6)를 제거한다. 이어서, 도 1c에 도시된 바와 같이, 기판(10) 표면에 접착층(4)에 의해 서킷필름(2)을 부착시킨 후, 기판(10)의 안착부(11)에 반도체칩(8)을 탑재시킨다.이때, 상기 반도체 칩(8)은 양면 접착테이프(미도시) 또는 접착제에 의해 안착부(11)에 탑재된다.
그 다음, 와이어본딩 공정에 의해 반도체 칩(8)의 칩패드(미도시)과 서킷필름(2)을 연결시키는 본딩와이어(14)를 형성한다. 이때, 본딩와이어(14)는 반도체칩(8)과 서킷필름(2)의 회로를 상호 연결하는 역할을 한다.
이어서, 서킷회로(2) 상에 반도체 칩(8)을 애워싸도록 댐(dam)(12)을 형성한다. 이때, 댐(12)은 시린지(syringe)를 이용하여 에폭시(epoxy) 등의 코팅액을 주입하여 형성한다.
상기 댐(12)은 이 후의 패키지 몰딩 공정에서 주입되는 용융된 열경화성 수지가 외부로 흘러넘치는 현상을 방지하기 위한 역할을 한다.
그 다음, 도 1d에 도시된 바와 같이, 액상의 용융된 열경화성 수지를 이용하여 필링(filling) 공정에 의해 반도체 칩(8)을 덮는 몰딩체(16)를 형성한다.
이때, 상기 필링 공정 진행 시에 열처리 공정이 수반된다. 상기 몰딩체(16)는 반도체 칩(8)을 외부 환경으로부터 보호하기 위한 것이다.
이 후, 상기 서킷필름(2)의 회로면에 작은 납알갱이로 구성된 솔더볼(12)을 부착하여 패키지 제조를 완성한다.
상기 서킷테이프(1)를 이용한 TBGA 타입의 패키지는 통상적인 반도체 패키지에 비해, 전기신호의 이동경로가 짧아져 처리속도가 향상되며 저전력구동이 가능할 뿐 아니라, 작은 크기에 더 많은 리드를 넣을 수 있으며, 열발생 및 방출에도 유리하다.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도이다.
그러나, 종래 기술에서는 액상의 용융된 열경화성 수지를 이용하여 TBGA 타입의 패키지 또는 EPBGA 타입의 패키지를 몰딩할 경우, 댐 형성공정, 필링 공정 및 열공정 등을 거치면서, 도 2에 도시된 바와 같이, 열경화성 수지에 기포(void)(a)가 발생되었다.
따라서, 상기 기포(a)발생에 의해 다량의 제품이 불량하게 되어 생산 수율이 저하된 문제점이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, TBGA 또는 EPBGA 타입의 반도체 패키지의 몰딩 공정 시, 기포가 발생되는 것을 억제할 수 있는 반도체 패키지 몰딩장치를 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 패키지의 제조과정을 보인 공정단면도.
도 2는 종래 기술에 따른 문제점을 도시한 공정단면도.
도 3은 본 발명에 따른 반도체 패키지 몰딩장치의 단면도.
도면의 주요부분에 대한 부호의 설명
100. 반도체패키지 110. 하부다이
112. 제 2기포제거부 114. 가열부
120. 상부다이 122. 제 1기포제거부
124. 진공흡입구 140. 전원공급부
상기 목적을 달성하기 위한 본 발명의 반도체 패키지 몰딩장치는 상기 반도체패키지가 안착되며, 상기 반도체패키지에 열을 공급하기 위한 가열부 및 상기 반도체패키지 방향으로 초음파를 공급하여 상기 공급된 초음파의 진동에 의해 상기 반도체패키지의 몰딩 공정 시 발생되는 기포를 제거하기 위한 제 1기포제거부를 가진 하부다이와, 하부다이와 일정간격으로 이격되도록 위치되며, 업/다운동작에 의해 상기 반도체패키지를 클램핑하는 상부다이와, 상부다이에 진공흡입구 형태로 형성되며, 진공흡입 방식에 의해 상기 반도체패키지의 몰딩 공정시 발생되는 기포를 제거하기 위한 제 2기포제거부와, 상부다이에 업/다운 구동력을 주기 위한 전원공급부를 포함한 것을 특징으로 한다.상기 반도체 패키지와 상기 제 1기포제거부 사이에 개재되어 상기 반도체패키지에 열을 공급하기 위한 가열부가 추가된다.상기 반도체패키지로는 TBGA 타입 또는 EPBGA 타입을 이용한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 반도체 패키지 몰딩장치는 TBGA 타입 또는 EPBGA 타입의 반도체패키지에 모두 적용되나, 편의상 하기에서는 TBGA 타입의 반도체패키지에 적용한 것을 예로 하여 설명한다.
도 3은 본 발명에 따른 반도체 패키지 몰딩장치의 단면도이다.
본 발명의 반도체 패키지 몰딩장치는, 도 3에 도시된 바와같이, 크게 하부다이(110)와, 상부다이(120)으로 나뉜다.
상기 하부다이(110)는 상부에 반도체패키지(100)가 안착되며, 하부에 반도체패키지(100)에 열을 공급하기 위한 가열부(114) 및 상기 가열부(114) 하단에 형성되어 반도체패키지(100) 방향으로의 초음파를 공급하고, 상기 공급된 초음파의 진동에 의해 기포를 제거하는 제 1기포제거부(112)가 각각 형성되어 있다.
상기 상부다이(120)는 하부다이(110)와 일정간격으로 이격되도록 위치되고, 업/다운(up/down)동작에 의해 반도체패키지(100)를 클램핑(clamping)한다. 도면부호 122는 반도체패키지(100)를 클램핑하는 부위를 도시한 것이다.
상기 상부다이(120)에는 열경화성 수지에 발생된 기포를 제거하기 위한 제 2기포제거부(122)가 형성되어 있다. 이때, 상기 제 2기포제거부(122)에는 표면에 다수의 진공흡입구(124)가 형성되어 있으며, 상기 진공흡입구(124)에 의해 반도체패키지(100)의 열경화성 수지에 발생된 기포가 흡입되어 외부로 배기된다.
전원공급부(140)는 상부다이(120)와 전기적으로 연결되어 상부다이(120)에 업/다운 구동력을 공급한다.
상기 구성을 가진 본 발명의 반도체 패키지 몰딩장치는, 먼저 시린지를 이용하여 용융된 열경화성 수지를 필링한 후, 도 3에 도시된 바와 같이, 하부다이(110)의 가열부(114)에 의해 큐어링(curing) 공정을 진행한다.
이때, 제 1기포제거부(112)로부터 초음파가 반도체패키지(100)에 공급됨에 따라, 열경화성 수지에 발생된 기포가 상기 초음파의 진동에 의해 제거된다.
상기 제 2기포제거부(112)는 일렉트로마그네틱(electromagnetic) 또는 피에조(piezo) 세라믹(ceramic) 등을 적용할 수도 있다.
또한, 상부다이(120)의 제 2기포제거부(122)에 의해 열경화성 수지에 발생된 기포를 진공흡입하여 외부로 배기시킨다.
본 발명에서는 열경화성 수지를 이용하여 반도체패키지에 몰딩 공정을 진행 할 경우, 상기 열경화성 수지에 발생된 기포를 진공흡입 방식 및 초음파에 의한 진동방식으로 용이하게 제거할 수 있다.
이상에서와 같이, 본 발명에서는 열경화성 수지를 이용하여 TBGA 타입 또는 EPBGA 타입 반도체패키지에 몰딩 공정을 진행할 경우, 상기 열경화성 수지에 발생된 기포를 진공흡입 방식 및 초음파에 의한 진동 방식에 의해 용이하게 제거할 수 있다.
따라서, 제품의 불량율을 낮출 수 있으므로 생산 수율이 향상된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (6)

  1. 상기 반도체패키지가 안착되며, 상기 반도체패키지에 열을 공급하기 위한 가열부 및 상기 반도체패키지 방향으로 초음파를 공급하여 상기 공급된 초음파의 진동에 의해 상기 반도체패키지의 몰딩 공정 시 발생되는 기포를 제거하기 위한 제 1기포제거부를 가진 하부다이와,
    상기 하부다이와 일정간격으로 이격되도록 위치되며, 업/다운동작에 의해 상기 반도체패키지를 클램핑하는 상부다이와,
    상기 상부다이에 진공흡입구 형태로 형성되며, 진공흡입 방식에 의해 상기 반도체패키지의 몰딩 공정시 발생되는 기포를 제거하기 위한 제 2기포제거부와,
    상기 상부다이에 업/다운 구동력을 주기 위한 전원공급부를 포함하여 구성되는 것을 특징으로 하는 반도체패키지 몰딩장치.
  2. 삭제
  3. 제 1항에 있어서, 상기 반도체 패키지와 상기 제 1기포제거부 사이에 개재되어 상기 반도체패키지에 열을 공급하기 위한 가열부가 추가된 것을 특징으로 하는 반도체패키지 몰딩장치.
  4. 제 1항에 있어서, 상기 반도체패키지는 TBGA 타입 또는 EPBGA 타입인 것을 특징으로 하는 반도체패키지 몰딩장치.
  5. 삭제
  6. 삭제
KR10-2001-0058531A 2001-09-21 2001-09-21 반도체 패키지 몰딩장치 KR100439188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058531A KR100439188B1 (ko) 2001-09-21 2001-09-21 반도체 패키지 몰딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0058531A KR100439188B1 (ko) 2001-09-21 2001-09-21 반도체 패키지 몰딩장치

Publications (2)

Publication Number Publication Date
KR20030025484A KR20030025484A (ko) 2003-03-29
KR100439188B1 true KR100439188B1 (ko) 2004-07-07

Family

ID=27724982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0058531A KR100439188B1 (ko) 2001-09-21 2001-09-21 반도체 패키지 몰딩장치

Country Status (1)

Country Link
KR (1) KR100439188B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200468411Y1 (ko) * 2011-12-16 2013-08-09 세메스 주식회사 반도체 소자들을 건조하기 위한 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139397A (ja) * 1995-11-14 1997-05-27 Rohm Co Ltd 樹脂モールド装置及びこれを用いた半導体装置
JPH09312308A (ja) * 1996-05-21 1997-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
KR19990085085A (ko) * 1998-05-13 1999-12-06 김영환 반도체 패키지 제조용 몰딩장치
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JP2001144115A (ja) * 1999-11-10 2001-05-25 Mitsumi Electric Co Ltd 集積回路パッケージング方法及び集積回路パッケージング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139397A (ja) * 1995-11-14 1997-05-27 Rohm Co Ltd 樹脂モールド装置及びこれを用いた半導体装置
JPH09312308A (ja) * 1996-05-21 1997-12-02 Oki Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
KR19990085085A (ko) * 1998-05-13 1999-12-06 김영환 반도체 패키지 제조용 몰딩장치
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JP2001144115A (ja) * 1999-11-10 2001-05-25 Mitsumi Electric Co Ltd 集積回路パッケージング方法及び集積回路パッケージング装置

Also Published As

Publication number Publication date
KR20030025484A (ko) 2003-03-29

Similar Documents

Publication Publication Date Title
JP3578770B2 (ja) 半導体装置
US7414319B2 (en) Semiconductor chip assembly with metal containment wall and solder terminal
US5832600A (en) Method of mounting electronic parts
US6740576B1 (en) Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US20040126931A1 (en) Chip on board and heat sink attachment methods
US6110755A (en) Method for manufacturing semiconductor device
US6329228B1 (en) Semiconductor device and method of fabricating the same
WO2008076126A1 (en) High thermal performance packaging for circuit dies
US7811863B1 (en) Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
KR20080075482A (ko) 반도체 장치의 제조 방법
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
KR100439188B1 (ko) 반도체 패키지 몰딩장치
JP3498693B2 (ja) チップの実装方法及びチップの実装体
JP2003258158A (ja) 半導体装置の製造方法
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP2001007260A (ja) 半導体装置及びその製造方法
JP2003168696A (ja) 半導体装置の製造方法
TWI231590B (en) Window-type semiconductor package and fabrication method thereof
JPH06326211A (ja) 半導体パッケージと回路基板およびそれを用いた電子機器
ITMI951076A1 (it) Processo di fabbricazione di moduli circuitali ibridi includenti dispositivi elettronici in chip
JP2011009774A (ja) 半導体装置の製造方法
KR100886701B1 (ko) 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
TW202034471A (zh) 半導體封裝及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150608

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170614

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180614

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190613

Year of fee payment: 16