JP2003168696A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003168696A
JP2003168696A JP2001368122A JP2001368122A JP2003168696A JP 2003168696 A JP2003168696 A JP 2003168696A JP 2001368122 A JP2001368122 A JP 2001368122A JP 2001368122 A JP2001368122 A JP 2001368122A JP 2003168696 A JP2003168696 A JP 2003168696A
Authority
JP
Japan
Prior art keywords
substrate
molding
sealing resin
mold
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001368122A
Other languages
English (en)
Inventor
Kazuhiko Obata
和彦 小畑
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Kenichi Imura
健一 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP2001368122A priority Critical patent/JP2003168696A/ja
Publication of JP2003168696A publication Critical patent/JP2003168696A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 外観ボイドの発生を防いで一括モールドパッ
ケージの製造歩留まりを向上することのできる技術を提
供する。 【解決手段】 基板２上のレジスト６のうち、一括モー
ルドされた封止用樹脂９の全外周または外周の少なくと
もいずれか１辺の下、あるいは成形金型のエアベント１
１の下に位置する領域を所定の幅を持って除去する。上
記領域はエアベントまたは簡易的な樹脂溜まりの役目を
果たし、これにより、ボイドがトラップされにくくなっ
て外観ボイドの発生を防ぐことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
技術に関し、特に、一括モールドタイプＣＳＰ（chip s
ize package）に適用して有効な技術に関する。
【０００２】
【従来の技術】所定の集積回路が形成された半導体チッ
プは、リードフレームと電気的に接続された後、外的雰
囲気や機械的衝撃から保護するために、モールド工程で
樹脂封止される。なお、半導体装置のモールド工程を詳
細に記載している例としては、たとえば日経ＢＰ発行、
「実践講座ＶＬＳＩパッケージング技術（下）」１９９
３年５月３１日発行、Ｐ３１〜Ｐ４０などがある。
【０００３】樹脂封止方法としては、１回に数１０〜数
１００個程度の成形ができてコストが安いトランスファ
ーモールドが主流となっている。このトランスファーモ
ールド方式によって半導体チップが封止されたパッケー
ジの一つに、一括モールドタイプＣＳＰがある。一括モ
ールドパッケージ技術は、あらゆるサイズの複数の半導
体チップを基板上に搭載した後、封止用樹脂でモールド
し、さらに封止用樹脂および基板をダイシングラインに
沿って切断することにより個々の半導体製品を製造する
技術である。
【０００４】
【発明が解決しようとする課題】しかしながら、上記一
括モールドパッケージ技術においては、以下の課題があ
ることを本発明者は見いだした。
【０００５】一括モールドパッケージでは、基板に搭載
される半導体チップの数量およびチップサイズに依存し
て、半導体チップからモールド端までの距離が異なり、
その距離の長短によってモールド成形時の封止用樹脂の
充填時差を補正することができる。
【０００６】しかし、上記距離が著しく短い場合、また
は半導体チップが有る領域と無い領域とで封止用樹脂の
充填性に相対的に大きな差が見られる場合は、封止用樹
脂の充填時差を補正することができずにボイドをトラッ
プするため、外観ボイドが生ずることがあり、一括モー
ルドパッケージの製造歩留まりの低下を招いてしまう。
成型金型での対策として、エアベントを深くする方法が
あるが、深くしすぎると樹脂漏れが発生するなどの問題
が生ずる。
【０００７】本発明の目的は、外観ボイドの発生を防い
で一括モールドパッケージの製造歩留まりを向上するこ
とのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１０】本発明は、多層化された配線によって構成
され、かつ最上層配線上にレジストが塗布された基板を
用意する工程と、基板の表面に複数の半導体チップを搭
載する工程と、成形金型を用いて、複数の半導体チップ
を覆って基板上を封止用樹脂により一括モールドする工
程とを有し、基板上を一括モールドする工程に先立ち、
モールド部の全外周または外周の少なくともいずれか１
辺の下、あるいは成形金型のエアベントの下に位置する
レジストを所定の幅を持って除去するものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００１２】（実施の形態１）図１は、本実施の形態１
である一括モールドタイプＣＳＰの一例を示す概略断面
図である。図２は、図１のＡ領域を拡大して示す概略断
面図である。図中、１は半導体チップ、２は基板、３は
下金型、４は上金型、５は銅パターン、６はレジスト、
７はキャビティ、８はゲート、９は封止用樹脂、１０は
ワイヤ、１１はエアベントである。
【００１３】複数の半導体チップ１が搭載された基板２
が下金型３に設置され、さらに上金型４によって固定さ
れている。基板２には、ベース基板に絶縁層と導体配線
とを交互に積み上げるように繰り返し形成して多層化さ
れた配線板、いわゆるビルドアップ配線板を例示するこ
とができる。基板２は、たとえば１ｍｍ程度の厚さであ
り、配線は、たとえば銅パターン５によって構成されて
いる。また、基板２の両面には、最上層の配線を保護す
るために、たとえば２０〜３０μｍ程度の厚さのレジス
ト（図中、相対的に濃い網掛けのハッチングで示す）６
が塗布されている。
【００１４】下金型３と上金型４との間のキャビティ７
内には、ゲート８から注入された封止用樹脂（図中、相
対的に薄い網掛けのハッチングで示す）９が充填されて
おり、半導体チップ１、および半導体チップ１と基板２
上の電極とを繋ぐワイヤ１０が封止用樹脂９によって封
止されている。上金型４には、封止用樹脂９を注入する
際にキャビティ７内の樹脂充填部の空気およびガスを外
部へ送り出すためのエアベント１１が設けられており、
その深さは、たとえば３０〜５０μｍ程度である。
【００１５】さらに、基板２上のレジスト６のうち、一
括モールドされた封止用樹脂（以下、モールド部と称
す）９の外周の下に位置する領域が所定の幅を持って除
去されている。上記領域は、モールド部の全外周または
外周の少なくともいずれか１辺の下、あるいは成形金型
のエアベントの下に位置する領域とすることができる。
レジスト６が除去された領域はエアベントまたは簡易的
な樹脂溜まりの役目を果たし、トラップされた空気およ
びガスを逃げやすくすることができる。これにより、ボ
イドがトラップされにくくなり、外観ボイドの発生を防
ぐことができる。
【００１６】次に、本実施の形態１である一括モールド
タイプＣＳＰの製造方法の一例を図３〜図１６を用いて
工程順に説明する。
【００１７】図３は、基板の概略斜視図であり、図４
は、基板の概略断面図である。ここでは、基板２を用意
する。基板２は、たとえばビルドアップ配線板を例示す
ることができる。また、基板２の両面には、たとえば２
０〜３０μｍ程度の厚さのレジスト６が塗布されている
が、後に形成されるモールド部の全外周の下のレジスト
６は所定の幅を持って除去されている。なお、レジスト
６が除去される領域は、モールド部の外周の少なくとも
いずれか１辺または成形金型のエアベントの下であって
もよい。
【００１８】次いで、図５は、続く製造工程における図
３と同じ箇所の概略斜視図であり、図６は、続く製造工
程における図４と同じ箇所の概略断面図である。ここで
は、基板２上の所定の位置にペレット付け剤を用いて複
数の半導体チップ１を搭載する（ペレット付け工程）。
【００１９】次いで、図７は、続く製造工程における図
３と同じ箇所の概略斜視図であり、図８は、続く製造工
程における図４と同じ箇所の概略断面図である。ここで
は、半導体チップ１と基板２上の電極とをワイヤ１０、
たとえば金線によって結線する（ワイヤボンディング工
程）。
【００２０】次いで、図９は、続く製造工程における図
３と同じ箇所の概略斜視図であり、図１０は、続く製造
工程における図４と同じ箇所の概略断面図である。ここ
では、半導体チップ１およびワイヤ１０を封止用樹脂９
によって封止する（一括モールド工程）。たとえば次の
ようにして一括モールドを行う。
【００２１】まず、モールド装置の上金型を上げて、半
導体チップ１を搭載した基板２を下金型に設置する。そ
の後、上金型を下げて基板２を固定する。続いて樹脂タ
ブレットをプレヒータで加熱した後、樹脂粘度を下げて
から成形金型内へ封止用樹脂を投入する。続いてブラン
ジャを下げて、封止用樹脂をポットからランナをへて、
キャビティ内へ注入する。この際、モールド部の全外周
の下のレジスト６が除去されていることから、その部分
のエアベントが広くなり、トラップされた空気およびガ
スが逃げやすくなる。
【００２２】次に、キャビティ内に充填された封止用樹
脂を重合反応によって硬化させた後、上金型と下金型と
を開けて、封止用樹脂で覆われた基板２およびランナな
どを取り出す。その後、不要な封止用樹脂を除去し、さ
らに相対的に高い温度で加熱することによって重合反応
を完成させる。
【００２３】次いで、図１１は、続く製造工程における
基板の裏面（半導体チップ１が搭載された面の裏側とな
る面）の概略斜視図であり、図１２は、続く製造工程に
おける図４と同じ箇所の概略断面図である。ここでは、
基板２の裏面に、実装基板との接続のための半田ボール
１２を付ける（ボール付け工程）。
【００２４】次いで、図１３は、続く製造工程における
図３と同じ箇所の概略斜視図であり、図１４は、続く製
造工程における図４と同じ箇所の概略断面図である。こ
こでは、封止用樹脂９および基板２をダイシングライン
に沿って切断して、個々の半導体装置を製造する（切断
工程）。図１５は、完成した１つの半導体装置の概略斜
視図であり、図１６は、完成した１つの半導体装置の概
略断面図である。
【００２５】このように、本実施の形態１によれば、モ
ールド部の全外周または外周の少なくともいずれか１辺
の下、あるいは成形金型のエアベントの下に位置する基
板２上のレジスト６を除去した領域が、エアベントまた
は簡易的な樹脂溜まりの役目を果たすことができるの
で、モールド工程においてトラップされた空気およびガ
スが逃げやすくなる。これにより、ボイドがトラップさ
れにくくなり、外観ボイドの発生を防ぐことができる。
【００２６】（実施の形態２）図１７は、本実施の形態
２である一括モールドタイプＣＳＰの一部を拡大して示
す概略断面図である。
【００２７】前記本実施の形態１と同様に、基板２に
は、たとえば銅パターン５によって構成される導体配線
が形成されており、基板２の両面には、最上層の配線を
保護するために、たとえば２０〜３０μｍ程度の厚さの
レジスト６が塗布されている。さらに、下金型３と上金
型４との間のキャビティ内には封止用樹脂９が充填され
ており、半導体チップ１およびワイヤ１０が封止用樹脂
９によって封止されている。上金型４には、たとえば３
０〜５０μｍ程度の深さのエアベント１１が設けられて
いる。
【００２８】しかし、半導体チップ１が搭載された基板
２の表面の最上層配線のうち、モールドの全外周または
外周の少なくともいずれか１辺の下、あるいは成形金型
のエアベントの下に位置する所定の銅パターン５が除去
されている。銅パターン５が除去された領域はエアベン
トまたは簡易的な樹脂溜まりの役目を果たし、トラップ
された空気およびガスを逃げやすくすることができる。
これにより、ボイドがトラップされにくくなり、外観ボ
イドの発生を防ぐことができる。
【００２９】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【００３０】たとえば、前記実施の形態では、モールド
される製品として一括モールドタイプＣＳＰを挙げた
が、その他の基板をモールドするいかなる半導体製品、
たとえばＬＧＡ（land grid array）、ＢＧＡ（ball gr
id array）などのモールド品などにも適用することがで
きる。
【００３１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００３２】モールド部の全外周または外周の少なくと
もいずれか１辺の下、あるいは成形金型のエアベントの
下に位置する基板上のレジストまたは最上層配線を除去
して、エアベントまたは簡易的な樹脂溜まりの役目を果
たす領域を形成することにより、ボイドがトラップされ
にくくなり、外観ボイドの発生を防ぐことができるの
で、一括モールドパッケージの製造歩留まりを向上する
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である一括モールドタイ
プＣＳＰの一例を示す概略断面図である。
【図２】図１のＡ領域を拡大して示す概略断面図であ
る。
【図３】本発明の一実施の形態である一括モールドタイ
プＣＳＰの製造工程中の概略斜視図である。
【図４】図３と同じ工程時の一括モールドタイプＣＳＰ
の概略断面図である。
【図５】図３、図４に続く一括モールドタイプＣＳＰの
製造工程中の図３と同じ箇所の概略斜視図である。
【図６】図５と同じ工程時の一括モールドタイプＣＳＰ
の概略断面図である。
【図７】図５、図６に続く一括モールドタイプＣＳＰの
製造工程中の図３と同じ箇所の概略斜視図である。
【図８】図７と同じ工程時の一括モールドタイプＣＳＰ
の概略断面図である。
【図９】図７、図８に続く一括モールドタイプＣＳＰの
製造工程中の図３と同じ箇所の概略斜視図である。
【図１０】図９と同じ工程時の一括モールドタイプＣＳ
Ｐの概略断面図である。
【図１１】図９、図１０に続く一括モールドタイプＣＳ
Ｐの製造工程中の図３と同じ箇所の概略斜視図である。
【図１２】図１１と同じ工程時の一括モールドタイプＣ
ＳＰの概略断面図である。
【図１３】図１１、図１２に続く一括モールドタイプＣ
ＳＰの製造工程中の図３と同じ箇所の概略斜視図であ
る。
【図１４】図１３と同じ工程時の一括モールドタイプＣ
ＳＰの概略断面図である。
【図１５】本発明の一実施の形態である半導体製品を示
す概略斜視図である。
【図１６】本発明の一実施の形態である半導体製品を示
す概略断面図である。
【図１７】本発明の他の実施の形態である一括モールド
タイプＣＳＰの一部を拡大して示す概略断面図である。
【符号の説明】
１ 半導体チップ ２ 基板 ３ 下金型 ４ 上金型 ５ 銅パターン ６ レジスト ７ キャビティ ８ ゲート ９ 封止用樹脂 １０ ワイヤ １１ エアベント １２ 半田ボール
フロントページの続き (72)発明者 倉冨 文司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 清水 福美 東京都青梅市藤橋３丁目３番地２ 日立東 京エレクトロニクス株式会社内 (72)発明者 井村 健一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F061 AA01 BA03 CA21 CB12 CB13 DA08

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）多層化された配線によって構成さ
    れ、かつ最上層配線上にレジストが塗布された基板を用
    意する工程と、（ｂ）前記基板の表面に複数の半導体チ
    ップを搭載する工程と、（ｃ）前記複数の半導体チップ
    を覆って前記基板上を封止用樹脂により一括モールドす
    る工程とを有し、 前記（ｃ）工程に先立ち、モールド部の全外周または外
    周の少なくともいずれか１辺の下に位置する前記レジス
    トを所定の幅を持って除去することを特徴とする半導体
    装置の製造方法。
  2. 【請求項２】 （ａ）多層化された配線によって構成さ
    れ、かつ最上層配線上にレジストが塗布された基板を用
    意する工程と、（ｂ）前記基板の表面に複数の半導体チ
    ップを搭載する工程と、（ｃ）成形金型を用いて、前記
    複数の半導体チップを覆って前記基板上を封止用樹脂に
    より一括モールドする工程とを有し、 前記（ｃ）工程に先立ち、前記成形金型のエアベントの
    下に位置する前記レジストを所定の幅を持って除去する
    ことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 （ａ）多層化された配線によって構成さ
    れ、かつ最上層配線上にレジストが塗布された基板を用
    意する工程と、（ｂ）前記基板の表面に複数の半導体チ
    ップを搭載する工程と、（ｃ）前記複数の半導体チップ
    を覆って前記基板上を封止用樹脂により一括モールドす
    る工程とを有し、 前記（ｃ）工程に先立ち、モールド部の全外周または外
    周の少なくともいずれか１辺の下に位置する所定の前記
    最上層配線を除去することを特徴とする半導体装置の製
    造方法。
  4. 【請求項４】 （ａ）多層化された配線によって構成さ
    れ、かつ最上層配線上にレジストが塗布された基板を用
    意する工程と、（ｂ）前記基板の表面に複数の半導体チ
    ップを搭載する工程と、（ｃ）前記複数の半導体チップ
    を覆って前記基板上を封止用樹脂により一括モールドす
    る工程とを有し、 前記（ｃ）工程に先立ち、前記（ｃ）工程で使用する成
    形金型のエアベントの下に位置する所定の前記最上層配
    線を除去することを特徴とする半導体装置の製造方法。
JP2001368122A 2001-12-03 2001-12-03 半導体装置の製造方法 Pending JP2003168696A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001368122A JP2003168696A (ja) 2001-12-03 2001-12-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001368122A JP2003168696A (ja) 2001-12-03 2001-12-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003168696A true JP2003168696A (ja) 2003-06-13

Family

ID=19177758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001368122A Pending JP2003168696A (ja) 2001-12-03 2001-12-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003168696A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276398B2 (en) * 2003-10-23 2007-10-02 Hewlett-Packard Development Company, L.P. System and method for hermetically sealing a package
JP2016018833A (ja) * 2014-07-07 2016-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102674255B1 (ko) 2018-07-11 2024-06-12 하마마츠 포토닉스 가부시키가이샤 광 검출 장치 및 광 검출 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7276398B2 (en) * 2003-10-23 2007-10-02 Hewlett-Packard Development Company, L.P. System and method for hermetically sealing a package
JP2016018833A (ja) * 2014-07-07 2016-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102674255B1 (ko) 2018-07-11 2024-06-12 하마마츠 포토닉스 가부시키가이샤 광 검출 장치 및 광 검출 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US7057277B2 (en) Chip package structure
US7776648B2 (en) High thermal performance packaging for circuit dies
JPH07321139A (ja) 半導体装置およびその製造方法
KR20080075482A (ko) 반도체 장치의 제조 방법
US7061103B2 (en) Chip package structure
US20080160678A1 (en) Method for fabricating semiconductor package
US6781222B2 (en) Semiconductor package having vertically mounted passive devices under a chip and a fabricating method thereof
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP6802314B2 (ja) 半導体パッケージ及びその製造方法
CN109671834B (zh) 一种双面出光的led芯片csp封装结构及其封装方法
TW559960B (en) Fabrication method for ball grid array semiconductor package
JP2003168696A (ja) 半導体装置の製造方法
US6514797B2 (en) Underfill applications using film technology
US20050121798A1 (en) Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
JP4162720B2 (ja) 半導体装置をカプセル化するシステムおよび方法
JP2003258158A (ja) 半導体装置の製造方法
JP2002270627A (ja) 半導体装置の製造方法
US9230874B1 (en) Integrated circuit package with a heat conductor
KR100439188B1 (ko) 반도체 패키지 몰딩장치
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
JP2011009774A (ja) 半導体装置の製造方法
TW202034471A (zh) 半導體封裝及其製作方法
JP2000200862A (ja) 半導体装置およびその製造方法
JP2001198928A (ja) 樹脂封止型半導体装置の製造方法