JP2000036520A - フリップチップ実装方法及び装置 - Google Patents

フリップチップ実装方法及び装置

Info

Publication number
JP2000036520A
JP2000036520A JP11085105A JP8510599A JP2000036520A JP 2000036520 A JP2000036520 A JP 2000036520A JP 11085105 A JP11085105 A JP 11085105A JP 8510599 A JP8510599 A JP 8510599A JP 2000036520 A JP2000036520 A JP 2000036520A
Authority
JP
Japan
Prior art keywords
circuit board
thermosetting resin
mounting
lsi
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11085105A
Other languages
English (en)
Inventor
Asao Murakami
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11085105A priority Critical patent/JP2000036520A/ja
Priority to US09/311,185 priority patent/US6212768B1/en
Publication of JP2000036520A publication Critical patent/JP2000036520A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

(57)【要約】 【課題】 回路基板に形成されたビアや実装用パッドの
周辺に形成されたソルダーレジストの凹部にボイドが発
生しないようにして、半導体素子と回路基板の電気的接
続の信頼性の高いフリップチップ実装方法及び装置を提
供する。 【解決手段】 回路基板１とＬＳＩ等の半導体素子の間
に熱硬化型樹脂２が供給され、回路基板のビア７内に空
気８が残留している。超音波振動により熱硬化型樹脂
が、（ａ）の状態から（ｂ）の状態へビア内へ浸入す
る。最終では、熱硬化型樹脂は、（ｃ）の状態のよう
に、ビア内に充填される。この結果、残留していた空気
は、熱硬化型樹脂と置き換えられて排除される。このと
き排除された空気は、回路基板と半導体素子の間で熱硬
化型樹脂内に残留しているが、（ｄ）に示される熱硬化
型樹脂に対する矢印方向の加圧により半導体素子の搭載
エリア外へ押し出される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
素子を回路基板上に搭載するフリップチップ実装方法及
び装置に関するものである。
【０００２】
【従来の技術】ベアチップを実装する工法として、圧接
工法が提案されている。圧接工法は、はんだ又は導電性
樹脂等の接合材料を供給する必要がなく、ＬＳＩと回路
基板の間に充填する封止樹脂の収縮力により機械的な接
触のみで、ＬＳＩの電極と回路基板上のパッドを電気的
に接続させるものである。
【０００３】圧接工法の工程は、次のとおりである。ま
ず、ＬＳＩを搭載される回路基板上の部分に封止樹脂を
供給する。次に、この部分の上にＬＳＩを搭載して加圧
する。続いて、この状態で熱又は光を与え、封止樹脂を
硬化させ、ＬＳＩの電極と回路基板上のパッドを接続す
る。
【０００４】特開昭６３−１５１０３３号公報に記載さ
れた半導体装置の製造方法を図４に示す。
【０００５】まず、図４（ａ）に示すように、配線基板
１１の導体配線１２を有する面に、熱硬化型樹脂１３を
塗布する。
【０００６】次に、図４（ｂ）に示すように、ＬＳＩチ
ップ１４が有する突起電極１５と導体配線１２が一致す
るように、パルス加熱ツール１６によりＬＳＩチップ１
４を配線基板１１に加圧する。ＬＳＩチップ１４の加圧
時に、導体配線１２上にあった熱硬化型樹脂１３は、周
囲へ押し出され、突起電極１５と導体配線１２は、電気
的に接触する。この状態で、パルス加熱ツール１６に電
気を通電し、パルス加熱ツール１６を加熱し、熱硬化型
樹脂１３を硬化する。
【０００７】続いて、図４（ｃ）に示すように、パルス
加熱ツール１６の加熱解除の暫時後、温度が所定値以下
に低下した時点で加圧を解除し、ＬＳＩチップ１４を配
線基板１１に固着するとともに、ＬＳＩチップ１４の突
起電極１５と導体配線１２を電気的に接続する。
【０００８】特開平５−１５２３５９号公報には、封止
中又は封止後の保護樹脂に対して微振動を与え、保護樹
脂内に生じた気泡を大気中に逃がすか又は気泡を最初か
ら生じないようにすることにより、保護樹脂を微細な隙
間へ浸入させるポッティング装置が、記載されている。
【０００９】特開平８−１５３７５２号公報には、次の
フリップチップ実装方法が、記載されている。まず、回
路基板の実装用パッドが設けられた絶縁膜の溝に封止樹
脂を充填する。次に、この状態で、加熱と真空脱泡、又
は、超音波振動を与え、実装用パッドの周辺の気泡を除
去する。続いて、不足分の封止樹脂を重ねて供給し、半
導体素子を実装する。
【００１０】
【発明が解決しようとする課題】前述した圧接工法で
は、ＬＳＩにより封止樹脂を押し広げながらＬＳＩと回
路基板の間に充填するため、封止樹脂は回路基板に形成
されたビアや実装用パッドの周辺に形成されたソルダー
レジストの凹部に入り込みにくい。つまり、封止樹脂を
押し広げるスピードが速い場合やビアや凹部が小さい場
合には、封止樹脂がビアや凹部の中に充填されずに流れ
去るため、空気がビアや凹部の中に残留することにな
る。圧接工法では、封止樹脂を押し広げた後に加熱して
硬化させるが、これらの処理過程で残留した空気が膨張
しＬＳＩと回路基板の間に空隙部（以下「ボイド」とい
う。）を形成する。ボイドは、ＬＳＩと回路基板の密着
力の低下や封止樹脂の収縮力の低下等に起因するＬＳＩ
と回路基板の電気的な接続信頼性の低下を引き起こすた
め、完全な排除を要求されている。
【００１１】特開平５−１５２３５９号公報記載のポッ
ティング装置では、ノズルから供給される保護樹脂に気
泡が混入しないようにしたものであるが、回路基板の電
極部の微小な溝に溜まる気泡を排除することは、困難で
ある。また、ＬＳＩを回路基板に搭載するときに、バン
プから保護樹脂に入り込む気泡を排除することができな
い。
【００１２】特開平８−１５３７５２号公報記載のフリ
ップチップ実装方法では、真空引き工程が必要であるた
め、作業に相当の時間がかかる。また、半導体素子を回
路基板に搭載するときに封止樹脂に入り込む気泡を排除
することができない。
【００１３】そこで、本発明は、前述した従来の技術の
課題を改良し、回路基板に形成されたビアや実装用パッ
ドの周辺に形成されたソルダーレジストの凹部にボイド
が発生しないようにし、半導体素子と回路基板の電気的
な接続信頼性の高いフリップチップ実装方法及び装置を
提供しようとするものである。
【００１４】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。
【００１５】１．半導体素子と回路基板の接続を行う実
装方法であって、前記回路基板上の実装部に熱硬化型の
樹脂を供給する工程と、加熱ツールにより前記半導体素
子を加熱した状態で前記半導体素子の電極を前記回路基
板の電極上に搭載する工程と、搭載をした状態で前記ツ
ール又は前記回路基板に超音波振動を与える工程と、前
記加熱ツールにより前記熱硬化型樹脂を加熱加圧する工
程とを含むフリップチップ実装方法。
【００１６】２．回路基板上の実装部に熱硬化型の樹脂
を供給する手段と、加熱ツールにより半導体素子を加熱
した状態で前記半導体素子の電極を前記回路基板の電極
上に搭載する手段と、搭載をした状態で前記ツール又は
前記回路基板に超音波振動を与える手段と、前記加熱ツ
ールにより前記熱硬化型樹脂を加熱加圧する手段とを含
むフリップチップ実装装置。
【００１７】
【発明の実施の形態】本発明の第１の実施の形態例のフ
リップチップ実装方法のフローについて図１を参照して
説明する。図１（ａ）〜（ｇ）は、それぞれフリップチ
ップ実装工程を回路基板上の実装用パッド部で切断した
状態を示す断面図である。以下、順次説明する。
【００１８】（ａ）は、ＬＳＩ３のアルミニウムパッド
上にバンプ電極４を形成した状態である。本発明におい
て使用するバンプ電極４の形成方法及びその形状は、限
定されないが、本実施の形態例では、（ａ）に示すよう
に、公知のボールボンド技術により、尖状のテールを有
する形状に形成した。バンプ電極４の寸法は、高さを７
０μｍ、径を８５μｍ、テール長を４０μｍに、それぞ
れ形成した。
【００１９】（ｂ）は、未実装の回路基板１である。本
発明において使用する回路基板１の基材の種類は、限定
されないが、本実施の形態例では、ビルドアップ工法に
より製造されたプリント配線板を採用した。回路基板１
上に実装用パッド５を採用した。この種のプリント配線
板では、層間を接続する方法にフォトビアを採用する。
この方法により得られたビア７は、貫通したスルーホー
ルとは異なり、孔が下層部の深さで塞がっている。ま
た、ビア７の径は、限定されないが、本実施の形態例で
は１００μｍに形成した。
【００２０】（ｃ）は、回路基板１上の搭載部に熱硬化
型樹脂２を供給した状態である。樹脂の供給方法とし
て、本実施の形態例では、スクリーン印刷工法を採用し
たが、これに限定されるものではなく、公知のディスペ
ンサーを採用することもできる。また、熱硬化型樹脂２
としては、エポキシ系の熱硬化型即硬化性樹脂で、硬化
収縮率の値が熱膨張率の値より大きい樹脂を採用した。
この樹脂は、２００℃、３０ｓｅｃ程度で硬化が完了す
る。
【００２１】（ｄ）は、所定の温度に加熱されたＬＳＩ
３のバンプ電極４と図示しないヒータにより所定の温度
に加熱された回路基板１上の実装用パッド５を位置合わ
せし、ＬＳＩ３を回路基板１上に搭載する状態を示す。
ＬＳＩ３上には、パルス信号の供給を受けて加熱される
パルス加熱ツール６が搭載されている。
【００２２】パルス加熱ツール６は、セラミック基体に
抵抗体が形成されたもので、パルス信号を抵抗体に供給
し設定温度になるようパルス幅を制御する温度制御機能
を有するものである。
【００２３】ＬＳＩ３はこのパルス加熱ツール６により
加熱される。ＬＳＩ３と回路基板１を加熱する温度は、
限定されないが、熱硬化型樹脂２の粘度が最も低下する
温度が望ましく、本実施の形態例では、７０℃とした。
【００２４】また、搭載荷重は、ＬＳＩ３の各バンプ電
極４の尖状のテールの先端が回路基板１上の実装用パッ
ド５に接触した程度の圧力でよい。この工程では、回路
基板１上のビア７内には熱硬化型樹脂２が流れ込まず、
空気８が残留する。
【００２５】（ｅ）は、ＬＳＩ３を回路基板１上に搭載
した後、パルス加熱ツール６に超音波振動を与えている
状態である。パルス加熱ツール６に超音波振動を与える
ことにより、熱硬化型樹脂２も振動し、空気８が残留す
るビア７から空気８を排除し、熱硬化型樹脂２がビア７
内に充填される。超音波の周波数は、５０ｋＨｚ以上が
望ましいが、これに限定されるものではなく、熱硬化型
樹脂２の粘性及び濡れ性並びに回路基板１の表面状態等
により適宜設定される。
【００２６】（ｆ）は、ＬＳＩ３を加熱加圧した状態で
ある。ここで、加圧力は、全てのバンプ電極４の尖状の
テールが実装用パッド５上で完全に潰れる程度とし、本
実施の形態例では１つのバンプ電極当たり３０ｇとし
た。また、加熱温度は、ＬＳＩ３側２００℃、回路基板
１側８０℃とし、保持時間は３０ｓｅｃとした。
【００２７】（ｇ）は、以上の実装工程が終了した状態
である。この結果、ボイドの発生がなく、熱硬化型樹脂
２の収縮力によるバンプ電極４と実装用パッド５の接触
による接続を行ったＬＳＩ３の実装基板を得る。
【００２８】以上の実装工程において、図１（ｅ）の超
音波振動によりビア７内に残留する空気８が排除されて
から、熱硬化型樹脂２がビア７内に充填されて、ＬＳＩ
３の実装基板を得るまでの動作を図２を参照して説明す
る。
【００２９】図１（ｅ）の超音波振動により熱硬化型樹
脂２が、図２（ａ）の状態から図２（ｂ）の状態へビア
７の内壁を濡らして浸入する。最終では、熱硬化型樹脂
２は、図２（ｃ）のように、ビア７の内壁の全てを濡ら
して浸入する。この結果、ビア７内に残留していた空気
８は、熱硬化型樹脂２と置き換えられて排除される。
【００３０】このとき排除された空気８は、ＬＳＩ３と
回路基板１の間で熱硬化型樹脂２内に残留しているが、
図２（ｄ）に示される次工程（図１（ｆ）の加熱加圧工
程）の熱硬化型樹脂２に対する矢印方向の加圧によりＬ
ＳＩ３の搭載エリア外へ押し出される。したがって、図
２（ｅ）に示されるように、ＬＳＩ３と回路基板１の間
には、空気８が残留しないので、ボイドの発生のないＬ
ＳＩ３の実装基板を得ることができる。
【００３１】次に本発明の第２の実施の形態例のフリッ
プチップ実装方法のフローについて同じ図１を参照して
説明する。図１（ａ）〜（ｇ）は、ここではそれぞれ第
２の実施の形態例のフリップチップ実装工程を回路基板
上の実装用パッド部で切断した状態を示す断面図とな
る。以下、順次説明する。
【００３２】（ａ）は、ＬＳＩ３のアルミニウムパッド
上にバンプ電極４を形成した状態である。本発明におい
て使用するバンプ電極４の形成方法及びその形状は、限
定されないが、本実施の形態例では、（ａ）に示すよう
に、公知のボールボンド技術により、尖状のテールを有
する形状に形成した。バンプ電極４の寸法は、高さを７
０μｍ、径を８５μｍ、テール長を４０μｍに、それぞ
れ形成した。またこの材質は特に限定されるものではな
いが本実施例では純度９９．９９％の金とした。
【００３３】（ｂ）は、未実装の回路基板１である。本
発明において使用する回路基板１の基材の種類は、限定
されないが、本実施の形態例では、ビルドアップ工法に
より製造されたプリント配線板を採用した。回路基板１
上に実装用パッド５を形成した。この実装用パッド５の
表面仕上げを金めっきにより行い、その厚みを０．３μ
ｍとした。この表面処理金属の種類は特に限定されるも
のではないが、バンプ電極４のを構成する金属と容易に
合金を形成できるものが望ましい。またこの種のプリン
ト配線板では、層間を接続する方法にフォトビアを採用
する。この方法により得られたビア７は、貫通したスル
ーホールとは異なり、孔が下層部の深さで塞がってい
る。また、ビア７の径は、限定されないが、本実施の形
態例では１００μｍに形成した。
【００３４】（ｃ）は、回路基板１上の搭載部に熱硬化
型樹脂２を供給した状態である。樹脂の供給方法とし
て、本実施の形態例では、スクリーン印刷工法を採用し
たが、これに限定されるものではなく、公知のディスペ
ンサーを採用することもできる。また、熱硬化型樹脂２
としては、エポキシ系の熱硬化型即硬化性樹脂で、硬化
収縮率の値が熱膨張率の値より大きい樹脂を採用した。
この樹脂は、２００℃で３０ｓｅｃ程度で硬化が完了す
る。
【００３５】（ｄ）は、所定の温度に加熱されたＬＳＩ
３のバンプ電極４と所定の温度に加熱された回路基板１
上の実装用パッド５を位置合わせし、ＬＳＩ３を回路基
板１上に搭載する状態を示す。ＬＳＩ３上には、パルス
加熱ツール６が搭載されている。ＬＳＩ３と回路基板１
を加熱する温度は、限定されないが、熱硬化型樹脂２の
粘度が最も低下する温度が望ましく、本実施の形態例で
は、７０℃とした。
【００３６】また、搭載荷重は、ＬＳＩ３の各バンプ電
極４の尖状のテールの先端が回路基板１上の実装用パッ
ド５に接触した程度の圧力でよい。この工程では、回路
基板１上のビア７内には熱硬化型樹脂２が流れ込まず、
空気８が残留する。
【００３７】（ｅ）は、ＬＳＩ３を回路基板１上に搭載
した後、パルス加熱ツール６に超音波振動を与えている
状態である。パルス加熱ツール６に超音波振動を与える
ことにより、熱硬化型樹脂２も振動し、空気８が残留す
るビア７から空気８を排除し、熱硬化型樹脂２がビア７
内に充填される。超音波の周波数は、５０ｋＨｚ以上が
望ましいが、これに限定されるものではなく、熱硬化型
樹脂２の粘性及び濡れ性並びに回路基板１の表面状態等
により適宜設定される。
【００３８】（ｆ）は、ＬＳＩ３を加熱加圧した状態で
ある。ここで、加圧力は、全てのバンプ電極４の尖状の
テールが実装用パッド５上で完全に潰れる程度とし、本
実施の形態例では１つのバンプ電極当たり３０ｇとし
た。また、加熱温度は、ＬＳＩ３側２４０℃、回路基板
１側８０℃とし、保持時間は３０ｓｅｃとした。本実施
例では加熱温度を２４０℃と第１の実施例に比べ高温に
したために、この時のバンプ電極４の変形と超音波振動
および加熱加圧によりバンプ電極４と実装パッド５は金
属拡散により接合する。
【００３９】（ｇ）は、以上の実装工程が終了した状態
である。この結果、ボイドの発生がなく、金属接合によ
る接続を行ったＬＳＩ３の実装基板を得る。
【００４０】続いて、第２の実施の形態例において、Ｌ
ＳＩ３搭載時に尖状形状のテールを持つバンプ電極４に
より実装用パッド５上の熱硬化性樹脂２が排除され、そ
の後（ｅ）の超音波振動と（ｆ）の加熱加圧によりバン
プ電極４と実装用パッド５の接合が得られるまでの動作
を図３を参照し説明する。
【００４１】図３（ａ）に示したように搭載時の位置合
わせ時には実装パッド５上には熱硬化性樹脂２が存在す
ると考えられる。搭載時に加圧が開始されると図３
（ｂ）に示すように尖状形状のテールが熱硬化型樹脂２
を掻き分けながら進み、その先端が実装用パッド５に接
触する。ここから超音波振動を与え、更に加圧加熱工程
で加圧が進むと、図３（ｃ）に示すように尖状テールの
先端が荷重により潰れ、点から面へと形状を変化させ
る。
【００４２】この変形により実装パッド５上の熱硬化型
樹脂２が完全に排除されフレッシュな金属面が現れ、併
せて超音波振動と加熱加圧により金属拡散が進行し、バ
ンプ電極４と実装パッド５の接触面が合金化し信頼性の
高い接続を得ることができる。
【００４３】本第１、２の実施の形態例では、ＬＳＩ３
側のパルス加熱ツール６に超音波振動を与えたが、回路
基板１側に超音波振動を与えるように設計変更すること
ができる。
【００４４】また、本第１、２の実施の形態例では、図
１（ｅ）の超音波振動工程と（ｆ）の加熱加圧工程は別
時間であったが、同時でも良い。同時の場合、加熱加圧
工程の方が処理時間が長く、超音波工程の方が早く終わ
る。
【００４５】また、ＬＳＩの加熱ツールとしてパルス加
熱ツールを使用したが、温度制御ができるものであれば
他の加熱ツールを利用しても良い。
【００４６】また、加熱温度及び加圧力の具体的数値
は、熱硬化型樹脂の材質により変更されるので、以上説
明した実施の形態に限定されない。
【００４７】また、本第１、２実施の形態例では、空気
８は、回路基板１のビア７に残留する場合について説明
したが、実装用パッド５の周辺に形成されたソルダーレ
ジストの凹部にも空気が残留する。しかし、図１に示す
工程によりソルダーレジストの凹部から空気を排除し
て、ここに熱硬化型樹脂を充填することができる。
【００４８】
【発明の効果】本発明によれば、次の効果を奏すること
ができる。
【００４９】１．回路基板に形成されたビアや実装用パ
ッドの周辺に形成されたソルダーレジストの凹部から空
気が排除されて、ここに熱硬化型樹脂が充填されるた
め、ボイドが発生しないので、半導体素子と回路基板の
電気的接続の信頼性の高いフリップチップ実装方法及び
装置を提供する。
【００５０】２．尖状テールバンプ電極の変形と超音波
振動により半導体素子のバンプ電極と回路基板の実装用
パッドが擦れてフレッシュな金属面が露出するため、加
熱加圧により半導体素子のバンプ電極と回路基板上の実
装用パッドの間で合金層が生成する。したがって、半導
体素子と回路基板が、強固に接続する。
【図面の簡単な説明】
【図１】本発明の第１、第２の実施の形態例のフリップ
チップ実装方法のフローを示す断面図であり、バンプ形
成から終了するまでの各工程を順次（ａ）〜（ｇ）に示
す。
【図２】本発明の第１の実施の形態例のフリップチップ
実装方法における要部のフローを示す断面図であり、ビ
ア内に空気が残留している状態からＬＳＩの実装基板を
得るまでの各工程を順次（ａ）〜（ｅ）に示す。
【図３】本発明の第２の実施の形態例のフリップチップ
実装方法における要部のフローを示す断面図であり、Ｌ
ＳＩのバンプ電極と回路基板の実装用パッドが接合を得
るまでの各工程を順次（ａ）〜（ｅ）に示す。
【図４】従来の一技術の半導体装置の実装方法のフロー
を示す断面図であり、開始から終了までの各工程を順次
（ａ）〜（ｃ）に示す。
【符号の説明】
１ 回路基板 ２ 熱硬化型樹脂 ３ ＬＳＩ ４ バンプ電極 ５ 実装用パッド ６ パルス加熱ツール ７ ビア ８ 空気

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と回路基板の接続を行う実装
    方法であって、前記回路基板上の実装部に熱硬化型の樹
    脂を供給する工程と、加熱ツールにより前記半導体素子
    を加熱した状態で前記半導体素子の電極を前記回路基板
    の電極上に搭載する工程と、搭載をした状態で前記ツー
    ル又は前記回路基板に超音波振動を与える工程と、前記
    加熱ツールにより前記熱硬化型樹脂を加熱加圧する工程
    とを含むことを特徴とするフリップチップ実装方法。
  2. 【請求項２】 前記半導体素子の電極と前記回路基板の
    電極の接続が金属拡散により行われることを特徴とする
    請求項１記載のフリップチップ実装方法。
  3. 【請求項３】 前記熱硬化型樹脂は即硬化性樹脂である
    ことを特徴とする請求項１または２記載のフリップチッ
    プ実装方法。
  4. 【請求項４】 前記半導体素子に形成されるバンプ電極
    は尖状のテールを有することを特徴とする請求項１、２
    または３記載のフリップチップ実装方法。
  5. 【請求項５】 回路基板上の実装部に熱硬化型の樹脂を
    供給する手段と、加熱ツールにより半導体素子を加熱し
    た状態で前記半導体素子の電極を前記回路基板の電極上
    に搭載する手段と、搭載をした状態で前記ツール又は前
    記回路基板に超音波振動を与える手段と、前記加熱ツー
    ルにより前記熱硬化型樹脂を加熱加圧する手段とを含む
    ことを特徴とするフリップチップ実装装置。
  6. 【請求項６】 前記半導体素子の電極と前記回路基板の
    電極の接続が金属拡散により行われていることを特徴と
    する請求項５記載のフリップチップ実装装置。
  7. 【請求項７】 前記熱硬化型樹脂は即硬化性樹脂である
    ことを特徴とする請求項５または６記載のフリップチッ
    プ実装方法。
  8. 【請求項８】 前記半導体素子に形成されるバンプ電極
    は尖状のテールを有することを特徴とする請求項５、６
    または７記載のフリップチップ実装装置。
JP11085105A 1998-05-15 1999-03-29 フリップチップ実装方法及び装置 Pending JP2000036520A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11085105A JP2000036520A (ja) 1998-05-15 1999-03-29 フリップチップ実装方法及び装置
US09/311,185 US6212768B1 (en) 1998-05-15 1999-05-13 Flip chip mounting method and apparatus therefor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-132873 1998-05-15
JP13287398 1998-05-15
JP11085105A JP2000036520A (ja) 1998-05-15 1999-03-29 フリップチップ実装方法及び装置

Publications (1)

Publication Number Publication Date
JP2000036520A true JP2000036520A (ja) 2000-02-02

Family

ID=26426132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11085105A Pending JP2000036520A (ja) 1998-05-15 1999-03-29 フリップチップ実装方法及び装置

Country Status (2)

Country Link
US (1) US6212768B1 (ja)
JP (1) JP2000036520A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026086A (ja) * 2000-07-11 2002-01-25 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
EP1369911A4 (en) * 2001-03-12 2004-03-17 Sony Corp METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
KR100439188B1 (ko) * 2001-09-21 2004-07-07 주식회사 칩팩코리아 반도체 패키지 몰딩장치
US6801293B1 (en) 1999-10-06 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method for manufacturing an in-plane electric field mode liquid crystal element
JP2006121042A (ja) * 2004-09-21 2006-05-11 Seiko Instruments Inc 半導体装置の製造方法
JP2006135249A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
JP2008034774A (ja) * 2006-07-28 2008-02-14 Taiyo Yuden Co Ltd 半導体装置が実装された回路装置及び配線基板
JP2009088569A (ja) * 2009-01-13 2009-04-23 Panasonic Corp 電子部品実装装置及び実装方法
KR101261484B1 (ko) * 2011-08-03 2013-05-10 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP2004335916A (ja) * 2003-05-12 2004-11-25 Toshiba Corp 半導体装置の製造方法
DE102008045068A1 (de) * 2008-08-29 2010-03-04 Suss Microtec Lithography Gmbh Verfahren zur Resist-Beschichtung einer Vertiefung in der Oberfläche eines Substrats, insbesondere eines Wafers
DE102009001028B4 (de) * 2009-02-20 2011-02-17 Infineon Technologies Ag Verfahren zur Herstellung einer Bondverbindung
US9875986B2 (en) 2015-10-09 2018-01-23 International Business Machines Corporation Micro-scrub process for fluxless micro-bump bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921654B2 (ja) 1980-06-11 1984-05-21 日本鋼管株式会社 溶融スラグ処理用回転ドラム
JPH0777227B2 (ja) 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JPH05152359A (ja) 1991-11-26 1993-06-18 Hitachi Ltd ポツテイング装置
JP2562661Y2 (ja) * 1992-10-13 1998-02-16 株式会社村田製作所 圧電素子の実装構造
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
EP0644587B1 (en) * 1993-09-01 2002-07-24 Kabushiki Kaisha Toshiba Semiconductor package and fabrication method
JPH07245360A (ja) * 1994-03-02 1995-09-19 Toshiba Corp 半導体パッケージおよびその製造方法
JP2555994B2 (ja) 1994-11-28 1996-11-20 日本電気株式会社 フリップチップ実装方法
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801293B1 (en) 1999-10-06 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method for manufacturing an in-plane electric field mode liquid crystal element
JP2002026086A (ja) * 2000-07-11 2002-01-25 Hitachi Chem Co Ltd 基板の接続方法とその方法を用いた配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法とその方法によって製造された配線板と半導体パッケージ用基板と半導体パッケージ
JP4691759B2 (ja) * 2000-07-11 2011-06-01 日立化成工業株式会社 基板の接続方法
EP1369911A4 (en) * 2001-03-12 2004-03-17 Sony Corp METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
JP2002343829A (ja) * 2001-05-21 2002-11-29 Nec Corp 半導体装置の実装方法
KR100439188B1 (ko) * 2001-09-21 2004-07-07 주식회사 칩팩코리아 반도체 패키지 몰딩장치
JP2006121042A (ja) * 2004-09-21 2006-05-11 Seiko Instruments Inc 半導体装置の製造方法
JP2006135249A (ja) * 2004-11-09 2006-05-25 Fujitsu Ltd 超音波実装方法およびこれに用いる超音波実装装置
JP2008034774A (ja) * 2006-07-28 2008-02-14 Taiyo Yuden Co Ltd 半導体装置が実装された回路装置及び配線基板
JP4523061B2 (ja) * 2009-01-13 2010-08-11 パナソニック株式会社 電子部品実装装置及び実装方法
JP2009088569A (ja) * 2009-01-13 2009-04-23 Panasonic Corp 電子部品実装装置及び実装方法
KR101261484B1 (ko) * 2011-08-03 2013-05-10 하나 마이크론(주) 반도체 패키지 및 이의 제조 방법

Also Published As

Publication number Publication date
US6212768B1 (en) 2001-04-10

Similar Documents

Publication Publication Date Title
JP2000036520A (ja) フリップチップ実装方法及び装置
US20080206587A1 (en) Method of manufacturing an electronic component and an electronic device
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP2001339012A (ja) 半導体装置およびその製造方法
JP2007059767A (ja) アンダーフィル材を用いて電子部品を搭載した基板及びその製造方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP2003273160A (ja) 半導体実装モジュール
JP3381593B2 (ja) バンプ付電子部品の実装方法
JPH0312942A (ja) 半導体装置の封止方法および半導体チップ
JP4085572B2 (ja) 半導体装置及びその製造方法
JP2001230267A (ja) 半導体装置の製造方法および半導体装置
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
TWI292948B (ja)
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP2004247621A (ja) 半導体装置およびその製造方法
JP3552660B2 (ja) 半導体装置の製造方法
JPH10209204A (ja) 半導体装置およびその製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2001284399A (ja) 半導体装置の実装方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP2003092382A (ja) 半導体装置及びその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP3168998B2 (ja) 素子実装方法及び半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20021029