JP3506233B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3506233B2
JP3506233B2 JP2000194780A JP2000194780A JP3506233B2 JP 3506233 B2 JP3506233 B2 JP 3506233B2 JP 2000194780 A JP2000194780 A JP 2000194780A JP 2000194780 A JP2000194780 A JP 2000194780A JP 3506233 B2 JP3506233 B2 JP 3506233B2
Authority
JP
Japan
Prior art keywords
bump
metal pattern
semiconductor device
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000194780A
Other languages
English (en)
Other versions
JP2002016101A (ja
Inventor
進 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000194780A priority Critical patent/JP3506233B2/ja
Priority to US09/886,035 priority patent/US20020016022A1/en
Publication of JP2002016101A publication Critical patent/JP2002016101A/ja
Priority to US10/293,441 priority patent/US6887738B2/en
Application granted granted Critical
Publication of JP3506233B2 publication Critical patent/JP3506233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント配線基板
を利用して半導体のベアチップをフリップチップ実装す
る半導体装置及びその製造方法に関するものであり、特
に、フリップチップボンディング（ＦＣＢ:Frip Chip B
onding）を用いるものに関する。
【０００２】
【従来の技術】パッケージングされたＩＣ（Integrated
Circuit) を使用せずに、ベア（裸）のチップを基板に
直接実装するフリップチップ実装方法に関して、従来技
術では、例えば、特開平１１−２８４０２２号公報や特
開平１１−３４５３０２号公報に開示されているよう
に、バンプと基板上の金属パターン（「ランド」と称さ
れることもある）との接続は、平面状の金属パターンに
対して突起状又は半球状のバンプを、チップのバンプに
対する反対面から押しつけることによって行われてい
る。
【０００３】具体的には、図１０（ａ）に示すように、
半導体装置７０を製造する際には、ベアチップ７１の入
出力パッド７２上にワイヤーボンド方式及び金メッキ方
式にて金バンプ７３を形成する。次いで、この金バンプ
７３を形成したベアチップ７１をフェイスダウンしてプ
リント配線基板７４に搭載する。
【０００４】搭載するときには、先ず、プリント配線基
板７４にパターンニングされたプリント基板パッド７５
に熱硬化性樹脂７６を介在させ、上記金バンプ７３が形
成されたベアチップ７１をプリント基板パッド７５にフ
ェイスダウンして載せる。そして、ベアチップ７１に対
して上側から熱と圧力とを加え、ベアチップ７１とプリ
ント配線基板７４との間にある熱硬化性樹脂７６を硬化
させる。
【０００５】これによって、プリント配線基板７４、熱
硬化性樹脂７６及びプリント基板パッド７５が金バンプ
７３を形成したベアチップ７１に押さえられたときの圧
力によって、詳細には、プリント基板パッド７５が例え
ば凹みの深さｄだけ凹んだ状態で接続される。
【０００６】なお、従来の半導体装置７０では、図１０
（ｂ）にも示すように、金バンプ７３のプリント基板パ
ッド７５への接触面の面積は、プリント基板パッド７５
の面積に比べて必ず小さい。すなわち、従来の半導体装
置では、面積の広い平板状の金属パターンに対して小さ
な突起状のバンプを押圧することによって接続を行って
いる。
【０００７】また、従来の半導体装置においては、チッ
プと基板との間に樹脂を満たしてから、熱を加えて押さ
えても良いし、又は同じく樹脂の代わりに熱硬化性樹脂
フィルムを両者間に敷いてから、熱を加えて押さえても
良い。また、バンプの形状にも特にこだわりはない。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置及びその製造方法では、チップを押圧し
て固定してもバンプの下で金属パターンが丸く窪んだ形
になるだけであり、接続状態は必ずしも満足できる状態
ではない。したがって、このままチップと基板との間に
熱硬化性樹脂を介して固定しても、後の実装工程で熱を
加える必要があり、その際、それぞれの材料間の熱膨張
係数の違いによるストレス歪みの影響によって、バンプ
と金属パターンとの接続が不十分となるおそれがあると
いう問題点を有している。
【０００９】例えば、前記図１０（ａ）（ｂ）に示す半
導体装置７０においては、プリント配線基板７４に搭載
されたベアチップ７１を、その後に、固定治具等により
固定しないでプリント配線基板７４に熱を加えると、ベ
アチップ７１とプリント配線基板７４との間にある硬化
した熱硬化性樹脂７６が熱膨張することによってベアチ
ップ７１の金バンプ７３とプリント配線基板７４のプリ
ント基板パッド７５とは容易にオープン状態となる。つ
まり、上記の熱硬化性樹脂７６の熱膨張に対しての抗力
は金バンプ７３とプリント配線基板７４との平面的な接
触抵抗のみであるため、この熱膨張に抗し切れずに金バ
ンプ７３とプリント基板パッド７５とは剥がれた状態と
なる。
【００１０】この剥がれた状態は、熱を加え終わって冷
却して行くことによって、再度、金バンプ７３とプリン
ト基板パッド７５とは固着されることになるが、元の位
置では固着されない。この結果、金バンプ７３とプリン
ト基板パッド７５との固着は、初期における固着強度よ
りも劣るとともに、電気的接続も不十分なものとなり易
い。
【００１１】この理由は、熱硬化性樹脂７６の熱膨張係
数が大きいので、冷却時の収縮により、プリント基板パ
ッド７５と金バンプ７３との間の位置関係が、上下方向
つまり厚さ方向及び横方向つまり平面方向で相対的にず
れる。そして、熱を加え終わって冷却して行くと、熱硬
化性樹脂７６やプリント基板パッド７５が収縮するので
上記位置関係は元に戻ろうとするものの、初期の位置に
は必ずしも戻らない。
【００１２】したがって、最終的に、プリント基板パッ
ド７５と金バンプ７３とが断線するおそれがある。
【００１３】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、バンプと金属パターンと
の間の電気的接続を、確実に行い得る半導体装置及びそ
の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
上記課題を解決するために、電極部を形成した半導体チ
ップが各電極部にて各バンプによって基板上の金属パタ
ーンにフリップチップ実装されているとともに、上記半
導体チップと基板とは樹脂にて固着されている半導体装
置において、上記各バンプが金属パターンの外側をも覆
うようにこの金属パターンと基板との両方に接合されて
いることで、上記金属パターンにおける各バンプへの接
触面内には段差部が形成されているとともに、上記各バ
ンプは上記金属パターンの段差部における側面にも接合
部分を有していることを特徴としている。
【００１５】上記の発明によれば、半導体装置は、電極
部を形成した半導体チップが各電極部にて各バンプによ
って基板上の金属パターンにフリップチップ実装されて
いるとともに、上記半導体チップと基板とは樹脂にて固
着されている。
【００１６】ところで、従来の半導体装置では、バンプ
は平面状の金属パターンに対して押圧接合されているだ
けであり、フリップチップ実装した後に、後の工程で熱
を加えた場合に、樹脂が軟化することによってバンプと
金属パターンとの接続面が初期に対して移動し、その結
果、バンプと金属パターンとの電気的接続が不十分とな
るおそれがあった。
【００１７】しかし、本発明の半導体装置では、金属パ
ターンにおける各バンプへの接触面内には段差部が形成
されているとともに、上記各バンプは上記金属パターン
の段差部における側面にも接合部分を有している。
【００１８】このため、フリップチップ実装した後に、
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
【００１９】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【００２０】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
【００２１】本発明の半導体装置は、上記課題を解決す
るために、電極部を形成した半導体チップが各電極部に
て各バンプによって基板上の金属パターンにフリップチ
ップ実装されているとともに、上記半導体チップと基板
とは樹脂にて固着されている半導体装置において、上記
半導体チップ側から基板を見た場合に、上記バンプの基
板方向への全接触面積に対して、上記バンプと金属パタ
ーンとの接触面積の方が小さいことを特徴としている。
【００２２】すなわち、従来の半導体装置では、金属パ
ターンの方がバンプよりも大きく形成されていた。
【００２３】しかし、上記の発明によれば、半導体チッ
プ側から基板を見た場合に、上記バンプの基板方向への
全接触面積に対して、上記バンプと金属パターンとの接
触面積の方が小さい。つまり、従来とは、逆に、金属パ
ターンの方がバンプよりも小さい。
【００２４】このため、バンプが金属パターンを覆うよ
うにして、この金属パターンと基板との両方に接合され
る。また、これによって、バンプは金属パターンの側面
にも接合部分を有することになる。
【００２５】この結果、フリップチップ実装した後に、
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの側面にて横方向の
移動が規制される。
【００２６】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【００２７】また、一般的に、バンプは金属パターンよ
りも柔らかい材料で形成されるので、本発明のように、
金属パターンの方がバンプよりも小さいことによって、
従来と同程度の押圧力に対してバンプの金属パターンへ
の食い込みが大きくなり、それだけ接続が良好となる。
【００２８】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
【００２９】本発明の半導体装置は、上記課題を解決す
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの先端形状が、中心に孔を有
する半円状に形成されていることを特徴としている。
【００３０】上記の発明によれば、各バンプと接触して
いる金属パターンの先端形状が、中心に孔を有する半円
状に形成されている。
【００３１】これによって、金属パターンの先端形状を
円形に形成されるバンプに沿うようにすることができ
る。また、金属パターンの側面にバンプの接合部分を確
保することができる。
【００３２】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
【００３３】本発明の半導体装置は、上記課題を解決す
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの形状が、各バンプとの接触
面を横切る長方形に形成されていることを特徴としてい
る。
【００３４】上記の発明によれば、各バンプと接触して
いる金属パターンの形状が、各バンプとの接触面を横切
る長方形に形成されている。
【００３５】これによって、円形に形成されるバンプを
横切る金属パターンをバンプにて覆うことができる。ま
た、金属パターンの側面にバンプの接合部分を確保する
ことができる。
【００３６】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
【００３７】本発明の半導体装置は、上記課題を解決す
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンの形状が、各バンプとの接触
面内において多角形に形成されていることを特徴として
いる。
【００３８】上記の発明によれば、各バンプと接触して
いる金属パターンの形状が、各バンプとの接触面内にお
いて多角形に形成されている。
【００３９】これによって、円形に形成されるバンプに
対してその領域内で、多角形に形成された金属パターン
をバンプにて覆うことができる。また、金属パターンの
側面にバンプの接合部分を確保することができる。
【００４０】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができる。
【００４１】本発明の半導体装置は、上記課題を解決す
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンが、基板のスルーホール用の
ランドからなっていることを特徴としている。
【００４２】上記の発明によれば、各バンプと接触して
いる金属パターンが、基板のスルーホール用のランドか
らなっている。
【００４３】このため、基板に多用されているスルーホ
ールの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、スルーホールの段差
を利用してスルーホールとバンプとの間の電気的接続
を、確実に行い得る半導体装置を提供することができ
る。
【００４４】本発明の半導体装置は、上記課題を解決す
るために、上記記載の半導体装置において、各バンプと
接触している金属パターンが、基板のビアホール用のラ
ンドからなっていることを特徴としている。
【００４５】上記の発明によれば、各バンプと接触して
いる金属パターンが、基板のビアホール用のランドから
なっている。
【００４６】このため、基板に多用されているビアホー
ルの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、ビアホールの段差を
利用してビアホールとバンプとの間の電気的接続を、確
実に行い得る半導体装置を提供することができる。
【００４７】 本発明の半導体装置の製造方法は、上記
課題を解決するために、各電極部に各バンプをそれぞれ
付けた半導体チップを、基板上の金属パターンに押圧す
ることによってフリップチップ実装を行い、かつ上記半
導体チップと基板とを樹脂にて固着する半導体装置の製
造方法において、上記各バンプを、金属パターンの外側
をも覆うようにこの金属パターンと基板との両方に接合
することで、上記金属パターンにおける各バンプへの接
触面内に段差部を形成するとともに、上記各バンプを上
記金属パターンの段差部における側面にも接合させるこ
とを特徴としている。
【００４８】上記の発明によれば、半導体装置を製造す
るときには、各電極部に各バンプをそれぞれ付けた半導
体チップを、基板上の金属パターンに押圧することによ
ってフリップチップ実装を行い、かつ上記半導体チップ
と基板とを樹脂にて固着する。
【００４９】ここで、本発明の半導体装置の製造方法で
は、金属パターンにおける各バンプへの接触面内に段差
部を形成するとともに、上記各バンプを上記金属パター
ンの段差部における側面にも接合させる。
【００５０】このため、フリップチップ実装した後に、
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
【００５１】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【００５２】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
【００５３】本発明の半導体装置の製造方法は、上記課
題を解決するために、上記記載の半導体装置の製造方法
において、樹脂として異方性導電膜形状の樹脂を用いる
とともに、上記半導体チップと基板とを上記異方性導電
膜形状の樹脂にて固着する際には、各電極部に各バンプ
をそれぞれ付けた半導体チップを、上記異方性導電膜形
状の樹脂を介して基板に加熱押圧することを特徴として
いる。
【００５４】上記の発明によれば、樹脂として異方性導
電膜形状の樹脂を用いるとともに、上記半導体チップと
基板とを上記異方性導電膜形状の樹脂にて固着する際に
は、各電極部に各バンプをそれぞれ付けた半導体チップ
を、上記異方性導電膜形状の樹脂を介して基板に加熱押
圧する。
【００５５】このため、半導体チップと基板とを上記異
方性導電膜形状の樹脂にて固着する際に、異方性導電膜
形状の樹脂を用いた方が、一般的な樹脂を用いた場合よ
りも、熱膨張の問題に対して影響が少なくなる。
【００５６】したがって、フリップチップ実装した後
に、後の工程で熱を加えた場合において、樹脂が軟化す
ることによってバンプと金属パターンとの間に横方向の
力が作用するときに、そのバンプと金属パターンとの間
の横方向の力の作用が低減される。
【００５７】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは確実に同じ位置にて変
形されることなく初期の接合状態を保持する。
【００５８】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
【００５９】本発明の半導体装置の製造方法は、上記課
題を解決するために、上記記載の半導体装置の製造方法
において、超音波振動を利用して半導体チップの各バン
プと基板の金属パターンとを接合した後、上記半導体チ
ップと基板との間を樹脂封止することを特徴としてい
る。
【００６０】上記の発明によれば、超音波振動を利用し
て半導体チップの各バンプと基板の金属パターンとを接
合した後、上記半導体チップと基板との間を樹脂封止す
る。
【００６１】このため、各バンプと金属パターンとを接
合するときに、超音波振動を利用して接合するので、各
バンプと金属パターンとの接合が確実となる。
【００６２】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができる。
【００６３】
【発明の実施の形態】〔実施の形態１〕本発明の実施の
一形態について図１及び図２に基づいて説明すれば、以
下の通りである。
【００６４】本実施の形態の半導体装置１０は、図１に
示すように、各電極部２…を形成した半導体チップ１
と、プリント基板パッド（金属パターン）５…を形成し
たプリント配線基板（基板）４とが、上記各電極部２…
とプリント基板パッド５…との間に介在される各金バン
プ（バンプ）３…によってフリップチップ実装されてい
る。また、半導体チップ１とプリント配線基板４とは熱
硬化性樹脂（樹脂）６にて固着されている。
【００６５】上記構成の半導体装置１０の製造方法につ
いて説明する。
【００６６】先ず、図１に示すように、半導体チップ１
に各電極部２…を形成する。また、これら各電極部２…
には各金バンプ３…をそれぞれ設ける。この金バンプ３
…は、ワイヤーボンド方式又は金メッキ方式にて突起状
又は半球状に形成される。なの、この金バンプ３…は後
述するプリント基板パッド５…よりも柔らかい材料から
なっているが、必ずしも金でなく、プリント基板パッド
５…よりも柔らかい例えば半田等の材料であっても良
い。
【００６７】次いで、プリント配線基板４にパターンニ
ングされたプリント基板パッド５…に熱硬化性樹脂６を
介在させ、上記金バンプ３…が形成された半導体チップ
１をプリント配線基板４にフェイスダウンして載せる。
そして、半導体チップ１に対して上側から熱と圧力とを
加え、半導体チップ１とプリント配線基板４との間に介
在されている熱硬化性樹脂６を硬化させる。
【００６８】これによって、半導体チップ１がプリント
配線基板４にフリップチップ実装される。
【００６９】ここで、上記のフリップチップ実装の時
に、半導体チップ１とプリント配線基板４との間に熱硬
化性樹脂６を使用するのは、金バンプ３…とプリント基
板パッド５…との接続だけでは力学的に強度が維持でき
ないので、熱硬化性樹脂６にて半導体チップ１とプリン
ト配線基板４との強度を確保するためである。
【００７０】上記のフリップチップ実装に際しての押圧
条件は、例えば、１バンプ当たり１０〜１５０グラムで
ある。ただし、実験結果によれば、７５グラム以上が望
ましい。
【００７１】また、熱硬化性樹脂６に加える温度条件
は、使う樹脂の種類にもよるが、例えば、１９０°Ｃを
５〜１０秒間加えることが好ましい。
【００７２】上記の熱硬化性樹脂６は、例えば、熱硬化
性樹脂フィルムを使用することが可能である。ここで、
特に、熱硬化性樹脂フィルムを使用する場合には、異方
性導電膜形状の樹脂としての異方導電性接着剤（以下、
「ＡＣＦ（Anisotropic Conductive Film)」という）を
使用することが好ましい。
【００７３】このＡＣＦは、樹脂の中に導電粒子を含む
ものである。これによって、バンプ３…とプリント基板
パッド５…との間にＡＣＦを介在して押圧することによ
り、バンプ３…とプリント基板パッド５…との押圧方向
においては導電粒子を介して電気的接続が確保される一
方、プリント基板パッド５…の横方向では、樹脂によっ
て各プリント基板パッド５…間の絶縁性が保持されるも
のとなっている。
【００７４】このように、ＡＣＦを使用することによっ
て、導電粒子の無い通常の樹脂に比べて、熱膨張の問題
点はやや改善される。つまり、ＡＣＦの方が導電粒子の
無い通常の樹脂に比べて、導電粒子が存在する分だけ、
熱膨張に関わる問題に対しては、より効果的であるため
である。
【００７５】一方、本実施の形態の半導体装置１０の製
造方法においては、プリント配線基板４に形成されるプ
リント基板パッド５…には、上記各金バンプ３…の接触
面に貫通孔７…（段差部）が形成されている。すなわ
ち、この貫通孔７は、プリント基板パッド５における金
バンプ３の水平接触面内において、このプリント基板パ
ッド５…を貫通する孔として形成されている。
【００７６】このプリント基板パッド５…に貫通孔７…
を形成したことによって、金バンプ３…がプリント基板
パッド５…に接合される際に、金バンプ３…は金にてな
っているためプリント基板パッド５…よりも柔らかく、
金バンプ３…がこの貫通孔７…に食い込む。その結果、
金バンプ３…が貫通孔７…の少なくとも側面７ａに接合
されるものとなる。つまり、金バンプ３…がプリント基
板パッド５…の貫通孔７…という段差部分にて押圧され
ることによって金バンプ３…が変形し、これによって、
両者間の接続が確実なものとなる。
【００７７】したがって、これによって、このフリップ
チップ実装した半導体装置１０を次工程において熱を付
与しても金バンプ３…とプリント基板パッド５…との位
置がずれるということがない。
【００７８】すなわち、半導体装置１０の製造において
は、半導体チップ１をプリント基板パッド５…に実装し
た後の工程において、再度、温度上昇させる工程が存在
する。
【００７９】そして、このように、プリント配線基板４
と半導体チップ１との間で硬化させた熱硬化性樹脂６に
再度熱が加わると、この熱硬化性樹脂６が熱膨張し、半
導体チップ１とプリント配線基板４との隙間は熱硬化性
樹脂６の膨張係数分だけ広がり、金バンプ３…とプリン
ト基板パッド５…とが離れる。具体的には、温度加熱
は、通常では、上述のように、例えば、１９０°Ｃ、１
０秒間以下であるが、最高で２８０°Ｃまで温度上昇さ
れる場合があり、その場合には熱硬化性樹脂６は熱膨張
する。このとき、プリント配線基板４自体も熱膨張す
る。ただし、半導体チップ１の膨張は無視できる範囲で
ある。具体的には、線膨張係数で１００倍以上の差があ
る。したがって、金バンプ３…とプリント基板パッド５
…との位置関係が、対向方向（厚さ方向）及び横方向
（平面方向）で相対的にずれる。そして、熱を加え終わ
って冷却していくと、熱硬化性樹脂６やプリント配線基
板４が収縮するので、上記の位置関係は戻ろうとするも
のの、従来では、初期の位置には必ず戻らない。
【００８０】この間の金バンプ３…とプリント基板パッ
ド５…との接触抵抗を、温度に対して変化させたときの
変化状況を確認しているが、高温程抵抗は高く、低温程
抵抗は低い。ただし、従来構造の場合は、低温に戻した
ときに、以前よりもさらに高い抵抗値となる場合があ
る。これは断線しているためと考えられる。
【００８１】しかしながら、本実施の形態では、プリン
ト基板パッド５…には、貫通孔７…が形成されており、
金バンプ３…はこの貫通孔７…に食い込んだ状態となっ
ている。
【００８２】したがって、金バンプ３…とプリント基板
パッド５…とがこの金バンプ３…とプリント基板パッド
５…との対向方向に一時的に離れても、プリント基板パ
ッド５…の横方向に対しては金バンプ３…は貫通孔７…
に拘束されており、横移動しない。このため、この状態
にて温度が低下する際に、熱硬化性樹脂６がプリント配
線基板４と半導体チップ１との間の押圧応力に左右され
たとしても、貫通孔７…に存在する金バンプ１３…及び
熱硬化性樹脂６はそのまま硬化するので、金バンプ３…
は最初に搭載されたプリント基板パッド５…の位置を保
持することができる。
【００８３】上記の原理としては、金バンプ３…とプリ
ント基板パッド５…との接続状況を見ると、プリント基
板パッド５…の貫通孔７…における端部で金バンプ３…
が接合していると考えられる。より詳しくは、貫通孔７
…の側面７ａでも金バンプ３…との接合があると考えら
れる、この側面接合の効果によって、半導体チップ１の
移動が抑制されていると考えられる。
【００８４】なお、本実施の形態においては、上述のよ
うに、段差部は貫通孔７として形成されており、金バン
プ３…がプリント基板パッド５…に食い込んでかつこの
金バンプ３…がプリント配線基板４に接触するようにな
っているが、必ずしもこれに限らない。
【００８５】例えば、段差部は、貫通孔７…ではなく、
段差を有する貫通しない穴として形成されていても良
い。すなわち、金バンプ３…がプリント基板パッド５…
に食い込んでかつこの金バンプ３…が穴の側面に少なく
とも接合されるようになっていれば良い。これによって
も、再度、温度上昇させた後常温に戻ったとときに、金
バンプ３…とプリント基板パッド５…との初期の接合位
置を保持することができる。
【００８６】また、本実施の形態では、図２（ａ）に示
すように、金バンプ３…は、略円形に形成されており、
かつその金バンプ３…の略円形の直径は、平面形状にお
いてプリント基板パッド５…の直径よりも小さいものと
なっている。この点、後述する実施の形態２とは異なっ
ている。なお、このプリント基板パッド５…は、図示し
ないが、一端からプリント配線基板４の上面に沿って、
このプリント配線基板４の端部へその配線が延びてい
る。
【００８７】また、本実施の形態では、上述のように、
プリント基板パッド５…は、略円形に形成されている
が、必ずしもこれに限らず、例えば、図２（ｂ）に示す
ように、略四角形とすることが可能であるとともに、こ
のときには、貫通孔７…は、十字状に穿設することが可
能である。つまり、この貫通孔７…は貫通溝からなって
いる。なお、この場合にも、プリント基板パッド５…の
略四角形は、金バンプ３…の略円形よりも大きいものと
して形成する。
【００８８】この結果、上記の半導体装置１０の製造方
法では、フリップチップ実装工法により、プリント配線
基板４のチップ搭載ランドであるプリント基板パッド１
５…とバンプ接続端子を持った半導体チップ１をＡＣＦ
又は導電性粒子を含まない樹脂を使用して固定する際、
プリント基板パッド１５…の形状に特徴を持たせること
により、半導体チップ１の各電極部２…に形成した金バ
ンプ３…が、上記特徴的なパターン形状を持ったチップ
搭載ランドであるプリント基板パッド１５…に食い込み
接続後の接続信頼性を維持、向上及び安定化するものと
なっている。
【００８９】このように、本実施の形態の半導体装置１
０及びその製造方法は、電極部２…を形成した半導体チ
ップ１が各電極部２…にて各金バンプ３…によってプリ
ント配線基板４上のプリント基板パッド５…にフリップ
チップ実装されているとともに、半導体チップ１とプリ
ント配線基板４とは熱硬化性樹脂６にて固着されてい
る。
【００９０】ところで、従来の半導体装置では、バンプ
は平面状の金属パターンに対して押圧接合されているだ
けであり、フリップチップ実装した後に、後の工程で熱
を加えた場合に、樹脂が軟化することによってバンプと
金属パターンとの接続面が初期に対して移動し、その結
果、バンプと金属パターンとの電気的接続が不十分とな
るおそれがあった。
【００９１】しかし、本実施の形態の半導体装置１０で
は、金属パターンとしてのプリント基板パッド５…にお
ける各金バンプ３…への接触面内には貫通孔７…が形成
されているとともに、各金バンプ３…はプリント基板パ
ッド５…の貫通孔７…における側面７ａにも接合部分を
有している。
【００９２】このため、フリップチップ実装した後に、
後の工程で熱を加えた場合において、熱硬化性樹脂６が
軟化することによって金バンプ３…とプリント基板パッ
ド５…との間に横方向の力が作用しても、金バンプ３…
はプリント基板パッド５…の貫通孔７…における側面７
ａにて横方向の移動が規制される。
【００９３】この結果、熱を加え終わって冷却したとき
にも、金バンプ３…はプリント基板パッド５…とは同じ
位置にて変形されることなく初期の接合状態を保持す
る。
【００９４】したがって、金バンプ３…とプリント基板
パッド５…との間の電気的接続を、確実に行い得る半導
体装置１０及びその製造方法を提供することができる。
【００９５】また、本実施の形態の半導体装置１０で
は、各金バンプ３…と接触しているプリント基板パッド
５…の先端形状が、中心に貫通孔７…を有する半円状に
形成されている。
【００９６】これによって、プリント基板パッド５…の
先端形状を円形に形成される金バンプ３…に沿うように
することができる。また、プリント基板パッド５…にお
ける貫通孔７…の側面７ａに金バンプ３…の接合部分を
確保することができる。
【００９７】したがって、金バンプ３…とプリント基板
パッド５…との間の電気的接続を、確実に行い得る半導
体装置１０を提供することができる。
【００９８】また、本実施の形態の半導体装置１０の製
造方法では、熱硬化性樹脂６としてＡＣＦを用いるとと
もに、半導体チップ１とプリント配線基板４とを上記Ａ
ＣＦにて固着する際には、各電極部２…に各金バンプ３
…をそれぞれ付けた半導体チップ１を、上記ＡＣＦを介
してプリント配線基板４に加熱押圧する。
【００９９】このため、半導体チップ１とプリント配線
基板４とを上記ＡＣＦにて固着する際に、ＡＣＦを用い
た方が、一般的な樹脂を用いた場合よりも、熱膨張の問
題に対して影響が少なくなる。
【０１００】したがって、フリップチップ実装した後
に、後の工程で熱を加えた場合において、ＡＣＦからな
る熱硬化性樹脂６が軟化することによって金バンプ３…
とプリント基板パッド５…との間に横方向の力が作用す
るときに、その金バンプ３…とプリント基板パッド５…
との間の横方向の力の作用が低減される。
【０１０１】この結果、熱を加え終わって冷却したとき
にも、金バンプ３…とプリント基板パッド５…とは確実
に同じ位置にて変形されることなく初期の接合状態を保
持する。
【０１０２】したがって、金バンプ３…とプリント基板
パッド５…との間の電気的接続を、確実に行い得る半導
体装置１０の製造方法を提供することができる。
【０１０３】〔実施の形態２〕本発明の他の実施の形態
について図３ないし図５に基づいて説明すれば、以下の
通りである。なお、説明の便宜上、前記の実施の形態１
の図面に示した部材と同一の機能を有する部材について
は、同一の符号を付し、その説明を省略する。
【０１０４】また、前記実施の形態１で述べた各種の特
徴点については、本実施の形態についても組み合わせて
適用し得るものとする。
【０１０５】前記実施の形態１においては、金バンプ３
…の大きさは、平面形状においてプリント基板パッド５
…よりも小さいものとなっていた。
【０１０６】しかし、本実施の形態の半導体装置２０で
は、図３（ａ）（ｂ）に示すように、プリント配線基板
４を上方向から見た場合に、各金バンプ１３…の大きさ
はプリント基板パッド１５…よりも大きいものとなって
いる。
【０１０７】したがって、本実施の形態では、プリント
基板パッド１５…には前記貫通孔７…は形成されておら
ず、プリント基板パッド１５…の外側の側面１５ａが段
差部としての機能を有している。ただし、図３（ｃ）に
示すように、このプリント基板パッド１５にも、貫通孔
１７を形成することが可能であり、これによって、プリ
ント基板パッド１５…における金バンプ３…の接触領域
の内部においても、前記実施の形態１の段差部としての
貫通孔７…と同様の作用効果を得ることができる。
【０１０８】すなわち、本実施の形態では、金バンプ１
３…がプリント基板パッド１５…の外側を覆うように食
い込んでおり、その結果、プリント基板パッド１５…の
外側の側面１５ａに少なくとも金バンプ１３…が接合さ
れたものとなっている。
【０１０９】これによっても、金バンプ１３…とプリン
ト基板パッド１５…とが、再度の温度上昇により、金バ
ンプ１３…とプリント基板パッド１５…とがその対向方
向に一時的に離れても、金バンプ１３…はプリント基板
パッド１５…の横方向に対しては側面１５ａに拘束され
ており、横移動しない。このため、対向方向に一旦離れ
た状態から温度が低下する際に、熱硬化性樹脂６が半導
体チップ１とプリント配線基板４との押圧応力に左右さ
れても、金バンプ３…は側面１５ａによって横方向の移
動が拘束されているので、最初に搭載されたプリント基
板パッド１５…の位置を保持することができる。
【０１１０】また、金バンプ３…をプリント基板パッド
１５…に押圧して接続する際、本実施の形態では、プリ
ント基板パッド１５…の方が金バンプ３…よりも小さく
形成されている。
【０１１１】このため、柔らかい金バンプ３…が突起状
のプリント基板パッド１５…に食い込み易い。
【０１１２】この結果、後述する実施例の結果からも明
らかなように、金バンプ３…をプリント基板パッド１５
…に押圧するときに、従来よりも低圧にて押圧すること
が可能となる。
【０１１３】なお、上記の例では、プリント基板パッド
１５…は、円形状の先端を有しかつその先端の全体が金
バンプ１３…に覆われた状態となっているが、必ずしも
これに限らず、例えば、図４に示すように、プリント基
板パッド１６…が細長い長方形に形成されかつその先端
が金バンプ１３…から突出して状態となっていても良
い。勿論、その先端が金バンプ１３…から突出していな
くても良い。
【０１１４】さらに、図５（ａ）（ｂ）に示すように、
プリント基板パッド１８…がＬ字状に形成され、プリン
ト基板パッド１８…の概ね片方の側面１８ａのみが金バ
ンプ１３…に接合されている状態であっても良い。ま
た、上記Ｌ字状に限らず、その他、一般的に、各金バン
プ３…との接触面内において多角形に形成されていれば
よい。これによって、段差部ができるので、段差部の側
面に接合部分を設けることができる。
【０１１５】このように、本実施の形態の半導体装置２
０では、半導体チップ１側からプリント配線基板４を見
た場合に、金バンプ１３…のプリント配線基板４方向へ
の全接触面積に対して、金バンプ１３…とプリント基板
パッド１５…との接触面積の方が小さい。
【０１１６】すなわち、従来の半導体装置では、プリン
ト基板パッド１５…の方が金バンプ１３…よりも大きく
形成されていた。
【０１１７】しかし、本実施の形態によれば、従来と
は、逆に、プリント基板パッド１５…の方が金バンプ１
３…よりも小さい。
【０１１８】このため、金バンプ１３…がプリント基板
パッド１５…を覆うようにして、このプリント基板パッ
ド１５…とプリント配線基板４との両方に接合される。
また、これによって、金バンプ１３…はプリント基板パ
ッド１５…の側面１５ａにも接合部分を有することにな
る。
【０１１９】この結果、フリップチップ実装した後に、
後の工程で熱を加えた場合において、熱硬化性樹脂６が
軟化することによって金バンプ１３…とプリント基板パ
ッド１５…との間に横方向の力が作用しても、金バンプ
１３…はプリント基板パッド１５…の側面１５ａにて横
方向の移動が規制される。
【０１２０】この結果、熱を加え終わって冷却したとき
にも、金バンプ１３…とプリント基板パッド１５…とは
同じ位置にて変形されることなく初期の接合状態を保持
する。
【０１２１】また、一般的に、金バンプ１３…はプリン
ト基板パッド１５…よりも柔らかい材料で形成されるの
で、本実施の形態のように、プリント基板パッド１５…
の方が金バンプ１３…よりも小さいことによって、従来
と同程度の押圧力に対して金バンプ１３…のプリント基
板パッド１５…への食い込みが大きくなり、それだけ接
続が良好となる。
【０１２２】したがって、金バンプ１３…とプリント基
板パッド１５…との間の電気的接続を、確実に行い得る
半導体装置２０を提供することができる。
【０１２３】また、本実施の形態の半導体装置２０で
は、各金バンプ１３…と接触しているプリント基板パッ
ド１５…の先端形状が、中心に貫通孔１７を有する半円
状に形成されている。
【０１２４】これによって、円形に形成される金バンプ
１３…に沿うように、プリント基板パッド１５…を金バ
ンプ１３…にて覆うことができる。また、プリント基板
パッド１５…の側面つまり貫通孔１７の側面にて金バン
プ１３…の接合部分を確保することができる。
【０１２５】したがって、金バンプ１３…とプリント基
板パッド１５…との間の電気的接続を、確実に行い得る
半導体装置２０を提供することができる。
【０１２６】また、本実施の形態の半導体装置２０で
は、各金バンプ１３…と接触しているプリント基板パッ
ド１６…の形状が、各金バンプ１３…との接触面を横切
る長方形に形成することが可能となっている。
【０１２７】これによって、円形に形成される金バンプ
１３…を横切るプリント基板パッド１６…を金バンプ１
３…にて覆うことができる。また、プリント基板パッド
１６…の側面に金バンプ１３…の接合部分を確保するこ
とができる。
【０１２８】したがって、金バンプ１３…とプリント基
板パッド１６…との間の電気的接続を、確実に行い得る
半導体装置２０を提供することができる。
【０１２９】また、本実施の形態の半導体装置２０で
は、各金バンプ１３…と接触しているプリント基板パッ
ド１８…の形状が、各金バンプ１３…との接触面内にお
いて多角形に形成されている。
【０１３０】これによって、円形に形成される金バンプ
１３…に対してその領域内で、多角形に形成されたプリ
ント基板パッド１８…を金バンプ１３…にて覆うことが
できる。また、プリント基板パッド１８…の側面に金バ
ンプ１３…の接合部分を確保することができる。
【０１３１】したがって、金バンプ１３…とプリント基
板パッド１８…との間の電気的接続を、確実に行い得る
半導体装置２０を提供することができる。
【０１３２】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。例えば、上記実施の形態では、各電極部２…
を形成した半導体チップ１と、プリント基板パッド１５
…を形成したプリント配線基板４とは単に押圧によって
フリップチップ実装されたものとなっている。
【０１３３】しかし、必ずしもこれに限らず、例えば、
金バンプ３…はプリント基板パッド１５…に接合する際
に、超音波を用いることが可能である。所謂、超音波溶
着工法である。
【０１３４】すなわち、金バンプ３…とプリント基板パ
ッド１５…との接続をより安定なものにするために、超
音波にて固定する。具体的には、金バンプ３…に一定の
加圧と同時に超音波振動を加えると、金バンプ３…は高
温下と同様の塑性流動を生じる。このため、金バンプ３
…とプリント基板パッド１５…との両金属界面の酸化膜
が破壊され、新生面の接触による接合が生じる。したが
って、接合が確実に行われる。
【０１３５】ここで、超音波を使う効果として、点接触
の接続状態であれば、大きな効果が期待できる。したが
って、金バンプ３…とプリント基板パッド１５…との接
触部は、尖った突起形状となるようにプリント基板パッ
ド１５…を形成しておくことが好ましい。
【０１３６】この点、本実施の形態では、金バンプ３…
の接触領域内において、プリント基板パッド１５…が金
バンプ３…よりも小さく形成されている。このため、従
来に比べて構造的にも接触部が小さいので、超音波パワ
ーが集中するという超音波の効果をより一層活かすこと
ができる。すなわち、金バンプ３…とプリント基板パッ
ド１５…との関係は、プリント基板パッド１５…が金バ
ンプ３…への突起パターンの関係となり、金バンプ３…
と従来の平坦なプリント基板パッドとの関係よりも接触
面積が減少し、低圧力、低パワーにて容易に超音波溶着
することができる。
【０１３７】なお、実施の形態１の場合においても、超
音波振動を利用して、金バンプ３…とプリント基板パッ
ド５…とを接続することは可能であり、超音波振動を利
用した方が、確実な接合が得られる。
【０１３８】ただし、この超音波を使う場合は、金バン
プ３…の接続が終わった時点で、樹脂にて封止するのが
好ましい。
【０１３９】このように、金バンプ３…の接続が終わっ
た時点で樹脂にて封止するのは、樹脂にて封止した後に
超音波を使用したのでは、樹脂の硬化を妨げられ、金バ
ンプ３…とプリント基板パッド１５…との横ずれを促進
することにもなるため、悪影響となるためである。
【０１４０】このように、本実施の形態の半導体装置２
０の製造方法では、超音波振動を利用して半導体チップ
１の各金バンプ１３…とプリント配線基板４のプリント
基板パッド１５…とを接合した後、半導体チップ１とプ
リント配線基板４との間を樹脂封止する。
【０１４１】このため、各金バンプ１３…とプリント基
板パッド１５…とを接合するときに、超音波振動を利用
して接合するので、各金バンプ１３…とプリント基板パ
ッド１５…との接合が確実となる。
【０１４２】したがって、金バンプ１３…とプリント基
板パッド１５…との間の電気的接続を、確実に行い得る
半導体装置２０の製造方法を提供することができる。
【０１４３】〔実施の形態３〕本発明の他の実施の形態
について図６及び図７に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前記の実施の形態１及
び実施の形態２の図面に示した部材と同一の機能を有す
る部材については、同一の符号を付し、その説明を省略
する。また、前記実施の形態１及び実施の形態２で述べ
た各種の特徴点については、本実施の形態についても組
み合わせて適用し得るものとする。
【０１４４】本実施の形態の半導体装置３０では、図６
に示すように、プリント配線基板４にスルーホール３１
…が形成されている。なお、同図のプリント配線基板４
は、単層であるが、多層にして、上から下まで貫通した
孔を設けたスルーホール３１…であっても良い。
【０１４５】上記のスルーホール３１…においては、プ
リント配線基板４の裏面から外部装置へ出力するように
なっている。
【０１４６】また、図７に示すように、半導体装置４０
では、プリント配線基板４にビアホール４１…が形成さ
れている。また、プリント配線基板４の下部には、別の
プリント配線基板４４が形成されるとともに、プリント
配線基板４４には、プリント基板パッド４５…が設けら
れている。したがって、この半導体装置４０では、プリ
ント配線基板４とプリント配線基板４４との所謂ビルド
アップ多層プリント配線基板となっている。すなわち、
上記のビアホール４１…は、多層の各プリント配線基板
の配線を接続するビアのためのホールである。なお、こ
のスルーホール３１…とビアホール４１…との違いは、
スルーホール３１…が上から下までの貫通孔であるのに
対して、ビアホール４１…の場合は、多層配線基板にお
いて少なくとも一層に孔が貫通しているが、全ての層に
ついては貫通していないものをいう。
【０１４７】このように、スルーホール３１…又はビア
ホール４１…が形成されている場合にも、同図に示すよ
うに、金バンプ３３・４３…をこのスルーホール３１…
又はビアホール４１…における孔の内部にまで注入する
ことによって、金バンプ３３・４３…がスルーホール３
１…又はビアホール４１…の側面３１ａ・４１ａに拘束
される。
【０１４８】この結果、再度の温度上昇してその温度が
低下する際に、熱硬化性樹脂６が半導体チップ１とプリ
ント配線基板４との押圧応力に左右されても、金バンプ
３３・４３…は、スルーホール３１…又はビアホール４
１…の側面３１ａ・４１ａに拘束されているので、最初
に搭載されたスルーホール３１…又はビアホール４１…
位置を保持することができる。
【０１４９】また、このようにスルーホール３１…又は
ビアホール４１…を有するプリント配線基板４を、金バ
ンプ３３・４３…との接合に使用する場合には、従来か
らあるスルーホール３１…又はビアホール４１…の技術
をそのまま採用できるので、特別に設計し直すことがな
く、その結果、設計上からも材料面からも効果的であ
り、トータルでのコストを削減することが可能となる。
【０１５０】このように、本実施の形態の半導体装置３
０では、各金バンプ３３と接触している金属パターン
が、プリント配線基板４のスルーホール用のランド、つ
まりスルーホール３１…からなっている。
【０１５１】このため、プリント配線基板４に多用され
ているスルーホール３１…の技術及び材料をそのまま使
用することができるので、コストの低減を図るととも
に、スルーホール３１…の段差を利用してスルーホール
３１…と金バンプ３３との間の電気的接続を、確実に行
い得る半導体装置３０を提供することができる。
【０１５２】また、本実施の形態の半導体装置４０で
は、各金バンプ４３…と接触している金属パターンが、
プリント配線基板４のビアホール用のランドつまりビア
ホール４１…からなっている。
【０１５３】このため、プリント配線基板４に多用され
ているビアホール４１…の技術及び材料をそのまま使用
することができるので、コストの低減を図るとともに、
ビアホール４１…の段差を利用してビアホール４１…と
金バンプ４３との間の電気的接続を、確実に行い得る半
導体装置４０を提供することができる。
【０１５４】
【実施例】ここでは、例えば、実施の形態２に示す半導
体装置２０について、金バンプ１３…の押圧接続に関し
て、圧力を変えて実験した結果についてを従来構造の場
合も含めて示す。
【０１５５】〔実施例〕図８に示すように、半導体チッ
プ１に形成した金バンプ１３…よりもプリント基板パッ
ド１５…の方が面積的に小さい場合において、一定温度
に昇温した状態で、半導体チップ１の上面から０．４９
Ｎ／バンプ（５０ｇｆ／バンプ）、０．９８Ｎ／バンプ
（１００ｇｆ／バンプ）、２．９４Ｎ／バンプ（３００
ｇｆ／バンプ）の各接続圧力をかけることによって、金
バンプ１３…がプリント基板パッド１５…に対して凹み
深さがどのようになるかについて検討した。
【０１５６】実験は、上記のように、各接続圧力をかけ
た後、金バンプ１３…をプリント基板パッド１５…から
剥がし、プリント基板パッド１５…に形成された凹みの
深さｄを測定した。
【０１５７】その結果、表１に示す結果を得た。なお、
金バンプ３…をプリント配線基板４から剥がした後の状
態は、金バンプ３…にプリント基板パッド１５…の形が
残る状態で凹んだ状態となっていた。
【０１５８】
【表１】
【０１５９】なお、上記の実験において、例えば、図９
に示すように、金バンプ１３…の直径を８０μｍとし、
プリント基板パッド１５…の幅を２０μｍとした半導体
装置２０において、接続圧力を１．４７Ｎ／バンプ（１
５０ｇｆ／バンプ）以上かけたときには、同図に示すよ
うに、金バンプ１３…の凹部についてプリント基板パッ
ド１５…との間に楔状の割れ溝１６が発生することがわ
かった。
【０１６０】この割れ溝１６は、プリント基板パッド１
５…と金バンプ１３…とのサイズによって変わると思わ
れるが、ある値以上の押圧で割れ溝１６が生じることが
分かっている。
【０１６１】なお、この割れ溝１６があっても、その他
の信頼性で問題が生じるか否かに関しては、確認はして
いないが、実用上は今のところ特に問題はない。
【０１６２】〔従来例〕前記従来例の説明図である図１
０（ａ）（ｂ）に示すように、半導体チップ７１に形成
した金バンプ７３…よりもプリント基板パッド７５…の
方が面積的に大きい従来の半導体装置７０について、一
定温度に昇温した状態で、半導体チップ７１の上面から
０．９８Ｎ／バンプ（１００ｇｆ／バンプ）、１．４７
Ｎ／バンプ（１５０ｇｆ／バンプ）、２．９４Ｎ／バン
プ（３００ｇｆ／バンプ）の各接続圧力をかけることに
よって、金バンプ７３…がプリント基板パッド７５…に
対して凹み深さがどのようになるかについて検討した。
【０１６３】実験は、実施例と同様に、各接続圧力をか
けた後、金バンプ７３…をプリント基板パッド７５…か
ら剥がし、プリント基板パッド７５…に形成された凹み
の深さｄを測定した。
【０１６４】その結果、表２に示す結果を得た。なお、
金バンプ７３…をプリント基板パッド７５…から剥がし
た後の状態は、プリント基板パッド７５は金バンプ７３
の形が残る状態で凹んだ状態となっていた。
【０１６５】
【表２】
【０１６６】〔対比〕上記表１及び表２の結果、半導体
チップ１に形成する金バンプ１３…よりもプリント基板
パッド１５…の方を面積的に小さくする方が、小さい圧
力にて大きい凹みの深さｄを得ることができることが確
認できた。
【０１６７】このことは、プリント基板パッド１５…の
側面１５ａと金バンプ１３…との係合について同じ接合
圧力に対して、金バンプ１３…のプリント基板パッド１
５…への大きい沈み込みを得ることができ、その結果、
それだけ接続が良好であることを示すものと考えられ
る。
【０１６８】
【発明の効果】本発明の半導体装置は、以上のように、
上記各バンプが金属パターンの外側をも覆うようにこの
金属パターンと基板との両方に接合されていることで、
金属パターンにおける各バンプへの接触面内には段差部
が形成されているとともに、上記各バンプは上記金属パ
ターンの段差部における側面にも接合部分を有している
ものである。
【０１６９】それゆえ、フリップチップ実装した後に、
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
【０１７０】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【０１７１】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
【０１７２】本発明の半導体装置は、以上のように、半
導体チップ側から基板を見た場合に、上記バンプの基板
方向への全接触面積に対して、上記バンプと金属パター
ンとの接触面積の方が小さいものである。
【０１７３】それゆえ、従来とは、逆に、金属パターン
の方がバンプよりも小さいので、バンプが金属パターン
を覆うようにして、この金属パターンと基板との両方に
接合される。また、これによって、バンプは金属パター
ンの側面にも接合部分を有することになる。
【０１７４】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【０１７５】また、一般的に、バンプは金属パターンよ
りも柔らかい材料で形成されるので、本発明のように、
金属パターンの方がバンプよりも小さいことによって、
従来と同程度の押圧力に対してバンプの金属パターンへ
の食い込みが大きくなり、それだけ接続が良好となる。
【０１７６】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
【０１７７】本発明の半導体装置は、以上のように、上
記記載の半導体装置において、各バンプと接触している
金属パターンの先端形状が、中心に孔を有する半円状に
形成されているものである。
【０１７８】それゆえ、金属パターンの先端形状を円形
に形成されるバンプに沿うようにすることができる。ま
た、金属パターンの側面にバンプの接合部分を確保する
ことができる。
【０１７９】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
【０１８０】本発明の半導体装置は、以上のように、上
記記載の半導体装置において、各バンプと接触している
金属パターンの形状が、各バンプとの接触面を横切る長
方形に形成されているものである。
【０１８１】それゆえ、円形に形成されるバンプを横切
る金属パターンをバンプにて覆うことができる。また、
金属パターンの側面にバンプの接合部分を確保すること
ができる。
【０１８２】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
【０１８３】本発明の半導体装置は、以上のように、上
記記載の半導体装置において、各バンプと接触している
金属パターンの形状が、各バンプとの接触面内において
多角形に形成されているものである。
【０１８４】それゆえ、円形に形成されるバンプに対し
てその領域内で、多角形に形成された金属パターンをバ
ンプにて覆うことができる。また、金属パターンの側面
にバンプの接合部分を確保することができる。
【０１８５】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置を提供する
ことができるという効果を奏する。
【０１８６】本発明の半導体装置は、以上のように、上
記記載の半導体装置において、各バンプと接触している
金属パターンが、基板のスルーホール用のランドからな
っているものである。
【０１８７】それゆえ、基板に多用されているスルーホ
ールの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、スルーホールの段差
を利用してスルーホールとバンプとの間の電気的接続
を、確実に行い得る半導体装置を提供することができる
という効果を奏する。
【０１８８】本発明の半導体装置は、以上のように、上
記記載の半導体装置において、各バンプと接触している
金属パターンが、基板のビアホール用のランドからなっ
ているものである。
【０１８９】それゆえ、基板に多用されているビアホー
ルの技術及び材料をそのまま使用することができるの
で、コストの低減を図るとともに、ビアホールの段差を
利用してビアホールとバンプとの間の電気的接続を、確
実に行い得る半導体装置を提供することができるという
効果を奏する。
【０１９０】 本発明の半導体装置の製造方法は、以上
のように、上記各バンプを、金属パターンの外側をも覆
うようにこの金属パターンと基板との両方に接合するこ
とで、金属パターンにおける各バンプへの接触面内に段
差部を形成するとともに、上記各バンプを上記金属パタ
ーンの段差部における側面にも接合させる方法である。
【０１９１】それゆえ、フリップチップ実装した後に、
後の工程で熱を加えた場合において、樹脂が軟化するこ
とによってバンプと金属パターンとの間に横方向の力が
作用しても、バンプは金属パターンの段差部における側
面にて横方向の移動が規制される。
【０１９２】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは同じ位置にて変形され
ることなく初期の接合状態を保持する。
【０１９３】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
【０１９４】本発明の半導体装置の製造方法は、以上の
ように、上記記載の半導体装置の製造方法において、樹
脂として異方性導電膜形状の樹脂を用いるとともに、上
記半導体チップと基板とを上記異方性導電膜形状の樹脂
にて固着する際には、各電極部に各バンプをそれぞれ付
けた半導体チップを、上記異方性導電膜形状の樹脂を介
して基板に加熱押圧する方法である。
【０１９５】それゆえ、半導体チップと基板とを上記異
方性導電膜形状の樹脂にて固着する際に、異方性導電膜
形状の樹脂を用いた方が、一般的な樹脂を用いた場合よ
りも、熱膨張の問題に対して影響が少なくなる。
【０１９６】したがって、フリップチップ実装した後
に、後の工程で熱を加えた場合において、樹脂が軟化す
ることによってバンプと金属パターンとの間に横方向の
力が作用するときに、そのバンプと金属パターンとの間
の横方向の力の作用が低減される。
【０１９７】この結果、熱を加え終わって冷却したとき
にも、バンプと金属パターンとは確実に同じ位置にて変
形されることなく初期の接合状態を保持する。
【０１９８】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
【０１９９】本発明の半導体装置の製造方法は、以上の
ように、上記記載の半導体装置の製造方法において、超
音波振動を利用して半導体チップの各バンプと基板の金
属パターンとを接合した後、上記半導体チップと基板と
の間を樹脂封止する方法である。
【０２００】それゆえ、各バンプと金属パターンとを接
合するときに、超音波振動を利用して接合するので、各
バンプと金属パターンとの接合が確実となる。
【０２０１】したがって、バンプと金属パターンとの間
の電気的接続を、確実に行い得る半導体装置の製造方法
を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における半導体装置及びその製造方法の
実施の一形態を示すものであり、半導体装置を示す断面
図である。
【図２】上記半導体装置の金バンプとプリント基板パッ
ドとの位置関係を示す平面図であり、（ａ）はプリント
基板パッドが貫通孔を有して円形に形成されるもの、
（ｂ）は、プリント基板パッドが貫通溝を有して四角形
に形成されるものである。
【図３】本発明における半導体装置及びその製造方法の
他の実施の形態を示すものであり、（ａ）は半導体装置
を示す断面図、（ｂ）は金バンプと貫通孔を有しないプ
リント基板パッドとの位置関係を示す平面図、（ｃ）は
金バンプと貫通孔を有するプリント基板パッドとの位置
関係を示す平面図である。
【図４】上記半導体装置及びその製造方法における他の
金バンプとプリント基板パッドとの位置関係を示す平面
図である。
【図５】本発明における半導体装置及びその製造方法に
おけるさらに他の実施の形態を示すものであり、（ａ）
は半導体装置を示すものであり（ｂ）におけるＸ−Ｘ線
にて切断した部分を含む断面図、（ｂ）は金バンプとプ
リント基板パッドとの位置関係を示す平面図である。
【図６】本発明における半導体装置及びその製造方法の
さらに他の実施の形態を示すものであり、スルーホール
を有する半導体装置を示す断面図である。
【図７】本発明における半導体装置及びその製造方法の
さらに他の実施の形態を示すものであり、ビアホールを
有する半導体装置を示す断面図である。
【図８】前記図３（ａ）（ｂ）に示す半導体装置を用い
て実験を行ったときの、実験状態の半導体装置を示す断
面図である。
【図９】前記図３（ａ）（ｂ）に示す半導体装置を用い
て実験を行ったときの、他の実験状態の半導体装置を示
す断面図である。
【図１０】従来の半導体装置を示すものであり、（ａ）
は断面図、（ｂ）は金バンプとプリント基板パッドとの
位置関係を示す平面図である。
【符号の説明】
１ 半導体チップ ２ 電極部 ３ 金バンプ（バンプ） ４ プリント配線基板（基板） ５ プリント基板パッド（金属パターン） ６ 熱硬化性樹脂（樹脂） ７ 貫通孔（段差部） ７ａ 側面 １０ 半導体装置 １３ 金バンプ（バンプ） １５ プリント基板パッド（金属パターン） １５ａ 側面（段差部） １６ プリント基板パッド（金属パターン） １７ 貫通孔（段差部） １７ａ 側面（段差部） １８ プリント基板パッド（金属パターン） １８ａ 側面（段差部） ２０ 半導体装置 ３０ 半導体装置 ３１ スルーホール ３１ａ 側面（段差部） ３３ 金バンプ（バンプ） ４０ 半導体装置 ４１ ビアホール ４１ａ 側面（段差部） ４３ 金バンプ（バンプ）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】電極部を形成した半導体チップが各電極部
    にて各バンプによって基板上の金属パターンにフリップ
    チップ実装されているとともに、上記半導体チップと基
    板とは樹脂にて固着されている半導体装置において、 上記各バンプが金属パターンの外側をも覆うようにこの
    金属パターンと基板との両方に接合されていることで、
    上記金属パターンにおける各バンプへの接触面内に段差
    部が形成されているとともに、上記各バンプは上記金属
    パターンの段差部における側面にも接合部分を有してい
    ることを特徴とする半導体装置。
  2. 【請求項２】各バンプと接触している金属パターンの先
    端形状が、中心に孔を有する半円状に形成されているこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】各バンプと接触している金属パターンの形
    状が、各バンプとの接触面を横切る長方形に形成されて
    いることを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】各バンプと接触している金属パターンの形
    状が、各バンプとの接触面内において多角形に形成され
    ていることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】各バンプと接触している金属パターンが、
    基板のスルーホール用のランドからなっていることを特
    徴とする請求項１記載の半導体装置。
  6. 【請求項６】電極部を形成した半導体チップが各電極部
    にて各バンプによって基板上の金属パターンにフリップ
    チップ実装されているとともに、上記半導体チップと基
    板とは樹脂にて固着されている半導体装置において、上
    記金属パターンにおける各バンプへの接触面内には段差
    部が形成されているとともに、上記各バンプは上記金属
    パターンの段差部における側面にも接合部分を有してお
    り、上記各バンプと接触している金属パターンが、基板
    のビアホール用のランドからなっていることを特徴とす
    る半導体装置。
  7. 【請求項７】電極部を形成した半導体チップが各電極部
    にて各バンプによって基板上の金属パターンにフリップ
    チップ実装されているとともに、上記半導体チップと基
    板とは樹脂にて固着されている半導体装置において、上
    記半導体チップ側から基板を見た場合に、上記バンプの
    基板方向への全接触面積に対して、上記バンプと金属パ
    ターンとの接触面積の方が小さく、各バンプと接触して
    いる金属パターンが、基板のビアホール用のランドから
    なっていることを特徴とする半導体装置。
  8. 【請求項８】各電極部に各バンプをそれぞれ付けた半導
    体チップを、基板上の金属パターンに押圧することによ
    ってフリップチップ実装を行い、かつ上記半導体チップ
    と基板とを樹脂にて固着する半導体装置の製造方法にお
    いて、上記各バンプを、金属パターンの外側をも覆うよ
    うにこの金属パターンと基板との両方に接合すること
    で、上記金属パターンにおける各バンプへの接触面内に
    段差部を形成するとともに、上記各バンプを上記金属パ
    ターンの段差部における側面にも接合させることを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】樹脂として異方性導電膜形状の樹脂を用い
    るとともに、上記半導体チップと基板とを上記異方性導
    電膜形状の樹脂にて固着する際には、各電極部に各バン
    プをそれぞれ付けた半導体チップを、上記異方性導電膜
    形状の樹脂を介して基板に加熱押圧することを特徴とす
    る請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】超音波振動を利用して半導体チップの各
    バンプと基板の金属パターンとを接合した後、上記半導
    体チップと基板との間を樹脂封止することを特徴とする
    請求項８記載の半導体装置の製造方法。
JP2000194780A 2000-06-28 2000-06-28 半導体装置及びその製造方法 Expired - Fee Related JP3506233B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000194780A JP3506233B2 (ja) 2000-06-28 2000-06-28 半導体装置及びその製造方法
US09/886,035 US20020016022A1 (en) 2000-06-28 2001-06-22 Semiconductor device and manufacturing method thereof
US10/293,441 US6887738B2 (en) 2000-06-28 2002-11-14 Method of making semiconductor device with flip chip mounting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194780A JP3506233B2 (ja) 2000-06-28 2000-06-28 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002016101A JP2002016101A (ja) 2002-01-18
JP3506233B2 true JP3506233B2 (ja) 2004-03-15

Family

ID=18693549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194780A Expired - Fee Related JP3506233B2 (ja) 2000-06-28 2000-06-28 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20020016022A1 (ja)
JP (1) JP3506233B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4520052B2 (ja) * 2001-01-17 2010-08-04 パナソニック株式会社 半導体装置およびその製造方法
US6897566B2 (en) * 2002-06-24 2005-05-24 Ultra Tera Corporation Encapsulated semiconductor package free of chip carrier
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8674500B2 (en) * 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
TWI478254B (zh) 2003-11-10 2015-03-21 Chippac Inc 引線上凸塊之倒裝晶片互連
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
CA2584851C (en) * 2004-11-04 2015-04-07 Microchips, Inc. Compression and cold weld sealing methods and devices
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
JP2006189484A (ja) * 2004-12-28 2006-07-20 Toshiba Matsushita Display Technology Co Ltd 配線構造及び部品実装構造
JP4573657B2 (ja) * 2005-01-27 2010-11-04 パナソニック株式会社 半導体装置及びその製造方法
DE102005005749A1 (de) * 2005-02-07 2006-08-17 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zur Herstellung desselben
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
KR20070107154A (ko) * 2005-03-25 2007-11-06 스태츠 칩팩, 엘티디. 기판상에 좁은 상호접속 사이트를 갖는 플립 칩 상호접속체
JP4551255B2 (ja) 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
ES2441959T5 (es) † 2006-01-30 2022-09-07 Nippon Steel Corp Chapa de acero galvanizado por inmersión en caliente de alta resistencia que presenta excelente aptitud para el moldeo e idoneidad para el chapado, y chapa de acero galvanizado por inmersión en caliente aleado de alta resistencia, y métodos para la producción de las mismas
JP2007305799A (ja) * 2006-05-11 2007-11-22 Fujitsu Ltd 半導体装置の製造方法
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
JP5204101B2 (ja) * 2006-06-26 2013-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 形成された結合を有するフリップチップ相互接続
JP2009231597A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 電子装置
US8952529B2 (en) 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
US8816390B2 (en) * 2012-01-30 2014-08-26 Infineon Technologies Ag System and method for an electronic package with a fail-open mechanism
FR2996053A1 (fr) 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
CN104080270A (zh) * 2013-03-25 2014-10-01 飞思卡尔半导体公司 用于电路板的分离垫
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
KR20220000294A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 반도체 패키지

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996042107A1 (en) 1995-06-13 1996-12-27 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JPH10189655A (ja) 1996-12-20 1998-07-21 Sony Corp 配線基板、半導体装置及び電子部品の実装方法
JPH10233413A (ja) 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JPH10303252A (ja) 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP3424526B2 (ja) 1997-10-23 2003-07-07 松下電器産業株式会社 電子部品の実装方法
US6107109A (en) 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JPH11204913A (ja) 1998-01-09 1999-07-30 Sony Corp 回路基板及び実装方法並びにプリント配線板
JPH11233562A (ja) 1998-02-13 1999-08-27 Oki Electric Ind Co Ltd 半導体装置及び半導体装置検査装置
JPH11284022A (ja) 1998-03-31 1999-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JPH11345302A (ja) 1998-06-02 1999-12-14 Toppan Printing Co Ltd Ｉｃチップの実装方法、ｉｃモジュール、インレットおよびｉｃカード

Also Published As

Publication number Publication date
US20020016022A1 (en) 2002-02-07
US6887738B2 (en) 2005-05-03
US20030067084A1 (en) 2003-04-10
JP2002016101A (ja) 2002-01-18

Similar Documents

Publication Publication Date Title
JP3506233B2 (ja) 半導体装置及びその製造方法
JP4175197B2 (ja) フリップチップ実装構造
JP4610031B2 (ja) フリップチップパッケージ用の応力減少
US6070321A (en) Solder disc connection
JPH10294423A (ja) 半導体装置
TW417232B (en) Semiconductor device and process for producing the same
KR20020030116A (ko) 반도체장치 및 그 제조방법
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP4492233B2 (ja) 半導体チップの実装構造および半導体チップの実装方法
JP3509507B2 (ja) バンプ付電子部品の実装構造および実装方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
KR100379823B1 (ko) 반도체집적회로장치의제조방법
JP2000022300A (ja) 配線基板および電子ユニット
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004247621A (ja) 半導体装置およびその製造方法
JP3489113B2 (ja) 半導体装置
KR100614564B1 (ko) 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법
JP4030220B2 (ja) 半導体チップの実装構造
JP5065657B2 (ja) 電子装置およびその製造方法
JP2002134558A (ja) 半導体装置及びその製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JP2001127102A (ja) 半導体装置およびその製造方法
JP4342577B2 (ja) 半導体チップの実装構造
JP4090906B2 (ja) 半導体装置及びその製造方法
TWI228305B (en) Structure of stacked chip packaging structure and manufacture method of the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees