KR100404251B1 - 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 - Google Patents

파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 Download PDF

Info

Publication number
KR100404251B1
KR100404251B1 KR10-2001-0052191A KR20010052191A KR100404251B1 KR 100404251 B1 KR100404251 B1 KR 100404251B1 KR 20010052191 A KR20010052191 A KR 20010052191A KR 100404251 B1 KR100404251 B1 KR 100404251B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
center window
encapsulant
scratch
contact pad
Prior art date
Application number
KR10-2001-0052191A
Other languages
English (en)
Other versions
KR20030018458A (ko
Inventor
양성연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0052191A priority Critical patent/KR100404251B1/ko
Publication of KR20030018458A publication Critical patent/KR20030018458A/ko
Application granted granted Critical
Publication of KR100404251B1 publication Critical patent/KR100404251B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체 패키지의 몰딩 공정에서 센터 윈도우와 솔더 볼의 콘택 패드 사이에 발생되는 몰드 플래쉬를 방지하기 위한 페이스 다운 타입의 반도체 패키지 및 그의 몰딩 장치에 관한 것이다. 여기에 개시되는 반도체 패키지는 센터 윈도우와 콘택 패드 사이에 신규한 스크래치를 형성한다. 스크래치는 본 발명에 의한 몰딩 장치에 의해 봉지제가 센터 윈도우로부터 솔더 볼이 접착되는 콘택 패드로 유입되는 것을 차단하기 위해 기판의 하부에 형성된다. 이를 위해 몰딩 장치는 하부 몰드 체이스에 스크래치를 형성하기 위한 홈을 구한다. 따라서 스크래치에 의해서 콘택 패드로 유입되는 봉지제를 차단하여 반도체 패키지의 몰드 플래쉬에 의한 솔더 볼의 접착 미스 발생율을 줄일 수 있다.

Description

파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩 장치{SEMICONDUCTOR PACKAGE OF FINE PITCH BALL GRID ARRAY TYPE AND MOLDING APPARATUS THEREFOR}
본 발명은 반도체 패키지 및 그의 몰딩 장치에 관한 것으로, 좀 더 구체적으로는 반도체 패키지 몰딩 공정에서 발생되는 몰드 플래쉬(mold flash)를 방지하기 위한 페이스 다운 타입의 반도체 패키지 및 그의 몰딩 장치에 관한 것이다.
일반적으로 반도체 소자의 조립 공정은 리드 프레임(lead frame)의 다이 패드 상에 접착제를 이용하여 칩(chip)을 접착시키고 와이어 본딩한 다음, 칩을 플라스틱 또는 에폭시 몰드 컴파운드(EMC : Epoxy Mold Compound) 등의 봉지 재료로 패키징하게 된다.
페이스 다운(face down) 타입의 파인 피치 볼 그리드 어레이(Finepitch Ball Grid Array : FBGA) 반도체 패키지는 플렉서블 기판(flexible PCB) 상에 다수의 칩들을 접착한다. 그리고 다수의 칩들을 형성하는 플렉서블 기판은 FBGA 패키지 몰드 공정에서 칩 상단부와 본딩 와이어를 보호하기 위한 센터 윈도우(center window) 부분을 감싸기 위해 에폭시 봉지제(EMC : Epoxy Mold Compound)를 이용하여 몰딩된다. FBGA 패키지는 개별 패키지를 몰딩하는 것이 아니라, 일정 형태의 제품을 집적화하고, 이를 메트릭스(matrix) 화하여 일괄적으로 몰딩한다. 이 때,몰드 플래쉬가 클램핑 영역을 벗어나 솔더 볼이 접착되어야 하는 콘택 패드 부분까지 침범하게 되어 솔더 볼이 접착되는 것을 불가능하게 한다.
클램핑(clamping)이란, 금형으로 기판을 상하로 눌러서 봉지제가 충진되는 부분의 봉지제가 밖으로 유출되는 것을 방지하는 것을 말한다. 그러나 몰딩시 크램핑 영역은 기판의 양측에만 상하로 설정되어 있고, 몰딩 장치에 의해 높은 압력(예를 들어, 40 톤 정도)이 가해진다. 그리고 칩의 파손을 방지하기 위하여 칩 상단에서는 클램핑할 수 없어 센터 윈도우의 몰딩시 센터 윈도우로부터 콘택 패드로 에폭시 봉지제가 유출되어 몰드 플래쉬가 발생된다.
도 1을 참조하면, 일반적인 FBGA 반도체 패키지(10)는 칩(11)을 접착하는 기판(12) 하부에 복수 개의 솔저 볼(16)들을 접착한다. 그리고 본딩 와이어(18)를 보호하기 위한 센터 윈도우(20)를 포함한다. 따라서 칩 상단부(14)와 센터 윈도우(20)는 에폭시 봉지제를 이용하여 몰딩된다.
도 2는 도 1에 도시된 FBGA 반도체 패키지를 제조하는 몰딩 공정에서 복수 개의 칩들을 포함하는 메트릭스 화된 기판 상에 에폭시 봉지제를 이용하여 몰딩되는 것을 나타내고 있다.
도면을 참조하면, 상기 기판(26)은 복수 개의 칩(28)들이 접착되어 있으며, 에폭시 봉지제를 이용하여 칩 상단부(30)와 하단부의 센터 윈도우(32)가 채워진다. 센터 윈도우(32)는 본딩 와이어(34)를 보호하기 위해서 에폭시 봉지제로 채워진다. 그리고 상기 기판(26)은 몰딩 장치(20 : 22, 24)에 의해서 상하로 클램핑된다. 클램핑 영역은 기판 양단(36)과 센터 윈도우(32) 주변에 형성된다. 기판 양단(36)은몰딩 장치(20)의 압력에 의해 상하로 클램핑되며, 센터 윈도우(32) 주변은 칩(28)을 보호하기 위하여 하단에서만 클램핑된다.
여기서 도면에 도시된 화살표는 클램핑 영역을 나타내며 화살표의 크기로 클램핑 압력을 나타낸다. 칩(28)들이 접착된 중앙 부분들은 칩의 파손을 방지하기 위하여 상단에서는 클림핑할 수 없고, 하단에서의 클램핑은 약하게 수행된다.
이어서 몰드 플래쉬가 발생되는 현상을 상기 기판의 일부분(40)을 이용하여 상세히 설명한다.
도 3을 참조하면, 상기 기판의 일부분(40)은 상기 기판의 일측에 클램핑 영역(42)을 나타내고 있으며, 상기 센터 윈도우(32)와 콘택 패드(44) 사이에 몰드 플래쉬(46)가 발생되어 있음을 나타낸다.
상술한 바와 같이, 페이스 다운 타입 FBGA 반도체 패키지의 몰딩 공정은 칩을 감싸고 있는 칩의 하단 중앙에 본딩 와이어를 보호하기 위한 센터 윈도우를 에폭시 봉지제로 감싼다. 이 때, 칩 윗면과 센터 윈도우를 동시에 에폭시 봉지제가 유입될 때, 금형을 클램핑하여야 하는데 칩의 파손이 우려되어 충분한 클램핑을 수행할 수 없다. 그 결과, 유입되는 봉지제가 클램핑 영역을 지나서 콘택 패드로 유출되어 몰드 플래쉬가 발생된다. 이를 해결하기 위한 방법으로 하부 몰딩 체이스와 반도체 패키지 사이에 릴리즈 필름을 이용하여 봉지제가 클램핑 영역을 침범하지 못하도록 한다. 그러나 이 방법은 기존의 TSOP(Thin Small Outline Package)를 생산하는 장비에서는 적용이 불가능하며, 별도의 장비를 구매해야 가능하다. 또한 릴리즈 필름을 이용하므로 원가가 상승되는 문제점이 있다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 페이스 다운 타입 반도체 패키지의 몰딩 공정에서 센터 윈도우로부터 솔더 볼이 접착되는 콘택 패드로 유입되는 봉지제를 차단하여 솔더 볼을 콘택 패드에 접착하기 용이한 반도체 패키지의 몰딩 장치를 구현하는데 있다. 그리고 본 발명의 몰딩 장치에 의해서 스크래치가 형성된 반도체 패키지를 제공하는데 있다.
도 1은 일반적인 파인 피치 볼 그리드 어레이 패키지의 구조를 도시한 단면도;
도 2는 도 1에 도시된 파인 피치 볼 그리드 어레이 패키지의 몰딩 시 클램핑 영역을 나타내는 단면도;
도 3은 종래 기술에 따른 파인 피치 볼 그리드 어레이 패키지 몰딩 시 발생되는 몰드 플래쉬를 설명하기 위한 단면도;
도 4는 본 발명에 따른 몰드 플래쉬를 방지하기 위한 파인 피치 볼 그리드 어레이 패키지의 구성을 나타내는 단면도; 그리고
도 5는 도 4에 도시된 스크래치를 형성하기 위한 몰딩 장치의 일부를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 몰딩 장치 102 : 상부 몰드 체이스
104 : 하부 몰드 체이스 106 : 기판
108 : 봉지제 110 : 칩
112 : 클램핑 영역 114 : 콘택 패드
116 : 센터 윈도우 118 : 본딩 와이어
122 : 스크래치
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 페이스 다운(face down) 타입의 반도체 패키지에 있어서, 반도체 칩을 실장하기 위한 기판과, 상기 반도체 칩 중앙으로부터 와이어 본딩을 위한 상기 기판의 특정 부분이 오픈되어 형성된 센터 윈도우와, 상기 기판에 구비되어 솔더 볼이 접착되는 콘택 패드 및 상기 반도체 패키지의 몰딩 시, 상기 기판에 접착되고 상기 센터 윈도우와 상기 패드 사이에 형성되어 봉지제가 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 것을 차단하기 위해 돌기되는 스크래치를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 스크래치는 상기 센터 윈도우의 몰딩시, 상기 봉지제에 의해서 형성된다. 이 때, 상기 봉지제는 에폭시 몰드 컴파운드를 사용한다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 칩을 접착하기 위한 다이 패드와, 상기 다이 패드의 중앙이 오프닝되어 형성된 센터 윈도우 및 솔더 볼을 접착시기기 위한 콘택 패드를 포함하는 기판를 갖는 페이스 다운 타입 반도체 패키지의 몰딩 장치에 있어서, 상기 반도체 패키지의 상부를 봉지제로 몰딩하기 위한 상부 몰드 체이스와, 상기 센터 윈도우를 상기 봉지제로 몰딩하기 위하여 상기 상부 몰드 체이스에 대응하여 구비되고, 상기 센터 윈도우와 상기 콘택 패드 사이에서 상기 기판 상에 접착되는 스크래치를 형성하기 위한 홈(groove)을 구비하는 상기 하부 몰드 체이스를 포함하되, 상기 스크래치는 상기 센터 윈도우로부터 상기 콘택 패드로 상기 봉지제가 유입되는 것을 차단시킨다.
이 특징의 바람직한 실시예에 있어서, 상기 홈은 상기 반도체 패키지의 몰딩시, 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 상기 봉지제를 이용하여 상기 스크래치를 형성하도록 구비된다.
따라서 본 발명의 반도체 패키지는 센터 윈도우 몰딩 시, 몰딩 장치의 하부 몰드 체이스의 홈에 의해서 스크래치를 형성하여, 봉지제가 솔더 볼의 콘택 패드로 유입되는 것이 차단된다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 4는 본 발명에 따른 플래쉬 방지를 위한 파인 피치 볼 그리드 어레이 반도체 패키지의 구성을 나타내는 단면도이다.
도면을 참조하면, 상기 반도체 패키지는 페이스 다운 타입의 FBGA 패키지로, 기판(106) 하부에 신규한 스크래치(122)를 구비한다. 그리고 상기 반도체 패키지는 칩(110)이 접착된 기판(106)의 특정 부위가 오프닝되어 형성된 센터 윈도우(116)와, 솔더 볼(미도시됨)이 접착되는 다수의 콘택 패드들(114)을 포함한다. 상기 센터 윈도우(116)는 본딩 와이어(118)를 보호하기 위하여 봉지제로 몰딩된다.
구체적으로 설명하면, 본 발명에 의한 반도체 패키지는 반도체 패키지의 몰딩 공정에서 패키지 상부(108)와 하부를 에폭지 봉지제로 몰딩된다. 이 때 센터 윈도우(116) 내부가 에폭시 봉지제로 몰딩된다. 몰딩 장치(100 : 102, 104)에 의해서 클램핑되는 영역(112)은 패키지가 접착된 기판(106)의 양단에 구비되어 있다. 특히 하부의 센터 윈도우(116)와 콘택 패드(114) 사이의 클램핑 영역은 칩의 손상을 방지하기 위하여 상부에서 클램핑하지 않게 되어 기판(106)과 하부 몰드 체이스(104) 사이의 틈으로 봉지제가 유입된다. 따라서 본 발명의 반도체 패키지는 하부 클램핑 영역 즉, 센터 윈도우(116)와 콘택 패드(114) 사이에 삼각형의 스크래치를 형성하여 몰드 플래쉬가 콘택 패드(114)에 형성되는 것을 방지한다. 이 때, 상기 스크래치(122)는 몰딩 장치(100)로 유입되는 봉지제에 의해서 형성된다.
그리고 도 5는 도 4에 도시된 반도체 패키지에 스크래치를 형성하기 위한 몰딩 장치의 일부를 나타내는 단면도이다. 그리고 상기 몰딩 장치(100)는 복수 개의 반도체 패키지가 구비되는 메트릭스를 몰딩하기 위하여 도면에 도시된 금형 구조가 연속적으로 형성되어 있다.
도면을 참조하면, 상기 몰딩 장치(100)는 도 4에 도시된 반도체 패키지의 스크래치를 형성하기 위한 신규한 하부 몰드 체이스(104)를 구비한다. 그리고 상기 몰딩 장치(100)는 하부 몰드 체이스(104)에 대응하는 상부 몰드 체이스(102)를 구비한다.
상기 하부 몰드 체이스(104)는 반도체 패키지의 센터 윈도우(116)와 콘택 패드(114) 사이의 클램핑 영역에 상기 스크래치를 형성하는 홈(124)을 구비한다. 상기 홈(124)은 예컨대, 오목한(concave) 삼각 형태로 형성되며, 유입되는 봉지제에 의해 발생되는 몰드 플래쉬를 조절한다. 즉, 몰딩 공정시, 에폭시 봉지제가 센터 윈도우(116)로 유입되고, 클램핑 영역을 침범하여 홈(124)에 고인다. 이어서 홈(124)에 고인 에폭시 봉지제는 홈(124)에 대응되는 기판의 하단부에 접착되어 스크래치가 형성된다.
상술한 바와 같이, 페이스 다운 반도체 패키지의 제조 공정 중 몰딩 공정은 에폭시 봉지제를 이용하여 칩 면과, 칩 중앙 하단에 본딩 와이어를 보호하기 위한 센터 윈도우를 감싸게 된다. 이 때, 칩의 상부와 센터 윈도우를 동시에 에폭시 봉지제가 유입되고, 이를 적정의 압력으로 클램핑한다. 센터 윈도우의 클램핑 시, 칩의 상단과 센터 윈도우 주변을 동일한 압력으로 클램핑해야 하나, 칩의 파손이 우려되며 봉지제의 유입을 방해하기 때문에 제대로 클램핑을 수행할 수 없게 된다. 그 결과, 유입되는 봉지제는 센터 윈도우로부터 콘택 패드로 침범하여 상기 하부 몰드 체이스에 구비되는 홈에 유입된다. 따라서 홈의 상단에 위치한 기판의 특정 부분에 스크래치가 형성된다. 그러므로 유입되는 봉지제는 스크래치에 의해서 콘택 패드로 유입되지 않게 되어, 솔더 볼의 접착 미스에 대한 발생율이 최소화된다.
상술한 바와 같이, 본 발명은 페이스 다운 반도체 패키지의 몰드 공정에서 발생되는 몰드 플래쉬를 제거하기 위한 별도의 릴리즈 필름을 사용하지 않음으로써, 원가 절감 및 기존의 TSOP용 몰드 장비를 100 % 사용할 수 있다.
또한 스크래치로 인하여 센터 윈도우로부터 콘택 패드로 유입되는 봉지제를 차단함으로써, 플래쉬에 의한 미스 볼(miss ball)을 제로화 할 수 있다.

Claims (5)

  1. 페이스 다운(face down) 타입의 반도체 패키지에 있어서:
    반도체 칩을 실장하기 위한 기판과;
    상기 반도체 칩 중앙으로부터 와이어 본딩을 위한 상기 기판의 특정 부분이 오픈되어 형성된 센터 윈도우와;
    상기 기판에 구비되어 솔더 볼이 접착되는 콘택 패드 및;
    상기 반도체 패키지의 몰딩 시, 상기 기판에 접착되고 상기 센터 윈도우와 상기 패드 사이에 형성되어 봉지제가 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 것을 차단하기 위해 돌기되는 스크래치를 포함하는 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 스크래치는 상기 센터 윈도우의 몰딩시, 상기 봉지제에 의해서 형성되는 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉지제는 에폭시 몰드 컴파운드인 것을 특징으로 하는 페이스 다운 타입의 반도체 패키지.
  4. 칩을 접착하기 위한 다이 패드와, 상기 다이 패드의 중앙이 오프닝되어 형성된 센터 윈도우 및 솔더 볼을 접착시기기 위한 콘택 패드를 포함하는 기판를 갖는 페이스 다운 타입 반도체 패키지의 몰딩 장치에 있어서:
    상기 반도체 패키지의 상부를 봉지제로 몰딩하기 위한 상부 몰드 체이스와;
    상기 센터 윈도우를 상기 봉지제로 몰딩하기 위하여 상기 상부 몰드 체이스에 대응하여 구비되고, 상기 센터 윈도우와 상기 콘택 패드 사이에서 상기 기판 상에 접착되는 스크래치를 형성하기 위한 홈(groove)을 구비하는 상기 하부 몰드 체이스를 포함하되;
    상기 스크래치는 상기 센터 윈도우로부터 상기 콘택 패드로 상기 봉지제가 유입되는 것을 차단시키는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.
  5. 제 4 항에 있어서,
    상기 홈은 상기 반도체 패키지의 몰딩시, 상기 센터 윈도우로부터 상기 콘택 패드로 유입되는 상기 봉지제를 이용하여 상기 스크래치를 형성하도록 구비되는 것을 특징으로 하는 반도체 패키지의 몰딩 장치.
KR10-2001-0052191A 2001-08-28 2001-08-28 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치 KR100404251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052191A KR100404251B1 (ko) 2001-08-28 2001-08-28 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0052191A KR100404251B1 (ko) 2001-08-28 2001-08-28 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치

Publications (2)

Publication Number Publication Date
KR20030018458A KR20030018458A (ko) 2003-03-06
KR100404251B1 true KR100404251B1 (ko) 2003-11-03

Family

ID=27721239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0052191A KR100404251B1 (ko) 2001-08-28 2001-08-28 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치

Country Status (1)

Country Link
KR (1) KR100404251B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102520258B1 (ko) * 2016-03-18 2023-04-11 에스케이하이닉스 주식회사 몰드 플래시를 억제한 반도체 패키지 및 제조 방법
US10229865B2 (en) 2016-06-23 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162213A (ja) * 1986-12-25 1988-07-05 Mitsubishi Electric Corp 樹脂成形装置
JPH01123447A (ja) * 1987-11-07 1989-05-16 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
KR19990001899A (ko) * 1997-06-18 1999-01-15 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
KR19990069838A (ko) * 1998-02-13 1999-09-06 구본준 반도체 패키지
KR20000020858U (ko) * 1999-05-14 2000-12-15 마이클 디. 오브라이언 반도체 패키지용 리드프레임의 구조
US6451625B1 (en) * 2001-01-13 2002-09-17 Siliconware Precision Industries, Co., Ltd. Method of fabricating a flip-chip ball-grid-array package with molded underfill

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63162213A (ja) * 1986-12-25 1988-07-05 Mitsubishi Electric Corp 樹脂成形装置
JPH01123447A (ja) * 1987-11-07 1989-05-16 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
KR19990001899A (ko) * 1997-06-18 1999-01-15 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
KR19990069838A (ko) * 1998-02-13 1999-09-06 구본준 반도체 패키지
KR20000020858U (ko) * 1999-05-14 2000-12-15 마이클 디. 오브라이언 반도체 패키지용 리드프레임의 구조
US6451625B1 (en) * 2001-01-13 2002-09-17 Siliconware Precision Industries, Co., Ltd. Method of fabricating a flip-chip ball-grid-array package with molded underfill

Also Published As

Publication number Publication date
KR20030018458A (ko) 2003-03-06

Similar Documents

Publication Publication Date Title
US6117382A (en) Method for encasing array packages
US6989122B1 (en) Techniques for manufacturing flash-free contacts on a semiconductor package
US6114627A (en) Underfill coating for LOC package
US6770163B1 (en) Mold and method for encapsulation of electronic device
US20090053850A1 (en) Method of manufacturing solid state imaging device
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
EP0923120A1 (en) Method for manufacturing semiconductor device
US6635954B2 (en) Stress reduction feature for LOC lead frame
US20020112881A1 (en) Substrate of semiconductor package
US7504736B2 (en) Semiconductor packaging mold and method of manufacturing semiconductor package using the same
KR100404251B1 (ko) 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치
US6309914B1 (en) Method for making a semiconductor package
EP0430204B1 (en) Plastic mould type semiconductor device
KR100687860B1 (ko) 반도체 패키지의 금형 장치
US20050287236A1 (en) Method and apparatus for molding a semiconductor device
KR100208471B1 (ko) 방열판이 부착된 bga패키지의 몰딩방법
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
KR20080101207A (ko) 몰딩 수지 유출 방지 케이스
KR0142840B1 (ko) 다이패드가 노출된 반도체 패키지의 코팅방법
JP3732660B2 (ja) 樹脂封止型半導体装置
KR960015518B1 (ko) 반도체장치 및 그 제조방법 및 그 제조용 금형
JPH06283629A (ja) 半導体装置及びその製造方法及びその製造用金型
KR19990005522A (ko) 돌기가 형성된 몰딩 금형을 이용한 칩 사이즈 패키지
JPH05243337A (ja) フィルムキャリア
KR20040090142A (ko) 에프비지에이 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee