JP3732660B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置 Download PDFInfo
- Publication number
- JP3732660B2 JP3732660B2 JP23092298A JP23092298A JP3732660B2 JP 3732660 B2 JP3732660 B2 JP 3732660B2 JP 23092298 A JP23092298 A JP 23092298A JP 23092298 A JP23092298 A JP 23092298A JP 3732660 B2 JP3732660 B2 JP 3732660B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- semiconductor device
- molding
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Description
【発明の属する技術分野】
この発明は、樹脂封止型半導体装置に関し、詳しくはそのパッケージ構造に関する。
【0002】
【従来の技術】
従来、樹脂封止型半導体装置としてBGA型半導体装置が知られており、図4に示すように、かかるBGA型半導体装置Xは、基板100 にICチップ200 を搭載・固着し、同ICチップ200 の端子と、基板100 上に形成してある導通パタン(図示せず)とをボンディングワイヤ300 で接続し、さらに、ICチップ200 及びボンディングワイヤ300 とを熱硬化性のモールド用樹脂400 でモールドしてパッケージ化している。
【0003】
基板100 の裏面には半田バンプ500 が形成されており、同半田バンプ500 と前記導通パタンとを、図示しないスルーホールを介して導通させることで、ICチップ200 と半田バンプ500 とを導通させている。
【0004】
基板100 はリードフレームに連続状に形成されており、前記したようにパッケージ化された後にリードフレームから切り離されて単品化される。
【0005】
また、基板100 は、ガラスエポキシ樹脂等で板状に形成されたものが一般的であるが、近年では、量産化を図るべく、ポリプロピレン樹脂等からなるフィルム体が用いられることも多い。
【0006】
【発明が解決しようとする課題】
ところが、上記した従来のBGA型半導体装置Xのパッケージ構造では、図示したように、モールド用樹脂400 が基板100 の上面にのみモールドされているために、基板100 表面との溶着が不十分となって、単品カット時などにモールド用樹脂400 が基板100 から剥離しやすいという欠点があった。
【0007】
すなわち、基板100 とモールド用樹脂400 との材質が異なるので熱膨張率が異なり、モールド時に反りを生じ、基板100 とモールド樹脂400 との密着性が低下し、さらに、BGA型半導体装置Xの実装時やリフロー時にも同様に反りを生じるので剥離しやすい。特に、基板100 がフィルム体であると、その傾向が顕著である。
【0008】
かかる剥離が生じると、接合面から吸湿してBGA型半導体装置Xの実装時やリフロー時にパッケージクラックの原因となるので、モールド用樹脂400 の剥離防止が大きな課題となっている。
【0009】
本発明は、上記課題を解決することのできる樹脂封止型半導体装置を提供することを目的としている。
【0010】
【課題を解決するための手段】
そこで、上記課題を解決するために、請求項1記載の本発明では、基板上面にICチップを固着してワイヤボンディングし、前記ICチップをモールド用樹脂でモールドしてなる樹脂封止型半導体装置において、前記基板の四隅にはモールド時にモールド用樹脂を流入させる切欠部を設けるとともに、この切欠部は前記モールド用樹脂を流入させて五角形状に硬化させ、硬化した前記モールド用樹脂で前記基板を包み込むようにホールドした。したがって、モールド部の剥離を防止することができる。
【0014】
【発明の実施の形態】
本発明は、基板上面にICチップを固着してワイヤボンディングし、樹脂モールドした樹脂封止型半導体装置において、基板の周側部に、樹脂モールド時にモールド用樹脂を流入させる切欠部を設けたものである。
【0015】
すなわち、基板の周側部に予め切欠部を設けておき、モールド時に同切欠部内にモールド用樹脂を流入させ、かかるモールド用樹脂を基板の下面まで至らせることで、硬化したときにモールド用樹脂が基板を包み込むようにホールドして密着性を向上させ、モールド用樹脂と基板との剥離を防止したものである。
【0016】
切欠部を設ける箇所は、半導体装置の機能を阻害することのないように基板上に形成された導通パタンを避ける箇所とし、その箇所としては、例えば基板の周縁とすることが考えられる。
【0017】
また、切欠部の個数としては特に限定するものではないが、基板の各辺に1個ずつ、もしくは、基板の四隅にそれぞれ設けることができる。
【0018】
特に、四隅に設けた場合は、少ない個数で効率的に基板とモールド用樹脂との剥離を防止することができる。
【0019】
また、基板の各辺に複数個の切欠部を設けてモールドすることもでき、モールド用樹脂による基板のホールド力を大きくして密着性をより向上させることもできる。
【0020】
このように、本発明によれば、モールド用樹脂と基板との密着性が向上してモールド用樹脂の基板からの剥離を効果的に防止することができる。
【0021】
特に、基板を薄いフィルム体とした場合にはその効果は大きくなり、フィルム体を基板とし、かつ、かかるフィルム基板の欠点であるモールド用樹脂の剥離を防止して不良品の発生を可及的に抑えることにより、薄型で高品質のBGA型半導体装置の量産化を実現することができる。
【0022】
【実施例】
以下、本発明の実施例を図面を参照しながら具体的に説明する。
【0023】
(第1実施例)
図1は第1実施例に係る樹脂封止型半導体装置としてのBGA型半導体装置Aの底面図、図2は図1のI−I線における断面図である。
【0024】
図2に示すように、BGA型半導体装置Aは、ポリプロピレン等の樹脂製のフィルム体からなる略正方形のフィルム基板1の上面にICチップ2を固着し、フィルム基板1上に形成した図示しない導通パタンにワイヤボンィングしている。
【0025】
3はボンディングワイヤである。
【0026】
フィルム基板1の裏面には、半田バンプ4がマトリックス状に多数突設されており、同半田バンプ4と前記導通パタンとを図示しないスルーホールを介して導通させている。
【0027】
そして、ICチップ2とボンディングワイヤ3とを熱硬化性樹脂5によりモールドしてパッケージを構成している。
【0028】
かかる構成のBGA型半導体装置Aにおいて、本発明の要旨となるのは、フィルム基板1の周側部に、モールド用樹脂である熱硬化性樹脂5を流入させる切欠部6を設けたことにある。
【0029】
すなわち、熱硬化性樹脂5とフィルム基板1とは、その材質の違いにより熱膨張率が異なるので、樹脂モールド時や、後工程の半田バンプ4のリフロー時、あるいは、BGA型半導体装置Aの実装時にパッケージ自体に反りを生じ、フィルム基板1と熱硬化性樹脂5とが剥離しやすくなるものであるが、上記構成としたことにより、モールド時に切欠部6に熱硬化性樹脂5が流入して硬化し、かかる熱硬化性樹脂5がフィルム基板1を包み込むようにホールドすることになるので、フィルム基板1と熱硬化性樹脂5との密着性が向上して両者の剥離を効率良く防止することができる。
【0030】
本実施例では、切欠部6を、図1に示すように、前記した導通パタン(図示せず)を避ける位置としてフィルム基板1の四隅に形成している。
【0031】
したがって、熱硬化性樹脂5が剥離しやすいフィルム基板1の各角部を熱硬化性樹脂5が包み込んでホールドするので、切欠部6の個数が少なくても効率的な剥離防止が可能となる。
【0032】
フィルム基板1の四隅に設ける切欠部6は、各フィルム基板1毎に形成してもよいが、フィルム基板1を多数集合させた大判の集合基板フィルムにマトリックス状に形成すれば、切欠部6を各フィルム基板1の四隅により効率的に形成することができる。
【0033】
また、切欠部6の形状としては、図1に示したような五角形に限らずいかなる形状であっても構わない。
【0034】
(第2実施例)
図3に第2実施例に係るBGA型半導体装置Aの底面図を示す。なお、本実施例で用いた符号は、同一構成要素については第1実施例と同一のものを用いている。
【0035】
図示するように、本実施例では、切欠部6をフィルム基板1の周縁部に複数個形成している。
【0036】
また、切欠部6は熱硬化性樹脂5が最も剥がれやすい四隅と、各辺に設けており、切欠部6の形状は自由であるが、本実施例では、四隅部分には四分円形状のものを、各辺には半円形状のものを形成している。また、各辺に設けた切欠部6は、単数であっても複数であってもよく、本実施例では、一定間隔をあけた複数個設けている。なお、他の構成については第1実施例と同様なのでここでの説明は省略する。
【0037】
以上の構成としたことから、本実施例では、第1実施例のパッケージ構造に比べて熱硬化性樹脂5によるフィルム基板1のホールド力が大きくなり、密着性がより増大して剥がれを確実に防止することができる。
【0038】
【発明の効果】
本発明は上記のような形態で実施されるもので、以下の効果を奏する。
【0039】
【課題を解決するための手段】
請求項1記載の本発明では、基板上面にICチップを固着してワイヤボンディングし、前記ICチップをモールド用樹脂でモールドしてなる樹脂封止型半導体装置において、前記基板の四隅にはモールド時にモールド用樹脂を流入させる切欠部を設けるとともに、この切欠部は前記モールド用樹脂を流入させて五角形状に硬化させ、硬化した前記モールド用樹脂で前記基板を包み込むようにホールドしたことによって、モールド部の剥離を防止することができる。
【図面の簡単な説明】
【図1】第1実施例に係るBGA型半導体装置の底面図である。
【図2】図1のI−I線における断面図である。
【図3】第2実施例に係るBGA型半導体装置の底面図である。
【図4】従来のBGA型半導体装置のパッケージ構造を示す説明図である。
【符号の説明】
A BGA型半導体装置(樹脂封止型半導体装置)
1 フィルム基板(基板)
2 ICチップ
3 ボンディングワイヤ
4 半田バンプ
5 熱硬化性樹脂(モールド用樹脂)
6 切欠部
Claims (1)
- 基板上面にICチップを固着してワイヤボンディングし、前記ICチップをモールド用樹脂でモールドしてなる樹脂封止型半導体装置において、
前記基板の四隅にはモールド時にモールド用樹脂を流入させる切欠部を設けるとともに、この切欠部は前記モールド用樹脂を流入させて五角形状に硬化させ、硬化した前記モールド用樹脂で前記基板を包み込むようにホールドしたことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23092298A JP3732660B2 (ja) | 1998-08-17 | 1998-08-17 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23092298A JP3732660B2 (ja) | 1998-08-17 | 1998-08-17 | 樹脂封止型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058718A JP2000058718A (ja) | 2000-02-25 |
JP3732660B2 true JP3732660B2 (ja) | 2006-01-05 |
Family
ID=16915393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23092298A Expired - Fee Related JP3732660B2 (ja) | 1998-08-17 | 1998-08-17 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3732660B2 (ja) |
-
1998
- 1998-08-17 JP JP23092298A patent/JP3732660B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000058718A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6444498B1 (en) | Method of making semiconductor package with heat spreader | |
KR0134902B1 (ko) | 칩 캐리어 패키지 및 집적 회로 패키지 | |
US6110755A (en) | Method for manufacturing semiconductor device | |
US8685794B2 (en) | Lead frame land grid array with routing connector trace under unit | |
US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
US20070273019A1 (en) | Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier | |
US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
US9196470B1 (en) | Molded leadframe substrate semiconductor package | |
US20020039811A1 (en) | A method of manufacturing a semiconductor device | |
US6225703B1 (en) | Semiconductor device | |
US6825064B2 (en) | Multi-chip semiconductor package and fabrication method thereof | |
KR20040037575A (ko) | 사선형 에칭부를 갖는 엠.엘.피(mlp)형 반도체 패키지 | |
US6879030B2 (en) | Strengthened window-type semiconductor package | |
JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
JP3732660B2 (ja) | 樹脂封止型半導体装置 | |
JPH05160296A (ja) | 半導体集積回路ベアチップの樹脂封止方法 | |
KR100564623B1 (ko) | 크랙을 예방하는 반도체 패키지 및 그 제조방법 | |
KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
KR200179419Y1 (ko) | 반도체패키지 | |
KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
US6489571B1 (en) | Molded tape ball grid array package | |
JPH07249707A (ja) | 半導体パッケージ | |
JPH0870087A (ja) | リードフレーム | |
KR100369394B1 (ko) | 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법 | |
KR101040311B1 (ko) | 반도체 패키지 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051013 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |