JPH06283629A - 半導体装置及びその製造方法及びその製造用金型 - Google Patents

半導体装置及びその製造方法及びその製造用金型

Info

Publication number
JPH06283629A
JPH06283629A JP7976893A JP7976893A JPH06283629A JP H06283629 A JPH06283629 A JP H06283629A JP 7976893 A JP7976893 A JP 7976893A JP 7976893 A JP7976893 A JP 7976893A JP H06283629 A JPH06283629 A JP H06283629A
Authority
JP
Japan
Prior art keywords
stage
semiconductor device
package
opening
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7976893A
Other languages
English (en)
Inventor
Yukio Saigo
幸生 西郷
Junichi Kasai
純一 河西
Toshisane Kawahara
登志実 川原
Kazuto Tsuji
和人 辻
Yoshiyuki Yoneda
義之 米田
Masanori Yoshimoto
正則 吉本
Masaji Takenaka
正司 竹中
Hiroyuki Kitaoi
弘幸 北追
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP7976893A priority Critical patent/JPH06283629A/ja
Publication of JPH06283629A publication Critical patent/JPH06283629A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体素子を樹脂封止する構成の
半導体装置に関し、パッケージ割れの発生を防止するこ
とを目的とする。 【構成】 パッケージ２９のサポートバー２２とステー
ジ２３との接続部分近傍に、少なくともサポートバー２
２の一部又はステージ２３の一部まで達する一又は複数
の開口部３０，４２，５２ａ，５２Ａａ，５２ｂ，５２
Ｂａ，６２，７２，７４，８２ａ〜８２ｃ，８３，９
２，９３を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を樹脂封止
する構造の半導体装置、半導体装置の製造方法及び半導
体装置の製造用金型に関する。
【０００２】近年の半導体装置は小型化、薄型化が図ら
れており、これに伴い樹脂性パッケージの肉厚は薄くな
る傾向にある。これに伴い、パッケージの機能的強度は
低下し、実装時において熱印加時に発生する水蒸気によ
りパッケージに割れが発生するおそれがある。そこで、
熱ストレスに強く、熱印加時においてもパッケージ割れ
が発生しない半導体装置が望まれている。
【０００３】
【従来の技術】一般に半導体装置として、半導体素子を
リードフレームのステージ上にダイ付けし、半導体素子
のパッドとリードとをワイヤボンディングした後、樹脂
モールドすることによりパッケージを形成した構造のも
のが知られている。
【０００４】この樹脂封止型の半導体装置では、室温に
放置しているとパッケージ自体が水分を吸収する。この
水分は半導体装置の基板実装時に行われる加熱処理によ
り水蒸気となる。この水蒸気圧は非常に大きな圧力であ
り、この水蒸気圧が直接ダイス付け層に加わると、ダイ
ス付け層に剥離が発生し、その部分を起因とするパッケ
ージ割れが発生してしまう。
【０００５】従来、このダイス付け層の剥離およびその
部分を起因とするパッケージ割れを防止する手段として
は、リードフレームのサポートバー部に銀メッキ等をす
ることによって、この部分に剥離を生じさせて、ダイス
付け層の水蒸気の逃げ道をつくっていた。
【０００６】また、他のパッケージ割れを防止する手段
として、特開昭６０−２０８８４７号及び特開昭６４−
５３４３７号に提案されている如き手段が知られてい
る。
【０００７】特開昭６０−２０８８４７号は、樹脂封止
型の半導体装置の裏面のモールド樹脂の中心部に穴を開
け、加熱に際してこの穴より水蒸気を逃がすものであ
る。
【０００８】ここで、図２４に、このような穴を形成し
た半導体装置の構成図を示す。図２４（Ａ）において、
半導体装置１１は、リードフレームのステージ１２上に
半導体素子１３がダイス付け層１４を介してダイス付け
され、ワイヤ１５によりリードとボンディングされる。
そして、封止樹脂１６によりモールドするに際し、裏面
のモールド樹脂部の中央に穴１７が形成される。この穴
１７はステージ１２の裏面の略中央まで連通する。この
ような半導体装置１１を実装する場合、熱により生じた
パッケージ内の水蒸気が穴１７を介して逃がされる。
【０００９】また、特開昭６４−５３４３７号は、ＳＯ
Ｐ（Small Outline Package)型の半導体装置の裏面のモ
ールド樹脂部にステージの裏面へ連通する穴が２箇所に
形成された構成の半導体装置を提案している。この様な
半導体装置を実装する場合、加熱時に発生する水蒸気が
２個の穴より逃がされる。
【００１０】
【発明が解決しようとする課題】しかし、サポートバー
部に銀メッキ等を施して水蒸気を逃がす方法では、サポ
ートバー部が長く細い場合には水蒸気を充分逃がすこと
ができず、水蒸気圧によってダイス付け層の剥離及びそ
の部分を起因とするパッケージ割れが発生するという問
題があった。
【００１１】また、特開昭６０−２０８８４７号の場合
は、図２４（Ｂ）に示すように、ステージ１２の角部分
にクラック１８ａ，１８ｂを生じてパッケージ割れが発
生してしまった。例えば、ＱＦＰ（Quad Flat Package)
型の１６０ピンで裏面に直径３ｍｍの穴１７を形成した
半導体装置１１を、温度８５℃、湿度８５％で７２時間
放置し、実装時にパッケージ表面温度２４５℃の紫外線
リフロー炉中で加熱処理した場合、殆どのものについて
図２４（Ｂ）に示すようなクラック１８ａ，１８ｂを生
じてしまった。
【００１２】従来は、水蒸気圧によって生じるダイス付
け層の剥離の進行のメカニズムが良くわかっていなかっ
た。又、同様に、ステージの下面と樹脂との剥離の進行
のメカニズムも良くわかっていなかった。このため、上
記各従来例では、水蒸気を逃す穴の位置については特別
な配慮はなされていなかった。しかし、後述するよう
に、穴の位置はどこでも良いわけではなく、穴の位置に
よっては水蒸気を充分逃すことができず、半導体装置の
加熱処理時にパッケージにクラックが生じることは避け
られなかった。
【００１３】そこで、本発明は上記課題に鑑みなされた
もので、パッケージ割れの発生を防止する半導体装置、
その製造方法及びその製造用金型を提供することを目的
とする。
【００１４】
【課題を解決するための手段】上記課題は、サポートバ
ーにより支持され、上面及び下面を有するステージと、
前記ステージの上面に搭載された半導体素子と、前記サ
ポートバーと前記ステージと前記半導体素子とを樹脂封
止するパッケージとからなり、前記パッケージは、前記
サポートバーとステージとの接続部分近傍に、少なくと
も前記サポートバーの一部又は前記ステージの一部まで
達する一又は複数の開口部を有する請求項１項記載の半
導体装置により解決される。
【００１５】又、請求項１５の発明によれば、サポート
バーにより支持されたステージの上面に半導体素子が搭
載されて樹脂モールドされる半導体装置の製造方法にお
いて、前記ステージの下面全体が表出する凹部が形成さ
れるように樹脂モールドするステップと、前記凹部より
もその周囲が小さい樹脂個片を前記凹部に挿入固定する
ことで前記ステージの周囲に沿って前記ステージの下面
側に連通する溝を形成するステップとを有するように構
成する。
【００１６】又、請求項１６の発明によれば、キャビテ
ィを形成する凹部を有し、且つ、前記凹部の角部付近に
整列した複数の貫通孔を有する金型本体と、前記貫通孔
のうち任意の貫通孔内に抜去可能に挿入され前記凹部内
に突出する開口部形成用ピンと、残りの貫通孔に抜去可
能に挿入されてこれらの貫通孔を塞ぐ埋めピンとを有す
る金型を使用する半導体装置の製造方法であって、前記
複数の貫通孔のうちリードフレームのステージの大きさ
に対応する任意の貫通孔に開口部形成用ピンを挿入され
た金型を用意するステップと、この用意された金型を用
いてステージ上に搭載されている半導体素子を樹脂モー
ルドするステップとを有するように構成する。
【００１７】更に、請求項１７の発明によれば、キャビ
ティを形成する凹部を有し、且つ、前記凹部の角部付近
に整列した複数の貫通孔を有する金型本体と、前記貫通
孔のうち任意の貫通孔内に抜去可能に挿入され前記凹部
（１０６）内に突出した開口部形成用ピンと、残りの貫
通孔に抜去可能に挿入されてこれらの貫通孔を塞ぐ埋め
ピンとからなり、前記複数の貫通孔のうちリードフレー
ムのステージの大きさに対応する位置の貫通孔に上記開
口部形成用ピンが挿入されるように半導体装置成形用金
型を構成する。
【００１８】
【作用】上述のように、請求項１項の発明によれば、開
口部はサポートバーとステージとの接続部分近傍に設け
られている。従って、半導体装置の基板実装時の加熱に
より熱ストレスが上記接続部分近傍に集中しても、パッ
ケージ内の水蒸気がこの接続部分近傍のダイス付け層に
集中することはなく開口部を介して排出される。これに
より、半導体装置の基板実装時に発生する水蒸気の圧力
がダイス付け層に印加されても、ダイス付け層に剥離が
生じることはなく、これを起因とするパッケージ割れの
発生を防止することが可能となる。
【００１９】又、請求項１５項の発明によれば、上記開
口部を簡単な工程で形成することができ、樹脂個片を放
熱部材として形成することも可能である。
【００２０】更に、請求項１６項及び１７項の発明によ
れば、一つの金型で複数種類のリードフレームに対応す
ることができ、リードフレーム毎に専用の金型を用意す
る場合に比べて金型に要する費用を大幅に低減すること
が可能となり、この結果半導体装置の製造コストを低減
することができる。
【００２１】
【実施例】図１に、本発明になる半導体装置の第１の実
施例を示す。
【００２２】図１（Ａ）は半導体装置の断面図、図１
（Ｂ）は平面図、図１（Ｃ）は内部平面概略図である。
【００２３】図１（Ａ）〜（Ｃ）において、半導体装置
２１は、フレーム（図示せず）に４本のサポートバー２
２によりステージ２３が支持されており、このステージ
２３の周囲には、例えば１６０本のリード２４が配置さ
れる。ステージ２３上には、半導体素子２５が銀ペース
ト等でダイス付けされ、半導体素子２５のパッドとリー
ド２４との間でワイヤ２６によりボンディングが行われ
る。半導体素子２５とステージ２３との間にはダイス付
け層２７が介在する。
【００２４】そして、ステージ２３、半導体素子２５、
ワイヤ等はモールド樹脂２８によりモールドされ、例え
ば２８ｍｍ□のパッケージ２９が形成される。このと
き、パッケージ２９の樹脂部分に、ステージ２３の半導
体素子２５の搭載側方向であって、サポートバー２２と
の付け根部分であるステージ２３の角部分を連通する４
個の第１の開口部３０が形成される。
【００２５】なお、パッケージ２９の側部より表出する
リード２４の部分はＬ字状に折曲される。すなわち、上
述の半導体装置２１は、ＱＦＰ表面実装型のものであ
る。
【００２６】このような半導体装置２１は、実装基板に
リフロー炉で実装される際、例えば２４５℃で加熱され
る。このとき、パッケージ２９内に侵入している水分が
水蒸気となり、この水蒸気が第１の開口部３０より排出
される。
【００２７】従来は、前述の如く、水蒸気圧によって生
じるダイス付け層の剥離の進行のメカニズム及びステー
ジ下面と樹脂との剥離の進行のメカニズムは良くわかっ
ていなかった。このため、従来例では、水蒸気を逃す穴
の位置については特別な配慮はなされていなかった。そ
こで、本発明者らは、実験により水蒸気圧によって生じ
るステージ下面と樹脂との剥離の進行のメカニズムを調
べた。図２は、その実験結果を示す平面図である。実験
は、図２４に示した従来例とほぼ同じであるが、穴１７
のない半導体装置１１について行った。図２中、説明の
便宜上、図２４と同一部分には同一符号を付し、その説
明は省略する。半導体装置１１を２４５℃以上で１０秒
間加熱処理することにより、半導体装置１１の基板実装
時の実装条件を模擬した。
【００２８】この結果、温度８５℃、湿度８５％の条件
下に１２時間放置されていた半導体装置１１を上記条件
下で加熱処理すると、図２（Ａ）にハッチングで示す如
く、サポートバーとステージ１２の角部との接続部分で
ステージ１２の下面と樹脂との剥離が生じることが確認
された。また、上記温度及び湿度下で２４時間放置され
ていた半導体装置１１を上記条件下で加熱処理すると、
図２（Ｂ）にハッチングで示す如く、図２（Ａ）に示す
部分に加えてステージ１２の周辺部分でもステージ１２
の下面と樹脂との剥離が生じることが確認された。更
に、上記温度及び湿度下で４８時間放置されていた半導
体装置１１を上記条件下で加熱処理すると、図２（Ｃ）
にハッチングで示す如く、図２（Ｂ）に示す部分に加え
てステージ１２の中心部分でも、すなわち、ステージ１
２のほぼ全域で、ステージ１２の下面と樹脂との剥離が
生じることが確認された。
【００２９】上記実験結果から、パッケージに設ける穴
の位置はどこでも良いわけではなく、穴の位置によって
は水蒸気を充分逃すことはできないことがわかった。つ
まり、穴の位置によっては半導体装置の加熱処理時にパ
ッケージにクラックが生じることは避けられないことが
確認された。例えば図２４（Ｂ）に示す従来例の場合、
ステージ１２の裏面中央部分に形成される穴１７では、
特にＱＦＰ等の大型のパッケージになると、図２（Ａ）
に示す如きクラック発生の応力が集中するステージ１２
の角部分より発生した水蒸気の導出経路が長くなるため
にパッケージにクラックが発生し易くなることがわかっ
た。これらの実験結果から、ダイス付け層１４の剥離も
ステージ１２の下面と樹脂との剥離と同様に発生すると
考えられる。
【００３０】図２から明らかなように、熱ストレスによ
るパッケージ２９への応力はステージ２３の角部分及び
サポートバーのステージ２３との接続部分で最大とな
る。しかし、本実施例ではステージ２３の角部分で４個
の第１の開口部３０を設けて水蒸気を効率良く排出して
いるので、ダイス付け層２７の剥離を確実に防止するこ
とができる。すなわち、第１の開口部３０をステージ２
３の角部分で、しかもダイス付け層２７と同一面上に連
通させることで、ダイス付け層２７の剥離に起因するパ
ッケージ割れの発生を防止することができる。又、ステ
ージ２９の下面の角部分に連通する開口部をパッケージ
２９に形成することにより、ステージ２３の下面とパッ
ケージ２９との剥離を同様に防止することができること
がわかる。
【００３１】なお、図２の実験結果より、水蒸気排出用
の開口部は、好ましくはステージの角部分近傍又はサポ
ートバーのステージとの接続部分近傍に設けると最も効
果的であることがわかる。
【００３２】図３は、本発明になる半導体装置の製造方
法の第１実施例を説明するための図である。図３（Ａ）
は金型の概略構成図、図３（Ｂ）は上金型の概略構成図
である。本製造方法の実施例おいては、図１に示す半導
体装置２１を製造する。
【００３３】図３（Ａ），（Ｂ）において、金型３１は
上金型３１ａと下金型３１ｂとにより構成され、樹脂モ
ールドを行うためのキャビティ３２を形成する。上金型
３１ａのキャビティ３２を形成する凹部３３内には４個
の突起部３４が設けられる。なお、金型３１におけるゲ
ートやインジェクタピン等の図示は省略する。
【００３４】下金型３１ｂに、ステージ２３に半導体素
子２５がダイス付けされてワイヤボンディングされたリ
ードフレームをセットし、上金型３１ａによりクランプ
する。この状態で、上金型３１ａの突起部３４の先端
は、ステージ２３の角部分に当接する。そして、モール
ド樹脂２８を注入することで、突起部３４により図１に
おける第１の開口部３０を形成する。なお、突起部３４
は、インデックスピンの形状を変更したりすることによ
り、その高さをステージ２３の角部分に当接するか、接
しない程度にしたものとすることもできる。
【００３５】次に、図４に、本発明になる半導体装置の
第２実施例の断面構成図を示す。図４及び後述する図５
及び図６において、図２と同一部分には同一符号を付
し、その説明は省略する。図４の半導体装置４１は、図
１の半導体装置２１における第１の開口部３０の他に、
パッケージ２９の裏面方向にステージ２３の裏面の角部
分に連通する４個の第２の開口部４２を有する。これに
より、半導体装置４１の基板への実装時にステージ２３
の半導体素子２５の搭載面及び裏面の両方から、ダイス
付け層２７に集中した水蒸気を排出させることができる
ものである。
【００３６】次に、図５に、本発明になる半導体装置の
第３実施例の構成図を示す。図５（Ａ）は図５（Ｂ）の
Ａ−Ａ断面図、図５（Ｂ）は平面図、図５（Ｃ）は内部
平面概略図である。図５（Ａ）〜（Ｃ）において、半導
体装置５１Ａは、ステージ２３に半導体素子２５を搭載
してモールド樹脂２８によりパッケージ２９を形成する
際、サポートバー２２の、半導体素子２５の搭載側に連
通する４個の第３の開口部５２ａを形成したものであ
る。
【００３７】従って、半導体装置５１Ａの実装時に、ダ
イス付け層２７に集中した水蒸気がサポートバー２２を
通り、第３の開口部５２ａより排出される。これによ
り、ダイス付け層２７の剥離を防止することができ、剥
離に起因するパッケージ割れの発生を防止することがで
きる。
【００３８】また、図６に、本発明になる半導体装置の
第４実施例の構成図を示す。図６（Ａ）は図６（Ｂ）の
Ｂ−Ｂ断面図、図６（Ｂ）は裏面図、図６（Ｃ）は内部
裏面概略図である。 図６（Ａ）〜（Ｃ）において、半
導体装置５１Ｂは、図５（Ａ）〜（Ｃ）に示す半導体装
置５１Ａの第３の開口部５２ａの代りに、サポートバー
２２の、半導体素子２５の搭載反対側に連通する４個の
第３の開口部５２ｂを形成したものである。
【００３９】従って、図５と同様に、半導体装置５１Ｂ
の実装時に、ダイス付け層２７に集中した水蒸気がサポ
ートバー２２を通り、第３の開口部５２ａより排出され
る。これにより、ダイス付け層２７の剥離を防止するこ
とができ、剥離に起因するパッケージ割れの発生を防止
することができるものである。
【００４０】図７は、本発明になる半導体装置の第５実
施例の断面図を示す。同図中、図５及び図６と同一部分
には同一符号を付し、その説明は省略する。
【００４１】本半導体装置の実施例では、半導体装置５
１Ｃに第３の開口部５２ａ，５２ｂが共に設けられてい
る。このため、図５または図６の場合に比べて第３の開
口部５２ａ，５２ｂを介してより効率的に水蒸気を排出
することができる。
【００４２】次に、図８に、本発明になる半導体装置の
第６実施例の構成図を示す。図８（Ａ）は断面図、図８
（Ｂ）は平面図、図８（Ｃ）はリードフレームの部分概
略図である。図８（Ａ）〜（Ｃ）において、半導体装置
６１は、ステージ２３に半導体素子２５を搭載してモー
ルド樹脂２８によりパッケージ２９を形成する際、サポ
ートバー２２の、半導体素子２５の搭載側に連通する４
本の溝６２をサポートバー２２に沿って形成したもので
ある。すなわち、図５における第３の開口部５２ａの代
りに溝６２を形成したものである。
【００４３】従って、図５と同様に、半導体装置６１の
実装時に、ダイス付け層２７に集中した水蒸気がサポー
トバー２２を通り溝６２より排出される。これにより、
ダイス付け層２７の剥離を防止することができ、剥離に
起因するパッケージ割れの発生を防止することができる
ものである。
【００４４】なお、図８では溝６２をステージ２３の半
導体素子２５の搭載側に形成した場合を示しているが、
その反対側であるパッケージ２９の裏面に形成してもよ
く、また、両側に、つまりパッケージ２９の表面及び裏
面に形成してもよい。
【００４５】次に、図９に、本発明になる半導体装置の
第７〜９実施例の構成図を示す。図９（Ａ）〜（Ｃ）
は、リードフレームのサポートバー及びステージを示し
た概略図である。
【００４６】図９（Ａ）に示す半導体装置の第７実施例
では、ステージ２３の角部分におけるサポートバー２２
の連結される部分に幅広部７１を一体的に形成し、幅広
部７１に対応する大きさの断面形状の開口図７２を形成
している。この開口部７２は図１における第１の開口部
３０に相当する。
【００４７】図１におけるステージ２３上に半導体素子
２５を搭載した場合、ステージ２３の端部と半導体素子
２５の端部との距離は数百μｍ程度であり、図１の第１
の開口部３０は数百μｍの幅で略だ円形状に形成される
が、図９（Ａ）に示す開口部７２は断面面積をその２〜
３倍程度の大きさにすることができる。すなわち、開口
部７２の断面を大きくすることにより、半導体装置の実
装の際により効率的に水蒸気を排出することができる。
このことは、後述する図９（Ｂ），（Ｃ）においても同
様である。なお、開口部７２を、ステージ２３の面の角
部分に設けると、図４における第２の開口部４２に相当
させることができる。
【００４８】また、図９（Ｂ）に示す半導体装置の第８
実施例では、例えば幅０．２ｍｍのサポートバー２２の
一部に例えば幅０．４ｍｍの幅広部７３を一体的に形成
し、この幅広部７３に対応させて開口部７４を形成して
いる。この幅広部７３を図９（Ｂ）のようにステージ２
３の半導体素子２５の搭載側に形成すれば、図５の第３
開口部５２ａに相当し、反対側に形成すれば図６の第３
の開口部５２ｂに相当する。
【００４９】さらに、図９（Ｃ）に示す半導体装置の第
９実施例では、サポートバー７５を前述のサポートバー
２２より全体的に幅広な例えば幅０．４ｍｍに形成して
おり、この幅に対応させて図９（Ｂ）と同様の開口部７
４を形成している。
【００５０】図９（Ｂ），（Ｃ）に示す半導体装置の実
施例は、特に半導体装置のピン数が少ない場合に有効で
ある。
【００５１】なお、図１及び図４に示すステージ２３の
角部分に形成する第１及び第２の開口部３０，４２と、
図５〜図９に示すサポートバー２２，７５に形成する第
３の開口部５２ａ，５２ｂ、開口部７２，７４又は溝６
２とを適宜組み合わせてもよいことは言うまでもない。
【００５２】また、上述の第１及び第２の開口部３０，
４２、第３の開口部５２ａ，５２ｂ並びに開口部７２，
７４の断面形状をだ円形状として示しているが、円形状
などの他の形状でもよく、また、ステージ又はサポート
バーに向かうに従いその長手方向上細くなるテーパ形状
に形成してもよい。このテーパ形状は、第６の実施例に
おける溝６２においても同様である。
【００５３】次に、図１０に本発明になる半導体装置の
第１０実施例の構成図を示し、図１１に図１０の開口部
の断面図を示す。
【００５４】図１０（Ａ）に半導体装置の第１０実施例
の平面図を示し、図１０（Ｂ）に従来の半導体装置の平
面図を比較用として示す。図１０（Ａ）において、半導
体装置８１は、その平面上、パッケージ２９の四隅に、
図示しないパッケージ２９内のステージの四隅又はサポ
ートバー上に連通する開口部８２ａ〜８２ｃ，８３が形
成されている。この開口部８２ａ〜８２ｃは、図１１
（Ａ）に示すように、逆円錐状のテーパ形状を有し、パ
ッケージ表面では段差部分により２段構成を有する。ま
た、開口部８３は、図１１（Ｂ）に示すように、逆円錐
状のテーパ形状を有し、開口部８２ａ〜８２ｃと異なり
段差部分を有さない。
【００５５】ところで、図１０（Ｂ）に示すように、従
来の半導体装置１１のパッケージ１６の表面は、リード
の第１のピンを示すためのインデックスマーク１９が形
成されるのが一般的であり、モールド時に金型より分離
した際生じるイジェクタマーク２０ａ，２０ｂとを区分
するめにその大きさを異ならせている。
【００５６】これに対して、本実施例では、図１０
（Ａ）のように平面円形状に開口部をパッケージ２９の
四隅形成した場合、開口部８３をインデックスマークと
共用させることができ、その平面形状で他の開口部８２
ａ〜８２ｃと区別を行うことができる。なお、開口部８
２ａ〜８２ｃと開口部８３とは、パッケージを上から見
た際に形状が異なって見えれば良く、開口部８３自体の
断面形状が開口部８２ａ〜８２ｃの断面形状と異なって
いても良い。
【００５７】次に、図１２に、本発明になる半導体装置
の第１１実施例の構成図を示す。図１２（Ａ）は断面
図、図１２（Ｂ）は裏面図である。
【００５８】図１２（Ａ），（Ｂ）において、半導体装
置９１Ａは、ステージ２３に半導体素子２５を搭載して
モールド樹脂２８によりパッケージ２９を形成する際、
ステージ２３の全周囲部分に半導体素子２５の搭載され
る側とは反対側に連通する長方形の溝９２が形成されて
いる。この溝９２は、モールド樹脂２８ａと樹脂個片２
８ｂとを組み合わせることで形成される。従って、半導
体装置９１Ａの実装時に、ダイス付け層２７に集中した
水蒸気をその周囲全体から溝９２により効率よく排出す
ることができる。
【００５９】なお、モールド樹脂２８ａと樹脂個片２８
ｂとは同一の樹脂にて形成する必要はなく、例えば樹脂
個片２８ｂはモールド樹脂２８ａより放熱性の良い樹脂
で構成しても良い。この場合、樹脂個片２８ｂは放熱部
材として機能する。
【００６０】次に、図１３と共に本発明になる半導体装
置の製造方法の第２実施例を説明する。本製造方法の第
２実施例では、図１２の半導体装置９１Ａを製造する。
【００６１】図２の方法と同様に上金型及び下金型を用
いて、ステージ２３に搭載された半導体素子２５をモー
ルド樹脂２８で覆ってパッケージ２９を形成するが、第
１段階ではステージ２３の裏面全体が表出するように凹
部９４をモールド樹脂２８ａに形成する。そしてこの凹
部９４より僅かに小さい樹脂個片２８ｂを別に形成して
おく。この樹脂個片２８ｂを、第２段階で図１３中矢印
で示すようにモールド樹脂２８ａの凹部９４に挿入して
ステージ２３の裏面と接着させ固定することでパッケー
ジ２９を完成される。このときにモールド樹脂２８ａと
樹脂個片２８ｂとの間に溝６２が形成される。
【００６２】このような製造方法であれば、水蒸気を排
出する溝を形成するための金型の突起部は不用になり、
特に幅の小さい溝を形成する場合に有利となる。
【００６３】なお、本実施例では樹脂個片２８ｂを用い
たが、ステージ２３と同様の金属等を用いることで半導
体装置の実装時にパッケージ下に働く応力を減少するこ
ともできる。
【００６４】次に、図１４に本発明になる半導体装置の
第１２実施例の構成図を示す。同図中、図１２と同一部
分には同一符号を付し、その説明は省略する。
【００６５】図１４の半導体装置９１Ｂは、樹脂個片２
８ｂに複数の貫通穴９３を設けたもので、図１２の場合
よりさらに効率よく水蒸気を排出できるようにしたもの
である。
【００６６】次に、図１５に本発明になる半導体装置の
第１３実施例の構成図を示す。同図中、図１２と同一部
分には同一符号を付し、その説明は省略する。
【００６７】図１５の半導体装置９１Ｃは、樹脂個片２
８ｂに接触するステージ２３の裏面に複数の窪み９５を
有し、樹脂個片２８ｂとステージ２３との密着力が向上
されている。次に、本発明になる半導体装置の成形用金
型の第１実施例について説明する。図１６に示すよう
に、成形用金型１００は、本実施例の要部をなす上金型
１０１と、下金型３１ｂとよりなり、突き合わされてキ
ャビティ３２を形成している。
【００６８】上金型１０１は、図１７に併せて示すよう
に、上金型本体１０２と、開口部形成用ピン１０３と、
閉めピン１０４と、押え板１０５等よりなる。上金型本
体１０２は、キャビティ３２を形成する矩形状の凹部１
０６と、この凹部１０６と連通する複数の同じ径ｄ1 の
貫通孔１０７とを有する。孔１０７は、凹部１０６の各
コーナ部１０８-1〜１０８-4に、リードフレーム１２０
をクランプしたときに、サポートバー２２Ａに対向する
凹部１０６の対角線１０９上に整列して所定のピッチｐ
で、例えば３個ずつ形成してある。凹部１０６のコーナ
に近い側より、孔１０７を符号１０７-1，１０７-2，１
０７-3で示す。
【００６９】ピン１０３，１０４は同じ径ｄ2 を有す
る。径ｄ1 ，ｄ2 は共に適宜定めてあり、ピン１０３，
１０４は任意の孔１０７-1，１０７-2，１０７-3に対し
て挿入抜去可能である。ピン１０３，１０４は、共にピ
ン本体より太径の頭部１０３ａ，１０４ａを有する。ピ
ン１０３は先端にテーパ部１０３ｂを有し、孔１０７に
挿入したときに、テーパ部１０３ｂが凹部１０６内に突
出する長さｌ1 を有する。ピン１０４は、長さｌ1 より
短い長さｌ2 を有し、孔１０７内に挿入したときに、先
端面１０４ｂが凹部１０６に臨み、凹部１０６の底面１
０６ａより０．１ｍｍ程度突出する。
【００７０】次に、上記構成の成形用金型を使用した本
発明になる半導体装置の製造方法の第３実施例について
説明する。
【００７１】まず、図１８に示す大きいサイズのステー
ジ２３Ａを有するリードフレーム１２０を使用する場合
について説明する。
【００７２】この場合には、上金型１０１を、図１６及
び図１７に示すようにセットアップする。即ち、ピン１
０３を最もコーナー寄りの孔１０７-1に挿入し、ピン１
０４を残りの孔１０７-2，１０７-3に挿入し、押え板１
０５をボルト１１０により上金型本体１０２にねじ止め
し、頭部１０３ａ，１０４ａを押えて、ピン１０３，１
０４を上金型本体１０２に固定する。これにより、ピン
１０３のテーパ部１０３ａが孔１０７-1より凹部１０６
内に突出し、ピン１０４の先端面１０４ｂが凹部１０６
の底面１０６ａに臨んで孔１０７-2，１０７-3を塞いだ
状態となる。
【００７３】次いで、ステージ２３Ａ上にこれに応じた
大きいサイズの半導体素子２５Ａがダイス付けされてワ
イヤボンディングされたリードフレーム１２０を、下金
型３１ｂ上にセットし、上記のようにセットアップした
上金型１０１Ａをクランプする。これにより、ピン１０
３のテーパ部１０３ａが、サポートバー２２のうち、ス
テージ２３Ａに近い部位に当接した状態となる。
【００７４】この状態で、モールド樹脂２８を注入し
て、パッケージ２９Ａを樹脂成形する。
【００７５】これにより、図１９に示す半導体装置１３
０が製造される。パッケージ２９Ａは、サポートバー２
２のうち、半導体素子２５が搭載されたステージ２３Ａ
の同じ側の面であって、且つステージ２３Ａに近い位置
に、第３の開口部５２Ａａを有する。１３１はピン１０
４によって形成された極く浅い凹部である。パッケージ
２９Ａの表面に凸部が形成されるのは避けるべきなの
で、ピン１０４を意図的にキャビディ３２内に若干突出
させて固定しており、この結果上記の凹部１３１が形成
される。
【００７６】次に、図２０に示す小さいサイズのステー
ジ２３Ｂを有するリードフレーム１４０を使用する場合
について説明する。
【００７７】この場合には、上金型１０１を、図２１及
び図２２に示すように、セットアップし直す。即ち、ボ
ルト１１０をゆるめて押え板１０５を取り外し、ピン１
０３とピン１０４を入れ換える。具体的には、ピン１０
３と一部のピン１０４を孔１０７-1，１０７-2より引き
抜き、ピン１０３を孔１０７-2に挿入し、ピン１０４を
孔１０７-1に挿入し、押え板１０５をボルト１１０によ
り上金型本体１０２にねじ止めし、頭部１０３ａ，１０
４ａを押えて、ピン１０３，１０４を上金型本体１０２
に固定する。これにより、ピン１０３のテーパ部１０３
ａが孔１０７-2より凹部１０６内に突出し、ピン１０４
の先端面１０４ｂが孔１０７-1，１０７-3を塞いだ状態
となる。以上により上金型１０１の再セットアップが完
了する。
【００７８】次いで、ステージ２３Ｂ上にこれに応じた
小さいサイズの半導体素子２５Ｂがダイス付けされてワ
イヤボンディングされたリードフレーム１４０を、下金
型３１ｂ上にセットし、上記のようにセットアップした
上金型１０１Ｂをクランプする。これにより、ピン１０
３のテーパ部１０３ａが、サポートバー２２のうち、ス
テージ２３Ｂに近い部位に当接した状態となる。
【００７９】この状態で、モールド樹脂２８を注入し
て、パッケージを樹脂成形する。
【００８０】これにより、図２３に示す半導体装置１４
０が製造される。パッケージ２９Ｂは、サーポトバー２
２のうち、半導体素子２５Ｂが搭載されたステージ２３
Ｂの面と同じ側の面であって、且つステージ２３Ｂに近
い位置に、第３の開口部５２Ｂａを有する。
【００８１】更に小さいステージを有するリードフレー
ムを使用する場合には、上金型１０１については、ピン
１０２を孔１０７-3に挿入して再セットアップする。
【００８２】上記より分かるように、パッケージのサイ
ズが同じであれば、一つの上金型１０１を種類の異なる
複数のリードフレームに共通に使用することが出来、リ
ードフレーム毎に専用の金型を使用する場合に比べて、
金型の設備費を大幅に下げることが出来る。
【００８３】また、ピン１０３を、複数の貫通孔のうち
ステージのコーナ部に対向する貫通孔に挿入して、テー
パ部１０３ａがステージのコーナ部に当接するようにす
ることも出来る。
【００８４】なお、本発明者らは、水蒸気排出用の開口
部をパッケージに設けることによるパッケージ内への不
純物の侵入について実験により調べた。例えば、図１に
示す半導体装置２１を高温多湿の環境に放置後、基板に
実装し、更に高温多湿の条件下で圧力を加えて１０００
時間放置した。この様な処理を施された半導体装置２１
の回路動作を試験したところ、不良率は０％であった。
これにより、水蒸気排出用の開口部をパッケージに設け
ることによるパッケージ内への不純物の侵入はなく、半
導体装置２１の信頼性が低下することはないことが確認
された。
【００８５】
【発明の効果】上述のように、請求項１項の発明によれ
ば、開口部はサポートバーとステージとの接続部分近傍
に設けられている。従って、半導体装置の基板実装時の
加熱により熱ストレスが上記接続部分近傍に集中して
も、パッケージ内の水蒸気がこの接続部分近傍のダイス
付け層に集中することはなく開口部を介して排出され
る。これにより、半導体装置の基板実装時に発生する水
蒸気の圧力がダイス付け層に印加されても、ダイス付け
層に剥離が生じることはなく、これを起因とするパッケ
ージ割れの発生を防止することが可能となる。更に、安
価な樹脂でパッケージを形成しても、従来とほぼ同様の
パッケージの品質を確保することができる。
【００８６】又、請求項１５項の発明によれば、上記開
口部を簡単な工程で形成することができ、樹脂個片を放
熱部材として形成することも可能である。
【００８７】更に、請求項１６項及び１７項の発明によ
れば、一つの金型で複数種類のリードフレームに対応す
ることができ、リードフレーム毎に専用の金型を用意す
る場合に比べて金型に要する費用を大幅に低減すること
が可能となり、この結果半導体装置の製造コストを低減
することができる。
【図面の簡単な説明】
【図１】本発明になる半導体装置の第１実施例の構成図
である。
【図２】ステージの下面と樹脂との剥離の進行を説明す
るための図である。
【図３】本発明になる半導体装置の製造方法の第１実施
例を説明するための図である。
【図４】本発明になる半導体装置の第２実施例の断面図
である。
【図５】本発明になる半導体装置の第３実施例の構成図
である。
【図６】本発明になる半導体装置の第４実施例の構成図
である。
【図７】本発明になる半導体装置の第５実施例の構成図
である。
【図８】本発明になる半導体装置の第６実施例の構成図
である。
【図９】本発明になる半導体装置の第７〜９実施例の構
成図である。
【図１０】本発明になる半導体装置の第１０実施例の構
成図である。
【図１１】図１０に示す半導体装置の第１０実施例の要
部の断面図である。
【図１２】本発明になる半導体装置の第１１実施例の構
成図である。
【図１３】本発明になる半導体装置の製造方法の第２実
施例を説明するための図である。
【図１４】本発明になる半導体装置の第１２実施例の構
成図である。
【図１５】本発明になる半導体装置の第１３実施例の構
成図である。
【図１６】本発明になる半導体装置の製造用金型の第１
実施例を説明するための図である。
【図１７】図１６中、上金型を示す斜視図である。
【図１８】大きいサイズのステージを有するリードフレ
ームの一部を示す図である。
【図１９】図１６の金型によって樹脂成形された半導体
装置を示す図である。
【図２０】小さいサイズのステージを有するリードフレ
ームの一部を示す図である。
【図２１】図２０のリードフレームに対応するセットア
ップを説明するための図である。
【図２２】図２１に示すようにセットアップされた上金
型を使用して行う樹脂成形を説明する図である。
【図２３】図２２の金型によって樹脂成形された半導体
装置を示す図である。
【図２４】従来の穴を形成した半導体装置の一例を示す
構成図である。
【符号の説明】
２１，４１，５１A ，５１B ，６１，８１，９１A ，９
１B ，９１C 半導体装置 ２２，７５ サポートバー ２３，２３Ａ，２３Ｂ ステージ ２４ リード ２５，２５Ａ，２５Ｂ 半導体素子 ２７ ダイス付け層 ２８ モールド樹脂 ２９Ａ，２９Ｂ パッケージ ３０ 第１の開口部 ４２ 第２の開口部 ５２ａ，５２ｂ，５２Ａａ，５２Ａｂ 第３の開口部 ６２ 溝 ７１，７３ 幅広部 ７２，７４ 開口部 ９２ 長方形の溝 １００ 金型 １０１，１０１Ａ，１０１Ｂ 上金型 １０２ 上金型本体 １０３ 開口部形成用ピン １０３ａ 頭部 １０３ｂ テーパ部 １０４ 埋めピン １０４ａ 頭 １０４ｂ 先端面 １０５ 押え板 １０６ 凹部 １０７ 貫通穴 １０７-1，１０７-2，１０７-3，１０８-1〜１０８-6
コーナ部 １０９ 対角線 １１０ ボルト １２０，１４０ リードフレーム １３０ 半導体装置 １３１ 凹部
フロントページの続き (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 米田 義之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 吉本 正則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 北追 弘幸 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 サポートバー（２２）により支持され、
    上面及び下面を有するステージ（２３）と、 該ステージ（２３）の上面に搭載された半導体素子（２
    ５）と、 該サポートバー（２２）と該ステージ（２３）と該半導
    体素子（２５）とを樹脂封止するパッケージ（２９）と
    からなり、 該パッケージ（２９）は、該サポートバー（２２）とス
    テージ（２３）との接続部分近傍に、少なくとも該サポ
    ートバー（２２）の一部又は該ステージ（２３）の一部
    まで達する一又は複数の開口部（３０，４２，５２ａ，
    ５２Ａａ，５２ｂ，５２Ｂａ，６２，７２，７４，８２
    ａ〜８２ｃ，８３，９２，９３）を有する半導体装置。
  2. 【請求項２】 前記パッケージ（２９）は、前記ステー
    ジ（２３）の上面の上側に位置する第１の面と前記ステ
    ージ（２３）の下面の下側に位置する第２の面を有し、
    前記開口部（３０，５２ａ，５２Ａａ，５２Ｂａ，６
    ２，７２，７４，８２ａ〜８２ｃ，８３）は該パッケー
    ジ（２９）の第１の面より該ステージ（２３）の上面へ
    向かって延在する請求項１記載の半導体装置。
  3. 【請求項３】 前記パッケージ（２９）は、前記ステー
    ジ（２３）の上面の上側に位置する第１の面と前記ステ
    ージ（２３）の下面の下側に位置する第２の面を有し、
    前記開口部（４２，５２ｂ，９２，９３）は該パッケー
    ジ（２９）の第２の面より該ステージ（２３）の下面へ
    向かって延在する請求項１記載の半導体装置。
  4. 【請求項４】 前記パッケージ（２９）は、前記ステー
    ジ（２３）の上面の上側に位置する第１の面と前記ステ
    ージ（２３）の下面の下側に位置する第２の面を有し、
    前記開口部（３０，４２，５２ａ，５２Ａａ，５２ｂ，
    ５２Ｂａ，６２，７２，７４，８２ａ〜８２ｃ，８３，
    ９２，９３）は該パッケージ（２９）の第１の面より該
    ステージ（２３）の上面へ向かって延在する開口部（３
    ０，５２ａ，５２Ａａ，５２Ｂａ，６２，７２，７４，
    ８２ａ〜８２ｃ，８３）と該パッケージ（２９）の第２
    の面より該ステージ（２３）の下面へ向かって延在する
    開口部（４２，５２ｂ，９２，９３）とを含む請求項１
    記載の半導体装置。
  5. 【請求項５】 前記開口部（６２）は、前記サポートバ
    ー（２２）に沿って溝状に設けられている請求項１〜４
    のうちいずれか一項記載の半導体装置。
  6. 【請求項６】 前記ステージ（２３）はその角部分に幅
    広部（７１）を有し、前記開口部（７２）は該幅広部
    （７１）に対応した大きさ及び断面形状を有する請求項
    １〜４のうちいずれか一項記載の半導体装置。
  7. 【請求項７】 前記サポートバー（２２）はその所定部
    分に幅広部（７３）を有し、前記開口部（７４）は該幅
    広部（７３）に対応した大きさ及び断面形状を有する請
    求項１〜４のうちいずれか一項記載の半導体装置。
  8. 【請求項８】 前記サポートバー（２２）は、前記開口
    部（７４）の大きさ及び断面形状に対応した幅を有する
    請求項１〜４のうちいずれか一項記載の半導体装置。
  9. 【請求項９】 前記開口部（８２ａ〜８２ｃ，８３）の
    うち少なくとも一つの開口部（８３）は他の開口部（８
    ２ａ〜８２ｃ）とは前記パッケージ（２９）の表面にお
    いて異なる形状を有する請求項１〜８のうちいずれか一
    項記載の半導体装置。
  10. 【請求項１０】 前記一つの開口部（８３）は、前記パ
    ッケージ（２９）のインデックスマーク（８３）と共用
    する請求項９記載の半導体装置。
  11. 【請求項１１】 前記開口部（９２）は、前記ステージ
    （２３）の周辺に沿って溝状に設けられている請求項１
    記載の半導体装置。
  12. 【請求項１２】 前記パッケージ（２９）は、前記半導
    体素子（２５）の上面及び下面を覆うモールド樹脂（２
    ８ａ）と前記ステージ（２３）の下面に接する個片部材
    （２８ｂ）とからなり、前記開口部（９２）は、該モー
    ルド樹脂（２８ａ）と該個片部材（２８ｂ）との間に形
    成される隙間からなる請求項１１記載の半導体装置。
  13. 【請求項１３】 前記個片部材（２８ｂ）は、前記モー
    ルド樹脂（２８ａ）より放熱性の良い樹脂で形成されて
    おり、放熱部材として機能する請求項１２記載の半導体
    装置。
  14. 【請求項１４】 前記個片部材（２８ｂ）が接する前記
    ステージ（２３）の下面には、複数の窪み（９５）が形
    成されている請求項１２又は１３記載の半導体装置。
  15. 【請求項１５】 サポートバー（２２）により支持され
    たステージ（２３）の上面に半導体素子（２５）が搭載
    されて樹脂モールドされる半導体装置の製造方法におい
    て、 該ステージ（２３）の下面全体が表出する凹部（９４）
    が形成されるように樹脂モールドするステップと、 該凹部（９４）よりもその周囲が小さい樹脂個片（２８
    ｂ）を該凹部（９４）に挿入固定することで該ステージ
    （２３）の周囲に沿って該ステージ（２３）の下面側に
    連通する溝（９２）を形成するステップとを有する半導
    体装置の製造方法。
  16. 【請求項１６】 キャビティ（３２）を形成する凹部
    （１０６）を有し、且つ、該凹部（１０６）の角部付近
    に整列した複数の貫通孔（１０７-1，１０７-2，１０７
    -3）を有する金型本体（１０２）と、 該貫通孔（１０７-1，１０７-2，１０７-3）のうち任意
    の貫通孔内に抜去可能に挿入され該凹部（１０６）内に
    突出する開口部形成用ピン（１０３）と、 残りの貫通孔に抜去可能に挿入されてこれらの貫通孔を
    塞ぐ埋めピン（１０４）とを有する金型を使用する半導
    体装置の製造方法であって、 該複数の貫通孔（１０７-1，１０７-2，１０７-3）のう
    ちリードフレームのステージの大きさに対応する位置の
    貫通孔に開口部形成用ピン（１０３）を挿入された金型
    を用意するステップと、 この用意された金型を用いてステージ上に搭載されてい
    る半導体素子を樹脂モールドすることにより半導体装置
    の樹脂パッケージの該開口部形成用ピン（１０３）に対
    応する位置に開口部を形成するステップとを有する半導
    体装置の製造方法。
  17. 【請求項１７】 キャビティ（３２）を形成する凹部
    （１０６）を有し、且つ、該凹部（１０６）の角部付近
    に整列した複数の貫通孔（１０７-1，１０７-2，１０７
    -3）を有する金型本体（１０２）と、 該貫通孔（１０７-1，１０７-2，１０７-3）のうち任意
    の貫通孔内に抜去可能に挿入され該凹部（１０６）内に
    突出した開口部形成用ピン（１０３）と、 残りの貫通孔に抜去可能に挿入されてこれらの貫通孔を
    塞ぐ埋めピン（１０４）とからなり、 該複数の貫通孔（１０７-1，１０７-2，１０７-3）のう
    ちリードフレームのステージの大きさに対応する位置の
    貫通孔に上記開口部形成用ピン（１０３）が挿入される
    半導体装置成形用金型。
JP7976893A 1992-04-14 1993-04-06 半導体装置及びその製造方法及びその製造用金型 Withdrawn JPH06283629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7976893A JPH06283629A (ja) 1992-04-14 1993-04-06 半導体装置及びその製造方法及びその製造用金型

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP9451092 1992-04-14
JP29139092 1992-10-29
JP4-94510 1993-01-27
JP4-291390 1993-01-27
JP1192693 1993-01-27
JP7976893A JPH06283629A (ja) 1992-04-14 1993-04-06 半導体装置及びその製造方法及びその製造用金型
JP5-11926 1993-04-22

Publications (1)

Publication Number Publication Date
JPH06283629A true JPH06283629A (ja) 1994-10-07

Family

ID=27455704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7976893A Withdrawn JPH06283629A (ja) 1992-04-14 1993-04-06 半導体装置及びその製造方法及びその製造用金型

Country Status (1)

Country Link
JP (1) JPH06283629A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252133A (ja) * 2008-07-10 2008-10-16 Sanyo Electric Co Ltd 半導体装置
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
JP2015195234A (ja) * 2014-03-31 2015-11-05 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928550B2 (en) * 2007-11-08 2011-04-19 Texas Instruments Incorporated Flexible interposer for stacking semiconductor chips and connecting same to substrate
JP2008252133A (ja) * 2008-07-10 2008-10-16 Sanyo Electric Co Ltd 半導体装置
JP2015195234A (ja) * 2014-03-31 2015-11-05 株式会社加藤電器製作所 電子デバイス及び電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
US6596561B2 (en) Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH07321139A (ja) 半導体装置およびその製造方法
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JP2002009097A (ja) 半導体装置とその製造方法
JP2001267482A (ja) リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
KR100369386B1 (ko) 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
JP2001053094A (ja) 樹脂封止方法及び装置
US20010013674A1 (en) Resin-molding method, molding dies and circuit base member
JP3606078B2 (ja) 半導体装置およびその製造方法
JPH06283629A (ja) 半導体装置及びその製造方法及びその製造用金型
JP3226244B2 (ja) 樹脂封止型半導体装置
US20020048851A1 (en) Process for making a semiconductor package
JP2002270627A (ja) 半導体装置の製造方法
JPH05291459A (ja) 半導体装置及びその製造方法
JPH05144865A (ja) 半導体装置の製造方法と製造装置
KR960015518B1 (ko) 반도체장치 및 그 제조방법 및 그 제조용 금형
KR100404251B1 (ko) 파인 피치 볼 그리드 어레이 반도체 패키지 및 그의 몰딩장치
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
JP4695863B2 (ja) 樹脂モールド装置
JP4308698B2 (ja) 半導体装置
KR100357878B1 (ko) 반도체패키지 제조용 금형
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH0794674A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704