JP2015195234A - 電子デバイス及び電子デバイスの製造方法 - Google Patents

電子デバイス及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2015195234A
JP2015195234A JP2014071151A JP2014071151A JP2015195234A JP 2015195234 A JP2015195234 A JP 2015195234A JP 2014071151 A JP2014071151 A JP 2014071151A JP 2014071151 A JP2014071151 A JP 2014071151A JP 2015195234 A JP2015195234 A JP 2015195234A
Authority
JP
Japan
Prior art keywords
electronic device
electronic
sealing member
electronic element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014071151A
Other languages
English (en)
Other versions
JP5918797B2 (ja
Inventor
臣哉 佐藤
Shinya Sato
臣哉 佐藤
亮太 洞澤
Ryota Horasawa
亮太 洞澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATO DENKI SEISAKUSHO KK
Original Assignee
KATO DENKI SEISAKUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATO DENKI SEISAKUSHO KK filed Critical KATO DENKI SEISAKUSHO KK
Priority to JP2014071151A priority Critical patent/JP5918797B2/ja
Publication of JP2015195234A publication Critical patent/JP2015195234A/ja
Application granted granted Critical
Publication of JP5918797B2 publication Critical patent/JP5918797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】封止樹脂と電子素子の間の剥離を防止する。
【解決手段】基板10と、基板10に固定された電子素子20と、電子素子20を封止する封止部材30と、を備え、封止部材30における、電子素子20の上部領域の一部の領域に、電子素子20を露出させる複数の開口31が形成されている。電子素子20として、例えば半導体素子23と受動素子21とを有し、受動素子21の上部の封止部材に受動素子21を露出させる複数の開口31が形成されている。
【選択図】図1

Description

本発明は、電子素子を内蔵する電子デバイス、及び電子デバイスの製造方法に関する。
近年、電子機器の小型化、軽薄化、高機能化の要求に伴い、半導体素子や受動素子等の電子素子を内蔵する電子デバイスの高密度集積化が進んでいる。
電子デバイスにおいては、例えば、電子素子をリードフレームのステージ上にダイ付けし、電子素子のリードとリードフレーム上のパッドとをワイヤボンディングした後、樹脂モールドを充填することにより電子素子を封止する。この場合、樹脂モールドを充填する過程で混入した水分や空気が、電子素子や樹脂モールドに吸収される。また、製造された電子デバイスを室温に放置していると、電子素子や樹脂モールドが吸湿する。
このように、電子素子やパッケージが水分及び空気を吸収した状態で、電子デバイスの二次実装時にリフロー処理により加熱すると、内部の水分や空気が膨張することにより、電子素子や樹脂モールドに剥離又は亀裂が発生する。特許文献1には、電子デバイスの目立つ位置に亀裂が発生することを防ぐために、電子デバイスの下部に、亀裂を発生させるための薄層を設ける方法が開示されている。
特公平2−39865号公報
しかしながら、従来の方法では、電子デバイスに生じる亀裂の大きさを管理することが困難なので、亀裂の大きさや位置によっては、電子デバイスの特性が劣化するおそれがあった。特に、電子デバイスの小型化が進むと、亀裂の大きさや位置が与える影響が大きい。
また、薄層を形成するには多くの工程を有するので、製造コストが増加するという問題もあった。
上述の問題点に鑑み、本発明においては、電子素子と封止部材との剥離を防止する電子デバイス及び電子デバイスの製造方法を提供することを目的とする。
本発明の第一の態様においては、基板と、前記基板に固定された電子素子と、前記電子素子を封止する封止部材と、を備え、前記封止部材に、前記電子素子を露出させる複数の開口部が形成されている電子デバイスを提供する。上記の複数の開口部は、例えば、前記電子素子の上部領域の一部の領域に形成されている。
上記の電子デバイスは、前記電子素子として、例えば半導体素子と受動素子とを有し、前記受動素子の上部の前記封止部材に前記受動素子を露出させる前記複数の開口部が形成されている。
前記電子素子は、金属部材を有し、前記複数の開口部は、前記電子素子における前記金属部材が設けられた領域と異なる領域の上部の前記封止部材に形成されていてもよい。
前記複数の開口部は、前記電子素子の中心に対して対称な複数の位置に形成されていてもよい。
本発明の第二の態様においては、基板に搭載された電子素子を有する電子デバイスの製造方法であって、前記電子素子を前記基板に固定する工程と、前記電子素子を封止部材で封止する工程と、前記封止部材を硬化する工程と、前記封止部材を硬化する工程の後に、前記封止部材の一部を除去することにより前記電子素子を露出させる工程と、を有することを特徴とする電子デバイスの製造方法を提供する。
本発明によれば、封止樹脂と電子素子の間の剥離を防止する効果を奏する。
第1の実施形態に係る電子デバイスの構成を示す図である。 第1の実施形態に係る電子デバイスの製造方法の概要を示す図である。 第2の実施形態に係る電子デバイスの構成を示す図である。 第2の実施形態に係る電子デバイスの製造方法の概要を示す図である。 第3の実施形態に係る電子デバイスの構成を示す図である。 スリット形状の開口を2個形成した電子デバイスのSAT写真である。 スリット形状の開口を4個形成した電子デバイスのSAT写真である。 円形状の開口を1個形成した電子デバイスのSAT写真(その1)である。 円形状の開口を1個形成した電子デバイスのSAT写真(その2)である。
<第1の実施形態>
[電子デバイス1の構成]
図1は、第1の実施形態に係る電子デバイス1の構成を示す図である。図1(a)は、電子デバイス1の平面図である。図1(a)における破線部は、電子デバイス1の内部を示している。図1(b)は、図1のA−A断面図である。
以下、図1(a)及び図1(b)を参照しながら、電子デバイス1の構成について説明する。図1(b)に示すように、電子デバイス1は、基板10と、電子素子20と、封止部材30とを備える。
基板10は、電子素子を固定するための基板であり、例えばリードフレームである。基板10は、プリント基板であってもよい。
電子素子20は、例えば受動素子である。図1(b)に示す電子素子20は、内部に金属部材201を有する。金属部材201は、例えば巻線、金属箔等である。電子素子20は、下面に金属製の電極を有しており、当該電極が、はんだによって基板10に固定されている。
封止部材30は、電子素子20を封止する樹脂である。封止部材30は、電子素子20を覆うように、基板10及び電子素子20の上部に設けられている。封止部材30には、電子素子20の上部領域の一部の領域に、電子素子20の表面を露出させる複数の開口31(31−1、31−2、31−3及び31−4)が形成されている。具体的には、開口31は、電子素子20における金属部材201が設けられた領域と異なる領域の上部の封止部材に形成されている。
より具体的には、開口31は、電子素子20の中心に対して対称な複数の位置に形成されている。封止部材30が開口31を有することにより、電子デバイス1の二次実装時の加熱処理において、電子素子20又は封止部材30が有する水分が膨張して発生する水蒸気を、電子デバイス1の外部に放出することができる。その結果、水蒸気の圧力により、電子素子20と封止部材30とが剥離したり、封止部材30に亀裂が入ったりすることを防止できる。
開口31が、電子素子20の中心に対して対称な複数の位置に形成されていることにより、電子素子20のいずれの位置から水蒸気が発生した場合においても、水蒸気を放出することが可能になる。また、電子素子20の中心から所定の範囲に開口31が形成されていないことにより、吸引装置を用いて電子デバイス1を吸引して移動させる際に、吸引装置と電子デバイス1の表面との密着性が低下することを防止できる。
なお、水分又は気泡は、例えば、絶縁被膜した金属部材201を金属粉若しくはセラミックで焼結封止した場合に起きやすい。このようにして発生する水分又は気泡は、金属部材201の端部と封止部材との間で発生しやすい。したがって、水蒸気は、電子素子20における金属部材201が設けられている領域の外側から発生することが多い。そこで、開口31が、金属部材201が設けられている領域の外側の領域の上部に形成されていることにより、電子素子20における金属部材201の外側から発生する水蒸気を放出しやすい。
開口31は、長方形、円形、楕円形等の任意の形状であってよい。図1(a)においては、開口31が、短辺に対する長辺の比が十分に大きい長方形であるスリット形状であり、開口31の長辺が、電子素子20の各辺の近傍において、電子素子20の各辺と平行になる位置に形成されている。開口31がスリット形状をしている場合の短辺の長さは、例えば50μmである。開口31が、このように、短辺に対する長辺の比が十分に大きいスリット形状をしていることにより、開口31を介して電子デバイス1の内部に異物が混入することを防ぐとともに、水蒸気を放出するのに十分な面積を確保することができる。
[電子デバイス1の製造方法]
図2は、電子デバイス1の製造方法の概要を示す図である。
電子デバイス1の製造にあたっては、まず、基板10における電子素子20の電極をはんだ付けする位置に、クリームはんだを印刷する(S1)。次に、印刷したクリームはんだと電子素子20の電極とが接触する位置に、電子素子20を載置する(S2)。
続いて、電子素子20が基板10に載置された状態で、リフロー処理することにより、電子素子20を基板10に固定する(S3)。続いて、電子素子20が固定された基板10を、電子デバイス1の形状に対応する容器に入れた状態で、基板10及び電子素子20を覆うように封止部材30を充填して、電子素子20を封止する(S4)。封止部材30を充填後に乾燥させることにより、封止部材30を硬化させる(S5)。
封止部材30が硬化した後に、封止部材30の所定の領域にレーザを照射することにより、電子素子20の上部領域の一部の領域における封止部材30を除去することにより電子素子20を露出させる開口31を形成する(S6)。レーザとして、例えば、Co2レーザ、YAGレーザ(基本波)、グリーンレーザ(第二高長波)を使用することができる。レーザの種類によって、照射時に電子素子20に加えられる熱量、及び除去した樹脂屑の付着量等が異なる。そこで、封止部材30の種類及び電子素子20の耐熱性等に基づいて、最適なレーザを選択することが好ましい。
なお、上記の説明においては、開口31が、電子素子20における金属部材201が設けられた領域と異なる領域の上部の封止部材に形成されている例について説明した。しかし、開口31は、電子素子20における金属部材201が設けられた領域の上部の封止部材に形成されていてもよい。
以上のとおり、第1の実施形態に係る電子デバイス1においては、封止部材30に開口31が形成されている。したがって、電子デバイス1の二次実装におけるリフロー処理による加熱により、水蒸気が発生したとしても、水蒸気が開口31を通して電子デバイス1の外部に放出されるので、電子素子20と封止部材30とが剥離したり、封止部材30に亀裂が入ったりすることを防ぐことができる。
<第2の実施形態>
図3は、第2の実施形態に係る電子デバイス2の構成を示す図である。図3(a)は、電子デバイス1の平面図である。図3(b)は、電子デバイス1のA−A断面図である。本実施形態に係る電子デバイス2は、受動素子21、受動素子22及び半導体素子23を内蔵する点で、第1の実施形態に係る電子デバイス1と異なり、基本構造は電子デバイス1と同等である。
受動素子21は、それぞれの辺の近傍に、スリット形状の開口31−6及び開口31−8、並びに円形状の開口31−5及び開口31−7が形成されている。このように、受動素子から水蒸気が発生する可能性が高い位置及び範囲に基づいて、異なる形状の複数の開口31を形成してもよい。
受動素子22は、円形状をしており、外周にほぼ平行な曲線から構成される2辺と、当該2辺を結ぶ直線から構成される2辺を有する開口31−9及び開口31−10が形成されている。このように、受動素子の形状、及び開口31の形状は任意であり、受動素子が六角形、八角形等の多角形であってもよく、楕円形、角丸長方形等であってもよい。
なお、図3に示す半導体素子23は、受動素子21及び受動素子22と同一平面上に実装されているが、受動素子21、受動素子22及び半導体素子23の実装態様は任意である。例えば、受動素子21及び受動素子22の電極が厚みを有しており、受動素子21及び受動素子22と基板10との間に生じる空間に半導体素子23を実装してもよい。
[電子デバイス2の製造方法]
図4は、電子デバイス2の製造方法の概要を示す図である。電子デバイス2の製造にあたっては、まず、基板10における受動素子21、22の電極をはんだ付けする位置に、クリームはんだを印刷する(S11)。次に、印刷したクリームはんだと受動素子21、22の電極とが接触する位置に、受動素子21、22を載置する(S12)。
続いて、受動素子21、22が基板10に載置された状態で、リフロー処理することにより、受動素子21、22を基板10に固定する(S13)。続いて、Agペーストを接着剤として、半導体素子23を基板10に載置する(S14)。続いて、オーブンでAgペーストを硬化させる。半導体素子23と基板10とをワイヤボンディングする(S15)。
続いて、受動素子21、受動素子22及び半導体素子23が固定された基板10を、電子デバイス2の形状に対応する容器に入れた状態で、基板10及び受動素子21、受動素子22及び半導体素子23を覆うように封止部材30を充填して、受動素子21、受動素子22及び半導体素子23を封止する(S16)。封止部材30を充填後にオーブンで加熱することにより、封止部材30を硬化させる(S17)。
封止部材30が硬化した後に、封止部材30の所定の領域にレーザを照射することにより、受動素子21、22の上部領域の一部の領域における封止部材30を除去することにより受動素子21、22を露出させる開口31を形成する(S18)。
<第3の実施形態>
図5は、第3の実施形態に係る電子デバイス3の構成を示す図である。図3(a)は、電子デバイス3の平面図である。図3(b)は、電子デバイス3のA−A断面図である。第1の実施形態に係る電子デバイス1においては、開口31が、電子デバイス1の上面に形成されていたのに対して、第3の実施形態に係る電子デバイス3においては、開口31が、電子デバイス3の側面に形成されている点で異なる。
具体的には、図5(b)に示すように、電子デバイス3においては、電子素子20の側面が露出するように、電子素子20の側面から電子デバイス3の側面に向けて水平方向に延伸する開口31−11及び開口31−12が、封止部材30に形成されている。このように、開口31は、封止部材30の任意の位置に形成されていてよい。また、開口31は、電子素子20の側面から電子デバイス3の側面に向けて斜め方向に延伸するように形成されていてもよい。
以上のとおり、開口31を電子デバイス3の側面に形成することにより、不要物が外部から開口31に入る確率を下げることができる。
<実施例1>
電子デバイス1に異なる数の開口31を形成して、電子素子20と封止部材30との剥離の発生度合を比較した。電子デバイス1が二次実装される場合を想定して、電子デバイス1を、温度85℃、相対湿度65%の環境において168時間加湿し、その後、温度265℃で1回リフローした。
図6は、スリット形状の開口31を2個形成した電子デバイス1のSAT(Scanning Acoustic Tomograph)写真である。図7は、スリット形状の開口31を4個形成した電子デバイス1のSAT写真である。電子デバイス1の内部に設けられた四角形の電子素子20を視認できる。図6及び図7によれば、剥離等の異常な状態は発生していない。
<比較例>
図8は、円形状の開口31を1個形成した電子デバイス1のSAT写真である。図9は、図8に示した電子デバイス1よりも大きな円形状の開口31を1個形成した電子デバイス1のSAT写真である。図8及び図9に示す通り、電子素子20の表面積の10〜20%程度の領域が白く写っており、剥離が発生していることが認められる。
なお、封止部材30に開口31を形成しない場合、電子素子20の表面積の20%を超える領域に剥離が発生する場合がある。
以上の比較実験により、電子素子20の上部の封止部材30に複数の開口31を形成することの有効性が示された。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
1 電子デバイス
2 電子デバイス
3 電子デバイス
10 基板
20 電子素子
21 受動素子
22 受動素子
23 半導体素子
30 封止部材
31 開口
201 金属部材

Claims (6)

  1. 基板と、
    前記基板に固定された電子素子と、
    前記電子素子を封止する封止部材と、
    を備え、
    前記封止部材に、前記電子素子を露出させる複数の開口部が形成されている、
    電子デバイス。
  2. 前記複数の開口部が、前記電子素子の上部領域の一部の領域に形成されている、
    請求項1に記載の電子デバイス。
  3. 前記電子素子として、半導体素子と受動素子とを有し、前記受動素子の上部の前記封止部材に前記受動素子を露出させる前記複数の開口部が形成されている、
    請求項2に記載の電子デバイス。
  4. 前記電子素子は、金属部材を有し、
    前記複数の開口部は、前記電子素子における前記金属部材が設けられた領域と異なる領域の上部の前記封止部材に形成されている、
    請求項2又は3に記載の電子デバイス。
  5. 前記複数の開口部は、前記電子素子の中心に対して対称な複数の位置に形成されている、
    請求項1から4の何れか1項に記載の電子デバイス。
  6. 基板に搭載された電子素子を有する電子デバイスの製造方法であって、
    前記電子素子を前記基板に固定する工程と、
    前記電子素子を封止部材で封止する工程と、
    前記封止部材を硬化する工程と、
    前記封止部材を硬化する工程の後に、前記封止部材の一部を除去することにより前記電子素子を露出させる工程と、
    を有することを特徴とする電子デバイスの製造方法。
JP2014071151A 2014-03-31 2014-03-31 電子デバイス及び電子デバイスの製造方法 Active JP5918797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014071151A JP5918797B2 (ja) 2014-03-31 2014-03-31 電子デバイス及び電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014071151A JP5918797B2 (ja) 2014-03-31 2014-03-31 電子デバイス及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2015195234A true JP2015195234A (ja) 2015-11-05
JP5918797B2 JP5918797B2 (ja) 2016-05-18

Family

ID=54434043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014071151A Active JP5918797B2 (ja) 2014-03-31 2014-03-31 電子デバイス及び電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5918797B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297109A (ja) * 1988-10-03 1990-04-09 Matsushima Kogyo Co Ltd 圧電発振器
JPH06283629A (ja) * 1992-04-14 1994-10-07 Fujitsu Ltd 半導体装置及びその製造方法及びその製造用金型
US20020175399A1 (en) * 2000-08-24 2002-11-28 James Stephen L. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2011171385A (ja) * 2010-02-16 2011-09-01 Renesas Electronics Corp 半導体装置および半導体装置検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297109A (ja) * 1988-10-03 1990-04-09 Matsushima Kogyo Co Ltd 圧電発振器
JPH06283629A (ja) * 1992-04-14 1994-10-07 Fujitsu Ltd 半導体装置及びその製造方法及びその製造用金型
US20020175399A1 (en) * 2000-08-24 2002-11-28 James Stephen L. Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices
JP2009059923A (ja) * 2007-08-31 2009-03-19 Mitsubishi Electric Corp 半導体装置
JP2011171385A (ja) * 2010-02-16 2011-09-01 Renesas Electronics Corp 半導体装置および半導体装置検査方法

Also Published As

Publication number Publication date
JP5918797B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5576543B1 (ja) 回路モジュール
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011124413A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
KR20160136498A (ko) Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
US20150116967A1 (en) Wiring board and method of manufacturing the same
JP6199724B2 (ja) 半導体装置の製造方法
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
JP2018010964A (ja) 回路モジュールの製造方法および成膜装置
JP6467775B2 (ja) 部品内蔵基板の製造方法
US20130050957A1 (en) Electronic component incorporating board and composite module
JP5918797B2 (ja) 電子デバイス及び電子デバイスの製造方法
TWI476873B (zh) 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法
JP2016146457A (ja) 半導体装置およびその製造方法
JP2008277954A (ja) パッケージデバイス
JP2019192825A (ja) 電子部品収納用パッケージ、電子装置、および電子モジュール
JP2011071368A (ja) 多数個取り配線基板
JP2016046476A (ja) 電子装置およびその製造方法
JP2005302835A (ja) 半導体装置及びその製造方法
JP2011119369A (ja) 電子部品モジュールの製造方法及び電子部品モジュール
JP2011029523A (ja) 電子部品収納用パッケージおよび電子装置
JP6194804B2 (ja) モールドパッケージ
JP2013074108A (ja) 半導体パッケージの製造方法
JP2008300462A (ja) 半導体装置の製造方法、および半導体装置
JP2008283213A (ja) 半導体装置、及び半導体装置の製造方法
JP2009272352A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160408

R150 Certificate of patent or registration of utility model

Ref document number: 5918797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250