JP2008283213A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008283213A
JP2008283213A JP2008187140A JP2008187140A JP2008283213A JP 2008283213 A JP2008283213 A JP 2008283213A JP 2008187140 A JP2008187140 A JP 2008187140A JP 2008187140 A JP2008187140 A JP 2008187140A JP 2008283213 A JP2008283213 A JP 2008283213A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat sink
semiconductor device
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008187140A
Other languages
English (en)
Other versions
JP4695672B2 (ja
Inventor
Tomoki Kawasaki
知樹 河崎
Yuichiro Yamada
雄一郎 山田
Toshiyuki Fukuda
敏行 福田
Shuichi Ogata
秀一 尾方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008187140A priority Critical patent/JP4695672B2/ja
Publication of JP2008283213A publication Critical patent/JP2008283213A/ja
Application granted granted Critical
Publication of JP4695672B2 publication Critical patent/JP4695672B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 放熱板内蔵タイプの樹脂封止型の半導体装置において、放熱板と放熱板上に固着される半導体素子との間に空隙が生じ、鉛フリー半田を用いるプリント基板への実装工程で、空隙に吸湿された水分の蒸気圧により、剥離が進行し、内部に膨れ、クラックが発生する問題がある。
【解決手段】
リードフレーム５０１の半導体素子搭載領域に複数個に分割したダイパッド５０２を形成しておき、半導体素子３０１を放熱板１０５との間にダイパッド５０２を介して固着することで、半導体素子３０１と放熱板１０５との間の空間を拡げ、封止樹脂３０４が流れ込むようにして、封止樹脂の充填性を向上し、高温の鉛フリー半田による実装によって、剥離やクラックの発生を防止する。
【選択図】 図５

Description

本発明は、放熱板内蔵の半導体装置用のリードフレームを用いた樹脂封止型の半導体装置に関する。
近年、電子機器の小型化に対応するために、半導体装置等の半導体部品の小型化、高集積化、高密度実装化が要求されている。これに伴って、半導体装置で発生される熱をいかに放熱するかが重要な課題となっている。
この半導体装置の放熱対策として、放熱板内蔵タイプやダイパッド露出タイプのものが提案されている。例えば、特許文献１には、放熱板内蔵タイプの半導体装置が開示されている。
一方、環境に配慮する機運が世界的に高まっており、半導体装置においても、鉛フリー化への要望がますます強くなっている。
特開２００１−１５６６９号公報
ところが、従来の放熱板内蔵タイプ（２層フレーム）の半導体装置では、放熱板と半導体素子とを接着剤で接着する際、接着剤量を制限する必要があり、放熱板と半導体素子との間に空隙が生じる場合がある。封止樹脂で封止してもその空隙まで封止樹脂が流れ込まず、この空隙部分に吸湿した水分が溜まり易くなっている。
上述したように、鉛フリー半田を用いてこの樹脂封止の放熱板内蔵タイプの半導体装置をプリント基板へ実装すると、通常の鉛半田よりも実装温度が高いので、半導体装置内部が高温となり、吸湿した水分の蒸気圧が上昇し、放熱板と半導体素子との剥離が進行し、その結果、内部に膨れ、クラックが発生する虞がある。
本発明は、鉛フリー半田を用いたプリント基板への実装によっても、内部の膨れやクラックの発生を防止することのできる樹脂封止型の半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は、半導体装置であって、複数本のインナーリードと、前記インナーリードの先端部近傍の下面に接着された放熱板と、前記放熱板に設けられた複数の開口部と、前記放熱板上に載置される半導体素子と、前記半導体素子の複数の電極パッドと前記インナーリードとを電気的に接続する金属細線と、前記インナーリードと前記半導体素子と前記金属細線とを封止する封止樹脂とを備え、前記放熱板と前記半導体素子とは、複数のダイボンド滴下領域において接着され、前記放熱板の複数の開口部は、前記複数のダイボンド滴下領域各々を挟むように配列されている。
上述のような構成によれば、放熱板と半導体素子との間に空隙が生じていても、開口部の一部から封止樹脂が流れ込み、半導体装置の実装時に鉛フリー半田を用いたとしても、半導体素子の剥離が発生することが防止され、封止樹脂に膨れやクラックが発生することもない。
また、従来の鉛半田を用いた半導体製造工程をそのまま用いて、鉛フリー半田を用いる製造工程に転換することが可能となる。
また、前記放熱板の複数の開口部と、前記複数のダイボンド滴下領域は千鳥状に配置されることとしてもよい。
このような構成によって、ダイボンド滴下領域上に半導体素子を少量の接着剤で確実に接着することができ、また、半導体装置の製造時に封止樹脂が放熱板と半導体素子との間に開口部を通じ十分に流れ込むので、半導体素子との間に空隙の生じることが防止される。この結果、このリードフレームを用いた半導体装置の実装時に、通常の鉛半田よりも高温となる鉛フリー半田を用いても、半導体素子の剥離や剥離進行による封止樹脂の膨れやクラックを防止することができる。
また、前記放熱板の複数の開口部のうち少なくとも一つの開口部は、前記半導体素子の搭載領域からその一部がはみだしていることを特徴とすることとしてもよい。
また、前記開口部は略矩形であることとしてもよい。
このような構成によって、放熱板と半導体素子との間に空隙が生じていても、開口部の一部から封止樹脂が流れ込み、樹脂封止型の半導体装置の実装時に鉛フリー半田を用いたとしても、半導体素子の剥離が発生することが防止され、封止樹脂に膨れやクラックが発生することもない。
また、前記開口部の各辺は前記半導体素子の搭載領域の各辺と略４５度傾いて配列されていることとしてもよい。
このような構成によって、半導体素子は、ダイパッドと確実に接着されるので、空隙が生じることが防止される。
また、前記開口部の各頂点は丸みを帯びていることとしてもよい。
このような構成によって、封止樹脂は、半導体素子の搭載領域の外側に位置する開口部の一部から半導体素子と放熱板との間に流れ込み、確実に空隙の生じることを防止することができる。また、開口部が丸味を帯びていることにより、局所的な応力の集中を緩和できる。

また、前記インナーリードの先端に囲まれ、前記半導体素子の搭載領域を囲繞する環状体をさらに備え、前記環状体の各辺の中央は内側に凸部を有し、前記放熱板の上面と環状体の下面とが接着されていることとしてもよい。
このような構成によって、リードフレームの製造時において、放熱板をインナーリードの先端部近傍の下面に接着する際、放熱板に歪みが発生することなく、リードフレーム製造時の形態の安定性を図ることができる。
また、前記複数本のインナーリードは各々、複数本のアウターリードに連続することとしてもよい。
このような構成によって、ダイボンド滴下領域上に半導体素子を少量の接着剤で確実に接着することができ、また、半導体装置の製造時に封止樹脂が放熱板と半導体素子との間に開口部を通じ十分に流れ込むので、半導体素子との間に空隙の生じることが防止される。
この結果、このリードフレームを用いた樹脂封止型半導体装置の実装時に、通常の鉛半田よりも高温となる鉛フリー半田を用いても、半導体素子の剥離や剥離進行による封止樹脂の膨れやクラックを防止することができる。
また、本発明は、放熱板上に半導体素子が搭載される半導体装置の製造方法であって、複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと電気的に接続されるインナーリードとを備えたリードフレームを用意する工程と、前記インナーリード先端部近傍の下面に前記放熱板の上面を貼り合わせる工程と、前記放熱板に複数の開口部を穿設する工程と、前記複数の開口部各々に挟まれるように、前記放熱板の複数のポイントに接着剤を滴下する工程と、前記複数の接着剤を滴下したポイントを覆うように前記半導体素子を載置し、前記放熱板と前記半導体素子とを固着する工程とを含む。
また、前記放熱板と半導体素子とを固着する工程において、前記複数の開口部のうち少なくとも一つの開口部の一部を露出するように前記半導体素子を載置することとしてもよい。
このような方法によって、開口穿設工程において、ダイパッドを複数に分断するのと同時に、開口部を形成することができるので、工程の煩雑化を防止して、改良されたリードフレームを得ることができる。
以下、本発明に係るリードフレームとそれを用いた樹脂封止型半導体装置の実施形態について、図面を用いて説明する。
（実施の形態１）
図1は、本発明に係るリードフレームの実施の形態１の平面図であり、図2は、その底面図である。
リードフレーム１０１は、矩形の枠部１０２と、枠部１０２の四辺に直角方向に延在する複数のアウターリード１０３と、アウターリードに連続して枠部１０２の内方に延びるインナーリード１０４と、インナーリード１０４の先端部近傍の下面に接着された放熱板１０５とを備え、放熱板１０５には、略正方形で、各頂点部分が丸味を帯びて、アウターリードの延在方向に略４５度傾いた複数の開口部１０６が穿設されている。この開口部１０６の一部は、鎖線で示す半導体素子の搭載領域１０７の外側に形成されている。アウターリード１０３とインナーリード１０４との境界部分は、ダムバー１０８で枠部１０２の四辺方向に連結されている。ダムバー１０８の内側で鎖線で示す領域１０９内は、このリードフレーム１０１を用いた樹脂封止型半導体装置で封止樹脂に覆われる領域を示している。
リードフレーム１０１の放熱板１０５以外は、銅合金からなる、例えば厚さ０．１５ｍｍ、硬度Ｈｖ＝１５０〜１８５の金属板をエッチング法またはプレス法で加工して得られる。放熱板１０５は、銅合金からなる金属板であり、例えば厚みを０．１３ｍｍとされる。放熱板１０５は、接着剤でインナーリード１０４の先端部の底面に加熱接着されている。
図３は、このリードフレーム１０１を用いた樹脂封止型半導体装置の図１のＳ−Ｓ´切断線で切断した断面図である。
リードフレーム１０１の放熱板１０５の半導体素子搭載領域１０７には、半導体素子３０１が例えば銀ペースト等のダイボンド３０２で放熱板１０５に接着されている。半導体素子３０１の電極パッドと対応するインナーリード１０４との間は、金属細線等のワイヤで接続されている。アウターリード１０３を露出させて、例えばエポキシ系樹脂からなる封止樹脂３０４で樹脂封止型半導体装置は樹脂封止されている。
次に、本実施の形態の樹脂封止型半導体装置の製造工程を図４を参照して説明する。図４は、図１に示した切断線Ｓ−S´で切断した断面図である。
図４（ａ）、（ｂ）は、リードフレーム１０１の製造工程を示している。
図４（ａ）は、銅合金の金属板を加工してアウターリード１０３、インナーリード１０４等を枠部１０２で連結した金属部材と、インナーリード１０４の先端部の下面と放熱板１０５の上面とを接着剤で貼り合わせる貼り合せ工程を示している。なお、断面図は、煩雑さを防止するため背景部分を省略している。以下も同様である。
図４（ｂ）は、金属部材と貼り合わされた放熱板１０５とにパンチ加工等によって、開口部１０６を形成する開口穿設工程を示している。これによって、リードフレーム１０１が製造される。
図４（ｃ）は、リードフレーム１０１に半導体素子３０１を固着する半導体素子固着工程を示す。
リードフレーム１０１の放熱板１０５の図１に点線で示すポイント１１０にダイボンド３０２を滴下し、半導体素子３０１を載置し固着する。
図４（ｄ）は、ワイヤボンディング工程を示す。半導体素子３０１の電極パッドと対応するインナーリード１０４の先端部とをワイヤ３０３で接続する。
図４（ｅ）は、樹脂封止工程を示す。アウターリード１０３を露出させ、金型をリードフレーム１０１とワイヤ３０３とを覆うように配置し、エポキシ樹脂からなる封止樹脂を金型温度１８０℃で注入する。注入時間は例えば、８秒間とする。冷却後、金型を外す。
図４（ｆ）は、アウターリード１０３のベンディング工程を示す。リードフレーム１０１の枠部１０２をタイバーカットにより切り離し、アウターリード１０３をベンディング加工して樹脂封止型半導体装置が得られる。
本実施の形態では、図４（ｅ）に示す樹脂封止工程において、半導体素子搭載領域１０７からはみ出した開口部１０６から注入された封止樹脂が半導体素子３０１と放熱板１０５との隙間に入り込み、半導体素子３０１と放熱板１０５との密着性を高める。これによって、半導体素子３０１と放熱板１０５との間に空隙が生ずることを防止できる。
（実施の形態２）
次に、本発明に係るダイパッド付きリードフレーム及びそれを用いた樹脂封止型半導体装置の実施の形態２について説明する。上記実施の形態１の構成と同様の部分についてはその説明を省略し、本実施の形態固有の部分についてのみ説明する。
図５は、ダイパッド付きリードフレームの平面図であり、図６は、その底面図である。ダイパッド付きリードフレーム５０１の半導体素子搭載領域１０７に開口部１０６と傾いた市松模様を形成するように複数のダイパッド５０２が設けられている。ダイパッド５０２は、略正方形であり、開口部１０６と同様に各辺がアウターリード１０３の延在方向と略４５度の傾きをもっている。
開口部１０６のうち、外周に穿設された各開口部１０６の一部は、半導体素子搭載領域１０７の外側に位置している。
ここで、開口部１０６と開口部１０６に取り囲まれたダイパッド５０２とが市松模様を形成し、アウターリード１０３の延在方向に各辺が略４５°に傾いているので、半導体素子搭載領域１０７に占めるダイパッド５０２の面積がちょうど半導体素子３０１の接着剤の滴下領域に最適となる。
ダイパッド付きリードフレーム５０１のダムバー１０８の矩形の各頂点から中心に向けて吊りリード５０３が突出している。
ダイパッド５０２の底面とインナーリード１０４の先端部近傍の底面とは、接着剤で放熱板１０５と接着されている。
図７は、図５、図６に示したダイパッド付きリードフレーム５０１の開口部１０６の形成前のリードフレームの平面図であり、図８はその底面図である。
各ダイパッド５０２は、連結リング７０１で連結されており、連結リング７０１は、吊りリード５０３でダムバー１０８に連なっている。これらの各ダイパッド５０２、連結リング７０１、吊りリード５０３の下面は、接着剤で放熱板１０５の上面に貼付されている。
なお、放熱板１０５を除くリードフレーム５０１は、上記実施の形態１と同様に、銅合金からなる金属板を例えばプレス法で一体成型されて製造される。
図９は、このリードフレーム５０１を用いた樹脂封止型半導体装置の図５のＳ−Ｓ´切断線で切断した断面図である。
この樹脂封止型半導体装置では、放熱板１０５の上面と半導体素子３０１との間にそれぞれ接着剤で貼り合わされたダイパッド５０２を介在させている。これによって、放熱板５０２と半導体素子３０１との間の空間が拡がり、封止樹脂３０４が複数の開口部１０６を通じて流入し易くなっているので、半導体素子３０１と放熱板５０２との間に空隙が発生することを低減することができる。
次に、本実施の形態のダイパッド付きリードフレーム及び樹脂封止型半導体装置の製造工程を図１０の断面図を用いて説明する。
なお、この断面図は、図５に示したＳ−Ｓ´断面であり、煩雑さを避けるため、背景部分を省略して示している。また、上記実施の形態１の図４に示した工程と略同様の工程である図１０（ｄ）−図１０（ｆ）については説明を省略する。
図１０（ａ）は、銅合金の金属板を加工したアウターリード１０３、インナーリード１０４、ダイパッド５０２等を枠部１０２で連結した金属部材のインナーリード１０４の先端部、ダイパッド５０２の下面と放熱板１０５の上面とを接着剤で貼り合せる貼り合せ工程を示している。
図１０（ｂ）は、金属部材と貼り合わされた放熱板１０６とにパンチ加工等によって、複数の開口部１０６を形成するとともに、連結リング７０１、吊りリード５０３の一部を同時に取り除き、ダイパッド５０２を分離する開口穿設工程を示している。この開口部１０６は、ダイパッド付きリードフレーム５０１の矩形の各辺と略４５度傾いた略正方形であり、ダイパッド５０２と市松模様を形成するように配設され、外周に位置する各開口部１０６の一部は、半導体素子搭載領域の外側に位置している。
図１０（ｃ）は、ダイパッド付きリードフレーム５０１に半導体素子３０１を固着する半導体素子固着工程を示す。各ダイパッド５０２の上面にダイボンド３０２を滴下し、半導体素子３０１を載置し固着する。
図１０（ｄ）−図１０（ｆ）の各工程は、上記実施の形態１と同様である。
なお、図１０（ｅ）の樹脂封止工程では、封止樹脂は、上記実施の形態１よりも放熱板１０５と半導体素子１０３との間の空間により注入され易くなっている。
（実施の形態３）
次に、本発明に係る環状体付きリードフレーム及びそれを用いた樹脂封止型半導体装置の実施の形態３について説明する。上記実施の形態１の構成と同様の部分についてはその説明を省略し、本実施の形態固有の部分についてのみ説明する。
図１１は、環状体付きリードフレームの平面図であり、図１２はその底面図である。
この環状体付きリードフレーム１１００には、上記実施の形態１のリードフレーム１０１に半導体素子３０１の搭載領域１０７を囲繞する環状体１１０１が形成されている。この環状体１１０１には、各辺の中央部に半導体素子３０１側に突出したキャップ状の凸部１１０３が形成されている。この環状体１１０１の各コーナーでは、ダムバー１０８にこの環状体１１０１を連接する吊りリード１１０２が形成されている。なお、このリードフレーム１１００は、放熱板１０５を除き、金属板から一体的に形成されている。
図１３は、この環状体付きリードフレーム１１００を用いた樹脂封止型半導体装置の断面図である。この断面図は、図１１のＳ−Ｓ´切断線での断面を示している。
インナーリード１０４の内方には、半導体素子３０１を囲繞する環状体１１０１が配設されており、環状体１１０１の凸部１１０３の断面が示されている。
図１４は、この環状体付きリードフレーム１１００及びこれを用いた樹脂封止型半導体装置の製造工程を説明する断面図である。なお、この断面図は図１１に示されＳ−Ｓ´断面であり、背景部分を省略している。
図１４（ａ）は、金属部材と放熱板１０５との貼り合せ工程を示している。
インナーリード１０４の先端部の下面と、環状体１１０１の下面とに接着剤を塗布し、放熱板１０５の上面と、熱接着により貼り合わせる。
この工程において、吊りリード１１０２に連接された環状体１１０１がインナーリード１０４の内方にあるので、放熱板１０５の接着時に放熱板１０５が波状に変形して接着されることを防止でき、また、熱による変形を環状体１１０１の各辺の中央に設けられた凸部１１０３で吸収することができる。
図１４（ｂ）−図１４（ｄ）の各工程は、上記実施の形態１の各工程と略同様であるので説明を省略する。
図１４（ｅ）の樹脂封止工程において、環状体１１０１が形成されていることによって、封止樹脂３０４の注入時に、封止樹脂が半導体素子３０１に衝撃的に注入されることが防止される。
図１４（ｆ）のベンディング工程は、上記実施の形態１と略同様である。
以上、各実施の形態のリードフレームとそれを用いた樹脂封止型半導体装置について、説明したけれども、各実施の形態のリードフレームの構成を組み合わせて実施することができるのは勿論である。
例えば、実施の形態２で説明したダイパッドと実施の形態３で説明した環状体とを有するリードフレームである。
次に、上記実施の形態２と実施の形態１とにおける樹脂封止工程における封止樹脂の流れを図１５、図１６を用いて説明する。
図１５は、ダイパッド５０２を介して半導体素子３０１が放熱板１０５に固着された状態を示しており、図１６は、半導体素子３０１が直接放熱板１０５に固着された状態を示している。半導体素子３０１は、ダイボンド３０２によって固着されているが、実施の形態２のように、ダイパッド５０２を介して放熱板１０５に固着されているとき、ダイパッド５０２の厚みだけ、半導体素子３０１と放熱板１０５との間の空間が拡がっている。このため、封止樹脂は矢符１５０１で示すように、放熱板１０５と半導体素子３０１との間の空間内にも開口部１０６から十分に流れ込むことができる。図１６に示す実施の形態１の場合においても、開口部１０６を介して放熱板１０５と半導体素子３０１との間に、矢符１６０１に示すように封止樹脂が流入し、空隙の発生を防止している。
（比較例）
次に、上記実施の形態２で製造された樹脂封止型半導体装置（本装置）と従来例の樹脂封止型半導体装置（従来装置）との鉛フリー半田を用いた実装を想定した比較実験の結果を示す。
従来例のリードフレームの平面図を図１７に、その底面図を図１８に示している。このリードフレームでは、半導体素子３０１の搭載領域１０７の下方の放熱板１０５に一つの開口１７０１が穿設されている。図１９は、このリードフレームを用いた従来例の樹脂封止型半導体装置の図１７のＳ−Ｓ´断面を示す断面図である。
先ず、本装置と従来装置とを温度１２５℃で１２時間ベーキングし、乾燥する。その後、温度３０℃で相対湿度７０％の雰囲気で７２時間、吸湿させる。その後２６５℃の高温下で５分間放置した後、再度、温度３０℃で相対湿度７０％の雰囲気に９６時間放置する。再度、２６５℃の高温下で５分間放置した後、室温まで冷却後、本装置と従来装置との剥離とクラックとを超音波で検査した。
両装置のサンプル数は１５とした。
剥離とクラックとが生じたサンプル数を次表に示す。
Figure 2008283213
上表の結果より、上記実施の形態２で説明した樹脂封止型半導体装置では、鉛フリーの半田を用いて基板等への実装を行っても、半導体素子の剥離や封止樹脂のクラック発生を完全に防止することが確認された。
なお、上記各実施の形態では、リードフレームを１個だけ示したけれども、上下左右方向に連続した複数のリードフレームを形成しておき、半導体素子の接着、ワイヤボンディングの後、金型で覆い封止樹脂を注入した後、各樹脂封止型半導体装置を切り離すようにしてよいのは勿論である。
本発明に係るリードフレーム及び樹脂封止型半導体装置は、環境に配慮した半導体装置として、半導体の製造分野で利用される。
本発明に係るリードフレームの実施の形態１の平面図である。 図１の底面図である。 上記実施の形態のリードフレームを用いた樹脂封止型半導体装置の図１のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 本発明に係るダイパッド付きリードフレームの実施の形態２の平面図である。 図５の底面図である。 図５に示すリードフレームの開口部の形成前の平面図である。 図７の底面図である。 上記実施の形態のダイパッド付きリードフレームを用いた樹脂封止型半導体装置の図５のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 本発明に係る環状体付きリードフレームの実施の形態３の平面図である。 図１１の底面図である。 上記実施の形態の環状体付きリードフレームを用いた樹脂封止型半導体装置の図１１のＳ−Ｓ´で切断した断面図である。 （ａ）−（ｆ）は、上記実施の形態の樹脂封止型半導体装置の製造工程を示す断面図である。 上記実施の形態２の封止樹脂の流れを模式的に示した断面図である。 上記実施の形態１の封止樹脂の流れを模式的に示した断面図である。 上記実施の形態２の樹脂封止型半導体装置のクラック等の発生を検証するための比較例に用いた従来のリードフレームの平面図である。 図１７の底面図である。 図１７に示したリードフレームを用いた樹脂封止型半導体装置の断面図である。
符号の説明
１０１ リードフレーム
１０２ 枠部
１０３ アウターリード
１０４ インナーリード
１０５ 放熱板
１０６ 開口部
１０７ 半導体素子搭載領域
１０８ ダムバー
１０９ 封止領域
１１０ ダイボンド滴下領域
３０１ 半導体素子
３０２ ダイボンド
３０３ ワイヤ
３０４ 封止樹脂
５０１ ダイパッド付きリードフレーム
５０２ ダイパッド
５０３ 吊りリード
７０１ 連結リング
１１００ 環状体付きリードフレーム
１１０１ 環状体
１１０２ 吊りリード
１１０３ 凸部

Claims (10)

  1. 複数本のインナーリードと、
    前記インナーリードの先端部近傍の下面に接着された放熱板と、
    前記放熱板に設けられた複数の開口部と、
    前記放熱板上に載置される半導体素子と、
    前記半導体素子の複数の電極パッドと前記インナーリードとを電気的に接続する金属細線と、
    前記インナーリードと前記半導体素子と前記金属細線とを封止する封止樹脂とを備え、
    前記放熱板と前記半導体素子とは、複数のダイボンド滴下領域において接着され、
    前記放熱板の複数の開口部は、前記複数のダイボンド滴下領域各々を挟むように配列されている
    ことを特徴とする半導体装置。
  2. 前記放熱板の複数の開口部と、前記複数のダイボンド滴下領域は千鳥状に配置されることを特徴とする請求項１記載の半導体装置。
  3. 前記放熱板の複数の開口部のうち少なくとも一つの開口部は、前記半導体素子の搭載領域からその一部がはみだしていることを特徴とする請求項１乃至２記載の半導体装置。
  4. 前記開口部は略矩形であることを特徴とする請求項１乃至３記載の半導体装置。
  5. 前記開口部の各辺は前記半導体素子の搭載領域の各辺と略４５度傾いて配列されていることを特徴とする請求項１乃至４記載の半導体装置。
  6. 前記開口部の各頂点は丸みを帯びていることを特徴とする請求項5記載の半導体装置。
  7. 前記インナーリードの先端に囲まれ、前記半導体素子の搭載領域を囲繞する環状体をさらに備え、前記環状体の各辺の中央は内側に凸部を有し、
    前記放熱板の上面と環状体の下面とが接着されていることを特徴とする請求項１乃至６記載の半導体装置。
  8. 前記複数本のインナーリードは各々、複数本のアウターリードに連続することを特徴とする請求項１乃至7記載の半導体装置。
  9. 放熱板上に半導体素子が搭載される半導体装置の製造方法であって、
    複数本のアウターリードと、アウターリードに連続し、半導体素子の電極パッドと電気的に接続されるインナーリードとを備えたリードフレームを用意する工程と、
    前記インナーリード先端部近傍の下面に前記放熱板の上面を貼り合わせる工程と、
    前記放熱板に複数の開口部を穿設する工程と、
    前記複数の開口部各々に挟まれるように、前記放熱板の複数のポイントに接着剤を滴下する工程と、
    前記複数の接着剤を滴下したポイントを覆うように前記半導体素子を載置し、前記放熱板と前記半導体素子とを固着する工程と
    を含む半導体装置の製造方法。
  10. 前記放熱板と半導体素子とを固着する工程において、前記複数の開口部のうち少なくとも一つの開口部の一部を露出するように前記半導体素子を載置する
    ことを特徴とする請求項９記載の半導体装置の製造方法。
JP2008187140A 2008-07-18 2008-07-18 半導体装置 Expired - Fee Related JP4695672B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008187140A JP4695672B2 (ja) 2008-07-18 2008-07-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008187140A JP4695672B2 (ja) 2008-07-18 2008-07-18 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004326513A Division JP4307362B2 (ja) 2004-11-10 2004-11-10 半導体装置、リードフレーム及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2008283213A true JP2008283213A (ja) 2008-11-20
JP4695672B2 JP4695672B2 (ja) 2011-06-08

Family

ID=40143708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008187140A Expired - Fee Related JP4695672B2 (ja) 2008-07-18 2008-07-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4695672B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390310A (zh) * 2014-10-10 2019-02-26 意法半导体有限公司 图案化的引线框架

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04146658A (ja) * 1990-10-09 1992-05-20 Toshiba Corp リードフレーム
JPH07335817A (ja) * 1994-06-10 1995-12-22 Dainippon Printing Co Ltd リードフレーム部材
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
WO1998031051A1 (en) * 1997-01-14 1998-07-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPH11354706A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000174193A (ja) * 1998-12-07 2000-06-23 Hitachi Cable Ltd 放熱板付きリードフレーム
JP2001015669A (ja) * 1999-07-02 2001-01-19 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04146658A (ja) * 1990-10-09 1992-05-20 Toshiba Corp リードフレーム
JPH07335817A (ja) * 1994-06-10 1995-12-22 Dainippon Printing Co Ltd リードフレーム部材
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
WO1998031051A1 (en) * 1997-01-14 1998-07-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPH11354706A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2000174193A (ja) * 1998-12-07 2000-06-23 Hitachi Cable Ltd 放熱板付きリードフレーム
JP2001015669A (ja) * 1999-07-02 2001-01-19 Matsushita Electronics Industry Corp リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109390310A (zh) * 2014-10-10 2019-02-26 意法半导体有限公司 图案化的引线框架
CN109390310B (zh) * 2014-10-10 2022-08-05 意法半导体有限公司 图案化的引线框架

Also Published As

Publication number Publication date
JP4695672B2 (ja) 2011-06-08

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP2005191240A (ja) 半導体装置及びその製造方法
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
JP2010135723A (ja) 半導体装置
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
JP2008028011A (ja) モールドパッケージおよびその製造方法
JP2008016469A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP2006210941A (ja) 半導体装置
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2006191143A (ja) 半導体装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2006147918A (ja) 半導体装置
JP5119092B2 (ja) 半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JP4705614B2 (ja) 樹脂封止型半導体装置
JP4840305B2 (ja) 半導体装置の製造方法
JP2008258541A (ja) 半導体装置及びその製造方法
JP2010056138A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees