JP5918797B2 - 電子デバイス及び電子デバイスの製造方法 - Google Patents
電子デバイス及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5918797B2 JP5918797B2 JP2014071151A JP2014071151A JP5918797B2 JP 5918797 B2 JP5918797 B2 JP 5918797B2 JP 2014071151 A JP2014071151 A JP 2014071151A JP 2014071151 A JP2014071151 A JP 2014071151A JP 5918797 B2 JP5918797 B2 JP 5918797B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- electronic
- sealing member
- electronic element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
また、薄層を形成するには多くの工程を有するので、製造コストが増加するという問題もあった。
前記複数の開口部は、前記電子素子の中心に対して対称な複数の位置に形成されていてもよい。
[電子デバイス1の構成]
図1は、第1の実施形態に係る電子デバイス1の構成を示す図である。図1(a)は、電子デバイス1の平面図である。図1(a)における破線部は、電子デバイス1の内部を示している。図1(b)は、図1のA−A断面図である。
図2は、電子デバイス1の製造方法の概要を示す図である。
電子デバイス1の製造にあたっては、まず、基板10における電子素子20の電極をはんだ付けする位置に、クリームはんだを印刷する(S1)。次に、印刷したクリームはんだと電子素子20の電極とが接触する位置に、電子素子20を載置する(S2)。
図3は、第2の実施形態に係る電子デバイス2の構成を示す図である。図3(a)は、電子デバイス1の平面図である。図3(b)は、電子デバイス1のA−A断面図である。本実施形態に係る電子デバイス2は、受動素子21、受動素子22及び半導体素子23を内蔵する点で、第1の実施形態に係る電子デバイス1と異なり、基本構造は電子デバイス1と同等である。
図4は、電子デバイス2の製造方法の概要を示す図である。電子デバイス2の製造にあたっては、まず、基板10における受動素子21、22の電極をはんだ付けする位置に、クリームはんだを印刷する(S11)。次に、印刷したクリームはんだと受動素子21、22の電極とが接触する位置に、受動素子21、22を載置する(S12)。
図5は、第3の実施形態に係る電子デバイス3の構成を示す図である。図3(a)は、電子デバイス3の平面図である。図3(b)は、電子デバイス3のA−A断面図である。第1の実施形態に係る電子デバイス1においては、開口31が、電子デバイス1の上面に形成されていたのに対して、第3の実施形態に係る電子デバイス3においては、開口31が、電子デバイス3の側面に形成されている点で異なる。
電子デバイス1に異なる数の開口31を形成して、電子素子20と封止部材30との剥離の発生度合を比較した。電子デバイス1が二次実装される場合を想定して、電子デバイス1を、温度85℃、相対湿度65%の環境において168時間加湿し、その後、温度265℃で1回リフローした。
図8は、円形状の開口31を1個形成した電子デバイス1のSAT写真である。図9は、図8に示した電子デバイス1よりも大きな円形状の開口31を1個形成した電子デバイス1のSAT写真である。図8及び図9に示す通り、電子素子20の表面積の10〜20%程度の領域が白く写っており、剥離が発生していることが認められる。
なお、封止部材30に開口31を形成しない場合、電子素子20の表面積の20%を超える領域に剥離が発生する場合がある。
2 電子デバイス
3 電子デバイス
10 基板
20 電子素子
21 受動素子
22 受動素子
23 半導体素子
30 封止部材
31 開口
201 金属部材
Claims (8)
- 基板と、
前記基板に固定され、金属部材を含む電子素子と、
前記電子素子を封止する封止部材と、
を備え、
前記封止部材に、前記金属部材よりも外側で前記電子素子を露出させる複数の開口部が形成されている、
電子デバイス。 - 前記電子素子の前記金属部材は、絶縁被膜されている、請求項1に記載の電子デバイス。
- 前記複数の開口部は、前記電子素子における前記金属部材が設けられた領域の外側の上部の前記封止部材に形成されている、
請求項1又は2に記載の電子デバイス。 - 前記電子素子として、半導体素子と受動素子とを有し、前記受動素子の上部の前記封止部材に前記受動素子を露出させる前記複数の開口部が形成されている、
請求項1から3のいずれか1項に記載の電子デバイス。 - 前記複数の開口部は、前記封止部材の側面に形成されている、
請求項1又は2に記載の電子デバイス。 - 前記複数の開口部は、前記電子素子の中心に対して対称な複数の位置に形成されている、
請求項1から5の何れか1項に記載の電子デバイス。 - 基板に搭載され、金属部材を含む電子素子を有する電子デバイスの製造方法であって、
絶縁被膜され金属粉若しくはセラミックで焼結封止された前記金属部材を含む前記電子素子を準備する工程と、
前記電子素子を前記基板に固定する工程と、
前記電子素子を封止部材で封止する工程と、
前記封止部材を硬化する工程と、
前記封止部材を硬化する工程の後に、前記封止部材の一部を除去することにより前記電子素子を露出させる工程と、
を有することを特徴とする電子デバイスの製造方法。 - 前記電子素子を露出させる工程は、前記封止部材の一部を除去することにより、前記電子素子を露出させる開口部を前記金属部材よりも外側に形成する、
請求項7に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071151A JP5918797B2 (ja) | 2014-03-31 | 2014-03-31 | 電子デバイス及び電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014071151A JP5918797B2 (ja) | 2014-03-31 | 2014-03-31 | 電子デバイス及び電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015195234A JP2015195234A (ja) | 2015-11-05 |
JP5918797B2 true JP5918797B2 (ja) | 2016-05-18 |
Family
ID=54434043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014071151A Active JP5918797B2 (ja) | 2014-03-31 | 2014-03-31 | 電子デバイス及び電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5918797B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3072632B2 (ja) * | 1988-10-03 | 2000-07-31 | セイコーエプソン株式会社 | 圧電発振器 |
JPH06283629A (ja) * | 1992-04-14 | 1994-10-07 | Fujitsu Ltd | 半導体装置及びその製造方法及びその製造用金型 |
US6979595B1 (en) * | 2000-08-24 | 2005-12-27 | Micron Technology, Inc. | Packaged microelectronic devices with pressure release elements and methods for manufacturing and using such packaged microelectronic devices |
JP5272191B2 (ja) * | 2007-08-31 | 2013-08-28 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2011171385A (ja) * | 2010-02-16 | 2011-09-01 | Renesas Electronics Corp | 半導体装置および半導体装置検査方法 |
-
2014
- 2014-03-31 JP JP2014071151A patent/JP5918797B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015195234A (ja) | 2015-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576543B1 (ja) | 回路モジュール | |
JP2015185622A (ja) | 電子素子実装用基板及び電子装置 | |
KR101689833B1 (ko) | Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프 | |
JP2011124413A (ja) | 電子部品モジュールの製造方法及び電子部品モジュール | |
JP5075890B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6199724B2 (ja) | 半導体装置の製造方法 | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2018010964A (ja) | 回路モジュールの製造方法および成膜装置 | |
US20130050957A1 (en) | Electronic component incorporating board and composite module | |
JP5918797B2 (ja) | 電子デバイス及び電子デバイスの製造方法 | |
JP6467775B2 (ja) | 部品内蔵基板の製造方法 | |
JP2008016630A (ja) | プリント配線板およびその製造方法 | |
TWI476873B (zh) | 具有基板穿孔之積體電路結構及形成具有基板穿孔之積體電路結構的方法 | |
JP2008277954A (ja) | パッケージデバイス | |
JP2019192825A (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
WO2012056883A1 (ja) | 複合基板、モジュール、複合基板の製造方法 | |
JP2011119369A (ja) | 電子部品モジュールの製造方法及び電子部品モジュール | |
JP2011029523A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2001006986A (ja) | チップ型固体電解コンデンサおよびその製造方法 | |
JP6194804B2 (ja) | モールドパッケージ | |
JP6677547B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
JP6332474B2 (ja) | セラミック基板、電子部品およびセラミック基板の製造方法 | |
JP2008300462A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP2008283213A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US20170250022A1 (en) | Multilayer ceramic electronic component and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5918797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |