JPH0621276A - 熱強化型半導体素子およびその製造方法 - Google Patents

熱強化型半導体素子およびその製造方法

Info

Publication number
JPH0621276A
JPH0621276A JP5115190A JP11519093A JPH0621276A JP H0621276 A JPH0621276 A JP H0621276A JP 5115190 A JP5115190 A JP 5115190A JP 11519093 A JP11519093 A JP 11519093A JP H0621276 A JPH0621276 A JP H0621276A
Authority
JP
Japan
Prior art keywords
semiconductor die
die
lead frame
semiconductor
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5115190A
Other languages
English (en)
Inventor
Jr Bennett A Joiner
ベネット・エー・ジョイナー・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0621276A publication Critical patent/JPH0621276A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体ダイのフラグとの界面を減少し、更に
ドロップ・イン（ｄｒｏｐ−ｉｎ）ヒートシンクを設け
て、熱的性能を向上させたことに加えて、基板実装中の
パッケージ亀裂に対する抵抗力を強化させた成形型半導
体素子（２４）を提供する。 【構成】 半導体ダイ（１２）を、開口を備えたフラグ
（１５）を有するリードフレーム（１６）上に実装し
て、ダイの不活性表面（１４）の大部分を露出させる。
ダイ（１２）とフラグ（１５）との間の界面接触領域を
減少させることにより、剥離が生じる領域を制限、基板
実装中にパッケージに亀裂が発生する危険性を低減す
る。封入材（２２）がパッケージ本体を形成し、このパ
ッケージ本体が開口（２３）を包囲して、半導体ダイ
（１２）の不活性表面の大部分を露出させる。半導体パ
ッケージを印刷回路基板に実装した後、ヒートシンク
（２６）を前記開口に挿入し、ヒートシンクを直接ダイ
に結合する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に半導体素子に
関し、より詳しくは、裸シリコン（ｂａｒｅｓｉｌｉｃ
ｏｎ）を露出し、熱放散構造を備えたパッケージを有す
る半導体素子に関するものである。
【０００２】
【従来の技術】成形された半導体パッケージは、一般的
に、金属リード・フレームのフラグ（ｆｌａｇ）上に実
装された半導体ダイを備えており、この半導体ダイをワ
イヤボンドによって金属リード・フレームのリードに、
電気的に接続している。そして、リードの末端を除い
て、これら半導体ダイ、ワイヤボンド及びリードフレー
ムを、プラスチック内に封入する。この種のパッケージ
には固有のいくつかの問題がある。これらの問題には、
パッケージが多くの材料の界面を有すること、及び気相
（ｖａｐｏｒ ｐｈａｓｅ）及び半田ディップ中にパッ
ケージの亀裂が生じやすいことが含まれている。
【０００３】成形された半導体パッケージに対してよく
行なわれる試験は、半導体パッケージを水分即ち水蒸気
で飽和させ、続いてある短い時間間隔の間、半田付け温
度以上で溶媒の蒸気または液体半田のいずれかに浸漬さ
せるものである。現在使われているいくつかのプラスチ
ック成形パッケージの吸水性（ｗａｔｅｒ ａｂｓｏｒ
ｐｔｉｏｎ）は、０．４％の重量増加で、測定されてい
る。この水分は、急激な加熱で蒸気化し、蒸気圧の急速
な上昇を結果として招く。この内部蒸気圧の急激な上昇
の結果、パッケージに亀裂が生じることになる。この試
験は、通常材料の界面に生じるパッケージの隙間に、凝
縮水（ｃｏｎｄｅｎｓｅｄ ｗａｔｅｒ）があると、特
に破壊的なものとなる。成形品が完璧であっても、形成
化合物、実装用フラグ、およびシリコン・ダイ間の熱膨
張の差に起因する、パッケージ内の機械的応力の結果と
して、隙間が生成されることがある。
【０００４】
【発明が解決しようとする課題】成形化合物内の亀裂
は、ダイとフラグ角部に発生し、一方分離は、ダイとフ
ラグ、及びフラグと成形化合物との間に発生している。
また、ダイ接合領域に隙間が発生するのも、一般的なこ
とである。成形半導体パッケージ内の亀裂及び分離は、
それらがワイヤボンドだけでなくダイにも損傷を与える
原因になる点において、特に有害である。また、大量の
応力が、半導体ダイ、特に亀裂がプラスチックの成形化
合物全体に伝播する際に、側部及び角部において作用す
るのが一般的である。したがって、亀裂の伝播を妨げ
る、成形半導体パッケージを有することが望まれてい
る。更に、材料の界面数を最少にして、そこに含まれる
隙間の数を減少させることも、有益である。
【０００５】成形半導体パッケージを用いる場合に一般
的に見いだされる別の問題は、熱放散の問題である。プ
ラスチック性パッケージ本体内に取り込まれた熱は、種
々の材料の熱膨張係数の不整合による温度サイクル損
傷、並びに素子の性能を損なう原因となる。ヒートシン
クは、熱放散のために熱路を改善するものである。成形
半導体パッケージにヒートシンクを組み込む１つの方法
は、半導体ダイを直接ヒートシンクに実装することであ
る。この構造体を、次に金属リードフレームに実装し、
ヒートシンクが嵌合するような大きさにした開口を、リ
ードフレームのフラグに設ける。これで、半導体ダイを
リードフレームのリードに、通常の方法でワイヤボンド
することができる。封入材を、ダイ、ヒートシンク及び
リードフレーム構造体全体の回りに成形する。ヒートシ
ンクの底部は封入材で封入されないが、この封入材によ
って形成されたパッケージ本体の底部と同じ面上にな
る。この方法の主な欠点は、ヒートシンクを半導体パッ
ケージ内に成形するので、組立工程後には、特定のユー
ザの要求に対してヒートシンクを変更するいかなる柔軟
性も、排除してしまうことである。
【０００６】
【課題を解決するための手段】本発明によれば、半導体
ダイ、リードフレーム、複数の導線、及び封入材を有す
る、半導体素子が提供される。半導体ダイは、活性面、
不活性面、周辺、及び活性面に複数のボンディング・パ
ッドを有する。リードフレームは、複数のリードと、半
導体ダイよりも小さいダイ開口を有する実装表面とを有
する。半導体ダイの不活性面の第１部分は、ダイ開口上
でリードフレームの実装表面に接合されており、これに
よって、半導体ダイの不活性表面の第２部分を露出して
いる。複数の導線が、半導体ダイの活性表面上の複数の
ボンディング・パッドを、リードフレームの複数のリー
ドに、電気的に結合している。封入材は、半導体ダイの
周辺、活性表面上、及び不活性表面の第１部分を形成し
ており、パッケージ本体が、半導体ダイの不活性表面の
第２部分を露出する開口を、包囲している。これらの及
びその他の特徴、および利点は、添付図面に関連してな
された以下の詳細な説明から、より明白に理解できよ
う。例示は原寸に合わせて描く必要はなく、そして具体
的に例示されていない本発明の他の実施例もあることを
指摘しておくのは、重要なことである。
【０００７】
【実施例】本発明を用いれば、成形プラスチック半導体
パッケージにおいて亀裂の伝播を防止し、材料の界面数
を減少させ、かつ熱放散のための良好な熱路を設けると
いう、前述の望ましい構造を満足することが可能であ
る。本発明は、半導体ダイのフラグ材との界面を減少さ
せ、挿入可能なヒートシンクを備えた、成形プラスチッ
ク半導体素子を可能とするものである。更に、本発明は
その製造方法も提供する。
【０００８】本発明の１要素であるリードフレーム２の
上面図を、図１に示す。リードフレーム２は、ダイ開口
６を有する実装表面４を有している。この実装表面の形
状は、典型的にウインド・フレーム・フラグと呼ばれて
いる。リードフレーム２は、また、半導体ダイ（図示せ
ず）と電気的接続を行なうための複数のリード７、およ
び実装表面４を支持するための複数のバー８を有してい
る。
【０００９】本発明による半導体素子１０の完成品を図
２に示す。半導体ダイ１２は、活性表面１３および不活
性表面１４を有しており、典型的に伝導性充填エポキシ
のような伝導性接着材を用いて、リードフレーム１６の
実装表面１５に取り付けられている。実装表面１５は、
半導体ダイ１２より小さなダイ開口を有する。半導体ダ
イ１２はウインド・フレーム・フラグとも呼ばれてお
り、半導体ダイ１２の実装表面１５との界面のみが、半
導体ダイ１２の不活性表面１４の周辺を取り囲むように
なっている。リードフレーム１６も、銅、銅合金、鉄ニ
ッケル合金、またはその他の金属のような、熱伝導性材
質で作られている。リードフレーム１６は、複数のリー
ド１８を有しており、各々が半導体ダイ１２に隣接しか
つその末端に端部を有する。これらのリードは、ダイに
電気的に結合されている。図示のように、ワイヤボンド
２０を用いて、リード１８の隣接する端部を、半導体ダ
イ１２の活性表面１３のボンディング・パッド（図示せ
ず）に結合している。ワイヤボンド２０は、金、銅、ア
ルミニウム、またはこれらの物質の合金から成るもので
ある。
【００１０】図２に示すように、半導体ダイ１２の活性
表面１３、リード１８の隣接する端部、ワイヤボンド２
０、実装表面１５、および半導体ダイ１２の不活性表面
１４の部分を、封入材２２によって、封入する。封入材
２２は、典型的に、例えばフェノール樹脂系エポキシ
（ｐｈｅｎｏｌｉｃ ｅｐｏｘｙ）、ノボラック樹脂
（ｎｏｖｏｌａｃ ｒｅｓｉｎ）またはその他の成形化
合物樹脂のような熱硬化性樹脂である。図２に示すよう
に、封入材２２は、半導体ダイ１２の不活性表面１４を
完全には封入しておらず、パッケージ本体の開口２３を
取り囲んで不活性表面１４の一部分を露出させている。
開口２３は、ボス（ｂｏｓｓ）または台座を成形工具に
付加えることによって形成することができる。この構造
にはいくつかの利点がある。半導体ダイとフラグとの間
の物質界面を少なくして、ダイ周辺の回りのみで接触さ
せている。半導体素子が応力を受けると、典型的に、剥
離または分離がこの界面に発生する。そして、水分がこ
の剥離した領域に入り込み、パッケージの「ポップコー
ン状のふるまい（ｐｏｐｃｏｒｎ ｐｅｒｆｏｒｍａｎ
ｃｅ）」を誘発する可能性がある。パッケージの内側に
少しでも水分があると、気相または半田リフロー処理に
関連する急速な加熱で、この水分が蒸発し、蒸気圧が急
激に上昇する。この内部蒸気圧の急上昇によって、結果
的にパッケージに亀裂が発生することになる。半導体ダ
イを、ダイ開口を備えたフラグ上に実装することによっ
て、剥離が起こり得る表面領域が狭くなる。更に、ダイ
開口が圧力抜き出し路として作用し、気相または半田リ
フロー処理中、水分がパッケージからでて行くことにな
る。内部蒸気圧をパッケージ本体の開口を介して放出す
ることができるので、本発明のプラスチック半導体パッ
ケージは、亀裂もポップコーン現象も起こすことがな
い。
【００１１】本発明の別の実施例を、図３に示す。ここ
に示すのは、図２に示した第１実施例と実質的に同一要
素を備え、更にヒートシンク２６を取り付けた、半導体
素子２４の断面図である。ヒートシンク２６は、金属ま
たは金属複合材のような高熱伝導率を有する物質で構成
されている。好ましくは、ヒートシンク２６を、アルミ
ニウムを充填したポリマで構成する。しかしながら、ア
ルミニウム、銅、金等、およびこれらの合金等の、高熱
伝導率を有する他の金属を用いることもできる。加え
て、融解シリカ、窒化硼素等のような、非金属熱伝導材
を、ヒートシンク２６の充填材として用いることもでき
る。ヒートシンク２６は、複数の冷却用フィン２８を有
しており、ヒートシンク２６の熱消散効果を高めてい
る。１０°Ｃ／Ｗの熱抵抗を有するように計算された本
発明と比較すると、ヒートシンクのない標準的なプラス
チックの２８ミリ角の正方形パッケージに対する熱抵抗
は、４０°Ｃ／Ｗと評価され、一方上表面が平坦なヒー
トシンクを有する同一パッケージを３２°Ｃ／Ｗと評価
された。熱抵抗が低い程、良好な熱消散を示すことにな
る。ヒートシンク２６を、パッケージ本体２２の輪郭と
一致する形状に形成して、ヒートシンク２６がパッケー
ジ本体２２を直接覆うようにしており、ヒートシンクの
挿入可能部分は、パッケージ本体２２の開口２３に嵌合
されている。ヒートシンク２６は、熱伝導性接着剤で、
半導体ダイ１２の不活性表面１４に直接取り付けられて
いる。代替案として、ヒートシンク２６を、熱グリース
（ｔｈｅｒｍａｌ ｇｒｅａｓｅ）を用いて半導体ダイ
１２の不活性表面に結合し、クリップ（図示せず）で所
定位置に固着することもできる。また、半導体素子を既
に基板に実装した後に、ヒートシンク２６をパッケージ
本体２２の開口２３内に挿入することが好ましいが、こ
れは、ヒートスプレッダの熱に関する利点を得ることに
加えて、ポップコーン現象（ｐｏｐｃｏｒｎｉｎｇ）に
対する利点も保持することができるからである。必要な
のは、半導体素子の動作中にのみヒートシンクに熱を放
散させることである。したがって、印刷回路基板に実装
後にヒートシンクを取り付けることによって、熱放散を
強化するためのヒートシンクを有することに加えて、図
２に示す第１実施例の全ての利点を、ユーザにもたらす
ことができる。更に、ヒートシンクをエンドユーザの居
所で挿入することにより、ユーザは、彼の要求を最も満
たすヒートシンク材および外形を選択する柔軟性を有す
ることになる。例えば、ヒートシンクをパッケージ本体
より大きくしてもよい。
【００１２】本発明の別の代替案を図４に示すが、ここ
では多くの要素が図２に示した第１実施例と実質的に同
一である。図４に示されているのは、半導体ダイ３２を
備えたＬＯＣ（リードオンチップ）半導体素子３０の断
面であり、この半導体素子３０は、活性面３４と不活性
面３６とを有し、リードフレーム４０の複数のリード３
８上に実装されている。活性表面３４を、典型的に両面
ポリイミッド・テープまたは熱伝導性エポキシで、複数
のリード３８に取り付ける。ワイヤボンド４２を用い
て、リード３８の隣接する端部を、半導体ダイ３２の活
性表面上のボンディングパッド（図示せず）に結合す
る。半導体ダイ３２の活性表面３４、リード３８の隣接
端部、ワイヤボンド４２、および半導体ダイ３２の不活
性表面のせいぜい一部を、封入材４４で封入する。図４
に示すように、封入材４４は、半導体ダイ３２の不活性
表面を完全に封止してしまうのではなく、半導体本体内
の開口４６を包囲して、不活性表面３６の少なくとも一
部を露出するようにしている。この開口４６内のヒート
シンクを、図３に示した本発明の第２実施例と同様に、
半導体ダイ３２の不活性表面３６の露出された部分に、
取り付けることも可能である。
【００１３】図５は、図４に示した実施例と実質的に同
様な別の実施例であるが、１つの大きな相違がある。図
５に示すように、活性表面５２および不活性表面５４を
有し、リードフレーム５８の複数のリード５６上に実装
されている、半導体ダイ５０を備えたＣＯＬ（チップオ
ンリード）半導体素子４８の断面が示されている。不活
性表面５４は、典型的に両面ポリイミッド・テープまた
は熱伝導性エポキシによって、複数のリード５６に取り
付けられている。ワイヤボンド６０を用いてリード５６
の隣接端部を、半導体第５０の活性表面５２上のボンデ
ィング・パッド（図示せず）に結合している。封入材６
２がパッケージ本体を形成し、開口６４を包囲して、不
活性表面５４の少なくとも一部を露出させている。ここ
でもまた、開口６４内のヒートシンクを、不活性表面５
４の露出された部分に取り付けることが可能である。
【００１４】以上の説明およびここに含まれる例示は、
本発明に関連する多くの利点を実際に示したものであ
る。特に、半導体ダイをリードフレームのウインド・フ
レーム・フラグ上に実装し、パッケージ本体をダイ、フ
ラグおよびリードフレームの周りに成形し、パッケージ
本体が半導体ダイの不活性表面の一部を露出させる空乏
を備えることによって、気相または半田ディップ中のパ
ッケージの亀裂に対する抵抗力を強化することができ
る。更に、ヒートシンクをパッケージ本体の前記空乏内
に挿入して、それを半導体ダイに直接結合することもで
き、これによりヒートシンクの熱消散効果を高めること
ができる。更に他の利点は、本発明では、半導体素子を
既に基板に実装した後に、ユーザの所在地でヒートシン
クを取り付けることができ、ユーザには、パッケージと
共に用いるヒートシンクの種類についての柔軟性を、向
上させることができることである。
【００１５】本発明を、その具体的な実施例を参照して
記載し図示してきたが、本発明がそれらの例示した実施
例に限定されることを、意図しているのではない。本発
明の精神から逸脱せずに、改造および変更が可能なこと
は、当業者であれば認めるであろう。例えば、ＴＡＢテ
ープを、リードフレームの代りに用いて、半導体ダイを
支持することもできる。更に、本発明は、冷却用フィン
を有するヒートシンクのような、特定のヒートスプレッ
ダ形状に限定されるものではない。挿入可能な部分を有
するいかなる形式のヒートシンクでも、本発明において
受け入れることができる。したがって、本発明は、添付
の特許請求の範囲の範疇に属するそのような変化変容を
全て包含することを、意図するものとする。
【００１６】
【発明の効果】本発明によれば、半導体ダイとフラグ材
との界面を減少し、挿入可能なヒートシンクを備えて、
先に述べた必要性および利点を完全に満足する、成形プ
ラスチック半導体素子が提供された。
【図面の簡単な説明】
【図１】ウインド・フレーム・フラグとも呼ばれるダイ
開口を備えた実装表面を有するリードフレームの上面
図。
【図２】熱伝導性ヒート・スプレッダを挿入し、それを
直接半導体ダイに結合するための開口をパッケージ本体
に有する、成形プラスチック半導体素子断面図であり、
半導体ダイがダイ開口を有するフラグ上に実装されてい
ることを示す図。
【図３】半導体ダイに直接取り付けられた熱伝導性ヒー
ト・スプレッダを挿入した、成形プラスチック半導体素
子の断面図であり、半導体ダイがダイ開口を有するフラ
グ上に実装されていることを示す図。
【図４】熱伝導性ヒート・スプレッダを挿入し、それを
半導体ダイに直接結合するための開口をパッケージ本体
に有する、成形ＬＯＣ（Ｌｅａｄ ｏｎ Ｃｈｉｐ）プ
ラスチック半導体素子の断面図。
【図５】熱伝導性ヒート・スプレッダを挿入し、それを
半導体ダイに直接結合するための開口をパッケージ本体
に有する、成形ＣＯＬ（Ｃｈｉｐ ｏｎ Ｌｅａｄ）プ
ラスチック半導体素子の断面図。
【符号の説明】
１２ 半導体ダイ １３ 活性表面 １４ 不活性表面 １５ フラグ １６ リードフレーム １８ リード ２０ 導電ワイヤ ２２ 封入材 ２３ 開口 ２４ 成形型半導体素子 ２６ ヒートシンク

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】活性表面（１３）と、不活性表面（１４）
    と、周辺とを有する半導体ダイ（１２）であって、前記
    活性表面上に複数のボンディング・パッドを有する、前
    記半導体ダイ；複数のリード（１８）と、ダイ開口
    （６）を備えた実装表面（１５）とを有するリードフレ
    ーム（１６）であって、前記ダイ開口は前記半導体ダイ
    より小さく、前記半導体ダイの不活性表面の第１部分
    を、前記ダイ開口上の前記リードフレームの実装表面
    に、接合してあり、これにより前記半導体ダイの不活性
    表面の第２部分を露出させた、前記リードフレーム；前
    記半導体ダイの活性表面上の複数のボンディングパッド
    を、前記リードフレームの複数のリードに、電気的に結
    合する複数の導電ワイヤ（２０）；および前記周辺の周
    りで、前記活性表面上、および前記半導体ダイの不活性
    表面の前記第１部分、前記ワイヤ、および前記リードフ
    レーム上において、パッケージ本体を形成する封入材
    （２２）であって、前記パッケージ本体は、前記半導体
    ダイの不活性表面の前記第２部分を露出させる開口（２
    ３）を包囲するようにした、前記封入材；から成ること
    を特徴とする熱強化型半導体素子（１０）。
  2. 【請求項２】活性表面（１３）と、不活性表面（１４）
    と、周辺とを有する半導体ダイ（１２）であって、前記
    活性表面上に複数のボンディング・パッドを有する、前
    記半導体ダイ；複数のリード（１８）と、ダイ開口
    （６）を備えた実装表面（１５）とを有するリードフレ
    ーム（１６）であって、前記ダイ開口は前記半導体ダイ
    より小さく、前記半導体ダイの不活性表面の第１部分
    を、前記ダイ開口上の前記リードフレームの実装表面
    に、接合してあり、これにより前記半導体ダイの不活性
    表面の第２部分を露出させた、前記リードフレーム；前
    記半導体ダイの活性表面上の複数のボンディングパッド
    を、前記リードフレームの複数のリードに、電気的に結
    合する複数の導電ワイヤ（２０）；および前記周辺の周
    りで、前記活性表面上、および前記半導体ダイの不活性
    表面の前記第１部分、前記ワイヤ、および前記リードフ
    レーム上において、パッケージ本体を形成する封入材
    （２２）であって、前記パッケージ本体は、前記半導体
    ダイの不活性表面の前記第２部分を露出させる開口（２
    ３）を包囲するようにした、前記封入材；前記半導体ダ
    イの不活性表面に取り付けられた熱伝導性ヒートスプレ
    ッダ（２６）であって、前記封入材によって封入されて
    いない前記ヒートスプレッダ；から成ることを特徴とす
    る熱強化型半導体素子（１０）。
  3. 【請求項３】活性表面（３４）と、不活性表面（３６）
    と、周辺とを有する半導体ダイ（３２）であって、前記
    活性表面上に複数のボンディング・パッドを有する、前
    記半導体ダイ；複数のリード（３８）を有する、フラグ
    レス（ｆｌａｇｌｅｓｓ）リードフレーム（４０）であ
    って、前記複数のリードのある数のものが前記半導体ダ
    イの活性表面（３４）上に、その周辺に沿って実装され
    ており、前記複数のリードは前記半導体ダイの活性表面
    上の前記複数のボンディングパッドに、選択的に電気的
    に結合されており、および前記半導体ダイの不活性表面
    を露出させている、前記リードフレーム；および前記周
    辺および前記活性表面を含む前記半導体ダイ、および前
    記リードフレームの周りにパッケージ本体（４４）を形
    成する封入材であって、前記パッケージ本体が、前記半
    導体ダイの不活性表面の少なくとも大部分を露出させる
    開口（４６）を包囲するようにした、前記封入材；から
    成ることを特徴とする熱強化型半導体素子（１０）。
  4. 【請求項４】活性表面（５２）と、不活性表面（５４）
    と、周辺とを有する半導体ダイ（５０）であって、前記
    活性表面上に複数のボンディング・パッドを有する、前
    記半導体ダイ；前記半導体ダイの不活性表面（５４）の
    第１部分に、その周辺に沿って実装された複数のリード
    （５６）を有し、これによって前記不活性表面の第２部
    分を露出させるようにしたフラグレス・リード・フレー
    ム（５８）であって、前記複数のリードを、選択的に、
    前記半導体ダイの活性表面上の複数のボンディング・パ
    ッドに電気的に結合するようにした、前記フラグレス・
    リード・フレーム；および前記周辺、前記活性表面、お
    よび前記不活性表面の第１部分を含む半導体ダイ、並び
    に前記リードフレームの周りにパッケージ本体（６２）
    を形成する封入材であって、前記パッケージ本体が、前
    記半導体ダイの不活性表面の前記第２部分を露出させる
    開口（６４）を包囲するようにした、前記封入材；から
    成ることを特徴とする熱強化型半導体素子（１０）。
  5. 【請求項５】活性表面（１３）、不活性表面（１４）お
    よび周辺を有する半導体ダイ（１２）を備えるステッ
    プ；ダイ実装領域（１５）および複数のリード（１８）
    を有するリードフレーム（１６）を備えるステップ；前
    記半導体ダイを、前記ダイ実装領域に実装し、前記ダイ
    実装領域が、前記半導体ダイ周辺の周りで、前記不活性
    領域の第１部分を支持し、前記半導体ダイの不活性表面
    の第２部分を露出させるステップ；前記半導体ダイを、
    前記リードフレームの複数のリードに、電気的に結合す
    るステップ；および前記周辺の周りで、前記半導体ダイ
    の前記活性表面上、および不活性表面の前記第１部分
    上、並びに前記リードフレームの周りに、パッケージ本
    体（２２）を成形し、前記半導体本体が、前記半導体ダ
    イの不活性表面の前記第２部分を露出させる開口（２
    ３）を包囲するステップ；から成ることを特徴とする熱
    強化型半導体素子（１０）を製造する方法。
JP5115190A 1992-04-21 1993-04-20 熱強化型半導体素子およびその製造方法 Pending JPH0621276A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87177692A 1992-04-21 1992-04-21
US871776 1992-04-21

Publications (1)

Publication Number Publication Date
JPH0621276A true JPH0621276A (ja) 1994-01-28

Family

ID=25358099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5115190A Pending JPH0621276A (ja) 1992-04-21 1993-04-20 熱強化型半導体素子およびその製造方法

Country Status (4)

Country Link
US (1) US5483098A (ja)
EP (1) EP0566872A3 (ja)
JP (1) JPH0621276A (ja)
KR (1) KR930022534A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
WO2012023236A1 (ja) * 2010-08-20 2012-02-23 パナソニック株式会社 半導体装置及びその製造方法
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
JP2019067927A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 セラミック電子部品

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686698A (en) * 1994-06-30 1997-11-11 Motorola, Inc. Package for electrical components having a molded structure with a port extending into the molded structure
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
AU5417096A (en) 1995-02-24 1996-09-11 Lucas Novasensor Pressure sensor with transducer mounted on a metal base
DE19506958C2 (de) * 1995-02-28 1998-09-24 Siemens Ag Halbleitervorrichtung mit gutem thermischen Verhalten
US5777847A (en) * 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
US5672547A (en) * 1996-01-31 1997-09-30 Industrial Technology Research Institute Method for bonding a heat sink to a die paddle
KR100283712B1 (ko) 1996-06-24 2001-04-02 모리시타 요이찌 반도체 장치의 제조 방법
US5847929A (en) 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US5764482A (en) * 1996-07-24 1998-06-09 Thermacore, Inc. Integrated circuit heat seat
US5902959A (en) * 1996-09-05 1999-05-11 International Rectifier Corporation Lead frame with waffled front and rear surfaces
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
WO1999004429A1 (en) * 1997-07-17 1999-01-28 Ford Motor Company Shape memory alloy heat sink
US5936837A (en) * 1997-08-11 1999-08-10 Motorola, Inc. Semiconductor component having leadframe with offset ground plane
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
US6046496A (en) * 1997-11-04 2000-04-04 Micron Technology Inc Chip package
US6705388B1 (en) * 1997-11-10 2004-03-16 Parker-Hannifin Corporation Non-electrically conductive thermal dissipator for electronic components
KR100350046B1 (ko) 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6238954B1 (en) 1999-09-28 2001-05-29 Intel Corporation COF packaged semiconductor
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
US7153754B2 (en) * 2002-08-29 2006-12-26 Micron Technology, Inc. Methods for forming porous insulators from “void” creating materials and structures and semiconductor devices including same
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US7135357B2 (en) 2003-10-06 2006-11-14 E. I. Du Pont De Nemours And Company Process for making an organic electronic device having a roughened surface heat sink
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
EP1897146A2 (en) * 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
DE102006007303A1 (de) * 2006-02-16 2007-08-30 Infineon Technologies Ag Leiterplatte
JP2011187687A (ja) * 2010-03-09 2011-09-22 Panasonic Corp 半導体装置用リードフレームとその製造方法
US10852069B2 (en) 2010-05-04 2020-12-01 Fractal Heatsink Technologies, LLC System and method for maintaining efficiency of a fractal heat sink
US9228785B2 (en) 2010-05-04 2016-01-05 Alexander Poltorak Fractal heat transfer device
US10041745B2 (en) 2010-05-04 2018-08-07 Fractal Heatsink Technologies LLC Fractal heat transfer device
US9059144B2 (en) 2012-02-23 2015-06-16 Freescale Semiconductor, Inc. Method for forming die assembly with heat spreader
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
DE102014201032A1 (de) * 2014-01-21 2015-07-23 Zf Friedrichshafen Ag Elektrisches Steuergerät, Getriebe mit einem elektrischen Steuergerät und Verfahren zur Herstellung eines elektrischen Steuergeräts
EP3485215B1 (en) 2016-07-12 2023-06-07 Alexander Poltorak System and method for maintaining efficiency of a heat sink
CN111433549A (zh) 2017-07-17 2020-07-17 分形散热器技术有限责任公司 多重分形散热器系统及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57107063A (en) * 1980-12-25 1982-07-03 Nec Corp Semiconductor package
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JPH01136356A (ja) * 1987-11-24 1989-05-29 Nec Corp 樹脂封止型半導体装置
JPH01209751A (ja) * 1988-02-18 1989-08-23 Matsushita Electron Corp リードフレーム
JPH01293551A (ja) * 1988-05-20 1989-11-27 Mitsubishi Electric Corp 半導体装置
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
US4924291A (en) * 1988-10-24 1990-05-08 Motorola Inc. Flagless semiconductor package
US4946518A (en) * 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
JPH03178153A (ja) * 1989-12-07 1991-08-02 Matsushita Electron Corp 半導体装置
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
JPH046860A (ja) * 1990-04-24 1992-01-10 Mitsubishi Electric Corp 半導体装置
US5216283A (en) * 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
JPH0451549A (ja) * 1990-06-19 1992-02-20 Mitsubishi Electric Corp 高放熱型半導体装置
US5155661A (en) * 1991-05-15 1992-10-13 Hewlett-Packard Company Aluminum nitride multi-chip module
US5172213A (en) * 1991-05-23 1992-12-15 At&T Bell Laboratories Molded circuit package having heat dissipating post
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004064093A (ja) * 2002-07-26 2004-02-26 Stmicroelectronics Inc 集積回路装置の活性区域から熱を除去する方法及びシステム
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
WO2012023236A1 (ja) * 2010-08-20 2012-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP5412532B2 (ja) * 2010-08-20 2014-02-12 パナソニック株式会社 半導体装置及びその製造方法
WO2014020783A1 (ja) * 2012-07-30 2014-02-06 パナソニック株式会社 放熱構造を備えた半導体装置
JPWO2014020783A1 (ja) * 2012-07-30 2016-07-21 パナソニック株式会社 放熱構造を備えた半導体装置
JP2019067927A (ja) * 2017-09-29 2019-04-25 Tdk株式会社 セラミック電子部品

Also Published As

Publication number Publication date
US5483098A (en) 1996-01-09
EP0566872A3 (en) 1994-05-11
EP0566872A2 (en) 1993-10-27
KR930022534A (ko) 1993-11-24

Similar Documents

Publication Publication Date Title
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
KR950009624B1 (ko) 방열부를 갖는 반도체장치 및 그 제조방법
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US7061080B2 (en) Power module package having improved heat dissipating capability
US6005286A (en) Increasing the gap between a lead frame and a semiconductor die
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US7582958B2 (en) Semiconductor package
US8564124B2 (en) Semiconductor package
US8058720B2 (en) Semiconductor package
JP2001210777A (ja) 半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US9230874B1 (en) Integrated circuit package with a heat conductor
JP3313009B2 (ja) 放熱部材、リードフレーム及び半導体装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
JPH03265161A (ja) 樹脂封止型半導体装置
JP2017135310A (ja) 半導体装置
KR100281122B1 (ko) 반도체패키지
KR20050027383A (ko) 히트 슬러그를 갖는 반도체 칩 패키지
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
JP2008205336A (ja) 樹脂封止型電子部品
JPH07231065A (ja) 樹脂封止型半導体装置
JPS58197864A (ja) 半導体装置
JPH05226393A (ja) 樹脂封止型半導体装置