JP2017135310A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017135310A
JP2017135310A JP2016015365A JP2016015365A JP2017135310A JP 2017135310 A JP2017135310 A JP 2017135310A JP 2016015365 A JP2016015365 A JP 2016015365A JP 2016015365 A JP2016015365 A JP 2016015365A JP 2017135310 A JP2017135310 A JP 2017135310A
Authority
JP
Japan
Prior art keywords
resin layer
insulating resin
lead frame
semiconductor device
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016015365A
Other languages
English (en)
Inventor
敦彦 田中
Atsuhiko Tanaka
敦彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2016015365A priority Critical patent/JP2017135310A/ja
Priority to CN201620971498.0U priority patent/CN205959974U/zh
Publication of JP2017135310A publication Critical patent/JP2017135310A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】絶縁樹脂層とモールド樹脂との樹脂密着性を向上させた高信頼性の半導体装置を提供すること。【解決手段】本発明の半導体装置は、ダイパッドおよび外部端子からなるリードフレームと、リードフレームの下面に配置された絶縁樹脂層と、絶縁樹脂層の下面に配置された放熱板と、リードフレームの一部と、絶縁樹脂層と、放熱板の一部を樹脂封止するモールド樹脂を備え、絶縁樹脂層の表面には多孔質表面が形成され、接合するモールド樹脂が絶縁樹脂層の多孔質に入り込んでいる。また、絶縁樹脂層のエポキシ樹脂に混練されたフィラーの粒径は、モールド樹脂のエポキシ樹脂に混練されたフィラー粒径より小さいことを特徴とする。【選択図】図１

Description

本発明は、半導体装置に関し、特に絶縁樹脂層上にリードフレームのダイパッドが配置され、モールド樹脂で樹脂封止された半導体装置に関する。
一般的に、半導体チップが搭載されたリードフレームと放熱板とをモールド樹脂で封止する半導体装置が知られている。
例えば、特許文献１には、半導体装置において、ダイパッドを有するリードフレームがＣｕ材により形成され、ダイパッド上に半導体チップが搭載され、半導体チップの放熱性及び絶縁性を確保するために、ダイパッドの裏面に絶縁シート（絶縁樹脂層）を介してＡｌ板（放熱板）が配置されている。これらをモールド樹脂により封止された樹脂封止型半導体装置が開示されている。
特開２００９−２８３４７８号公報
一般的に、半導体装置を構成するモールド樹脂の熱伝導率は、リードフレームと比較すると高くはない。このため、半導体チップからの発熱を、リードフレーム（ダイパッド）と絶縁樹脂層と放熱板を介して外部に放出している。
しかしながら、従来技術は、放熱板構造の観点はよいが、二種類の樹脂で構成されているため、絶縁樹脂層とモールド樹脂との接合性に懸念がある。また、大電流のスイッチングや整流を行うパワー半導体チップを動作させる場合、チップの発熱量が大きいため、熱応力で絶縁樹脂層とモールド樹脂が剥離するという課題がある。
従って、本発明は、上述した課題を解決するためになされたものであり、二種類の樹脂に含有するフィラーの大きさに差異を設けることにより、絶縁樹脂層とモールド樹脂との樹脂密着性を向上させた高信頼性の半導体装置を提供することを目的とする。

上述の課題を解決するために、本発明は、以下に掲げる構成とした。
本発明の半導体装置は、ダイパッドおよび外部端子からなるリードフレームと、リードフレームの下面に配置された絶縁樹脂層と、絶縁樹脂層の下面に配置された放熱板と、リードフレームの一部と、絶縁樹脂層と、放熱板の一部を樹脂封止するモールド樹脂を備え、絶縁樹脂層の表面には多孔質表面が形成され、接合するモールド樹脂が絶縁樹脂層の多孔質に入り込んでいることを特徴とする。
また、絶縁樹脂層のエポキシ樹脂に混練されたフィラーの粒径は、モールド樹脂のエポキシ樹脂に混練されたフィラー粒径より小さいことを特徴とする。
本発明は、以上のように構成されているので、絶縁樹脂層とモールド樹脂との樹脂密着性を向上させた高信頼性の半導体装置を提供することができる。
本発明の実施例１に係る半導体装置の内観構造を示す断面図である。 本発明の実施例１に係る半導体装置のダイパッド間の部分拡大断面図である。 本発明の実施例１に係る半導体装置のダイパッド端の部分拡大断面図である。
以下、本発明を実施するための形態について、図を参照して詳細に説明する。ただし、本発明は以下の記載に何ら限定されるものではない。
本発明の実施例１に係る半導体装置１を説明する。図１は、半導体装置１の内観構造を示す断面図である。図２、図３は、半導体装置１のダイパッド間とダイパッド端の部分拡大図である。
図１に示すように、半導体装置１は、リードフレーム２と絶縁樹脂層３と放熱板４とモールド樹脂５とで構成されている樹脂封止型半導体装置である。
リードフレーム２は、上面に半導体チップ６が搭載されたダイパッド２１、２２と、ダイパッド２１、２２から離れて配置されモールド樹脂５から一部が突出された外部端子２３、２４とで構成されている。リードフレーム２のダイパッド２１とダイパッド２２は互いに離間して配置されている。例えば、リードフレーム２は、熱伝導率の高い銅板等で形成されている。
半導体チップ６の上面（電極）と外部端子２３、２４とをワイヤボンディングでワイヤ７等を用いて電気的に接続されている。
絶縁樹脂層３の一方の面はリードフレーム２の下面と接合している。絶縁樹脂層３のもう一方の面は放熱板４の上面と接合している。ここで、絶縁樹脂層３は絶縁性および接着性の機能を有している。例えば、エポキシ系で、フィラーの粒径が小さいものを用いる。フィラーは一般的に樹脂に含まれているものであり、充填材とも呼ばれている。
モールド樹脂７は、リードフレーム２のダイパッド２１、２２、半導体チップ６、ワイヤ７、リードフレーム２の外部端子２３、２４、放熱板４を覆っている。例えば、エポキシ系で、フィラーの粒径が絶縁樹脂層３よりも大きいものを用いる。
ここでは、外部端子２３、２４は、外部と電気的に接続するため、モールド樹脂７の側面から外部に突出している。また、放熱板４は、アルミ等の金属板であり、一方の面は、放熱のため、モールド樹脂７の下面から露出している。
製造方法としては、放熱板４へ半溶融状態の絶縁樹脂層３（エポキシ系）を塗布する。絶縁樹脂層３へリードフレーム２のダイパッド２１、２２を押し付け、絶縁樹脂層３内へ沈み込ませる。
絶縁樹脂層３を介して、リードフレーム２と放熱板４を組み合わせた組立体となる。これに半導体チップ６をマウントし、ワイヤ７をボンディングする。チップマウント、ワイヤボンディングはフレームのみの状態で、先に実施してもよい。
次に、モールド金型を用いて組立体を樹脂成形する。このとき、半溶融状態の絶縁樹脂層３と溶融状態のモールド樹脂５が接触する。その後、モールド金型から取出す。組立体は、モールド樹脂５で樹脂封止された半導体装置の形態となる。
作用としては、モールド樹脂５に混練（含有）されるフィラー５１の粒径に比較して、絶縁樹脂層３に混練（含有）されるフィラー３１での粒径は小さい。この二種類の樹脂を半溶融状態から溶融状態で接触させ、硬化させる。このとき、二種類の樹脂に含有するフィラーの大きさに差異を設けている。絶縁樹脂層３は、フィラー粒径が小さいので、絶縁樹脂の表面近傍にあることによって、表面状態は多孔質となり凹凸が形成される。
トランスファーモールド工程において、エポキシ系のモールド樹脂で封止する。このとき、絶縁樹脂層の表面には多孔質表面が形成されているので、多孔質の絶縁樹脂層がモールド樹脂に入り込むことができる。絶縁樹脂層の多孔質表面がモールド樹脂に入り込むことによって、モールド樹脂とのアンカー効果を得ることができる。
効果としては、樹脂の相互作用で、接触面において、絶縁樹脂層３がモールド樹脂５へ入り込みアンカー効果が発生する。絶縁樹脂層３とモールド樹脂５との密着表面積を増加させ、樹脂密着性を強固なものとするので、接合強度が向上する。
また、半導体チップ６からの過渡的な発熱量が大きい場合にも、絶縁樹脂層とモールド樹脂との熱膨張差による樹脂間剥離の発生を防止することができる。これにより、絶縁樹脂層とモールド樹脂との樹脂密着性を向上させた高信頼性の半導体装置とすることができる。
上述のように、本発明を実施するための形態を記載したが、この開示から当業者には様々な代替実施の形態、実施例が可能であることが明らかになるはずである。
図１の構成では、リードフレームの構成を左右対称としたが、半導体装置の機能により、左右で異なるリードフレームのダイパッドを設けた非対称の構成とすることもできる。また、ダイパッドは、ひとつであってもよい。
また、絶縁樹脂層へリードフレームのダイパッドを押し付ける際、絶縁樹脂層３内へより深く沈み込ませてもよい。図２に示すように、絶縁樹脂層は、盛り上がり凸状となり、隣り合うダイパッド端部側面に接触し、ダイパッドの半導体チップ搭載面より上部に回り込む形態になる。これにより、リードフレームと絶縁樹脂層との密着性もさらに向上させることができる。
１、半導体装置
２、リードフレーム
２１、２２、ダイパッド
２３、２４、外部端子
３、絶縁樹脂層
３１、フィラー（絶縁樹脂層）
４、放熱板
５、モールド樹脂
５１、フィラー（モールド樹脂）
６、半導体チップ
７、ワイヤ

Claims (3)

  1. ダイパッドおよび外部端子からなるリードフレームと、前記リードフレームの下面に配置された絶縁樹脂層と、前記絶縁樹脂層の下面に配置された放熱板と、前記リードフレームの一部と、前記絶縁樹脂層と、前記放熱板の一部を樹脂封止するモールド樹脂を備え、前記絶縁樹脂層の表面には多孔質表面が形成され、接合する前記モールド樹脂が前記絶縁樹脂層の多孔質に入り込んでいることを特徴とする半導体装置。
  2. 前記絶縁樹脂層のエポキシ樹脂に混練されたフィラーの粒径は、前記モールド樹脂のエポキシ樹脂に混練されたフィラー粒径より小さいことを特徴とする請求項１に記載の半導体装置。
  3. 前記リードフレームは、離間され配置された前記ダイパッドを複数備え、隣り合う前記ダイパッド間に位置する前記絶縁樹脂層は、盛り上がり凸状に形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
JP2016015365A 2016-01-29 2016-01-29 半導体装置 Pending JP2017135310A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016015365A JP2017135310A (ja) 2016-01-29 2016-01-29 半導体装置
CN201620971498.0U CN205959974U (zh) 2016-01-29 2016-08-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016015365A JP2017135310A (ja) 2016-01-29 2016-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2017135310A true JP2017135310A (ja) 2017-08-03

Family

ID=57980497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016015365A Pending JP2017135310A (ja) 2016-01-29 2016-01-29 半導体装置

Country Status (2)

Country Link
JP (1) JP2017135310A (ja)
CN (1) CN205959974U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135221A1 (ja) * 2017-01-19 2018-07-26 日立オートモティブシステムズ株式会社 パワー半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135221A1 (ja) * 2017-01-19 2018-07-26 日立オートモティブシステムズ株式会社 パワー半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN205959974U (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
KR101208332B1 (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
JP2005191240A (ja) 半導体装置及びその製造方法
WO2016166834A1 (ja) 半導体装置
JP2010171181A (ja) 半導体装置
US20100123243A1 (en) Flip-chip chip-scale package structure
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
CN111276447B (zh) 双侧冷却功率模块及其制造方法
JP2017092056A (ja) 電力半導体装置
KR101490751B1 (ko) 반도체장치 및 그 제조방법
JP2017135310A (ja) 半導体装置
JP4030956B2 (ja) 電力用半導体装置
JP6064845B2 (ja) 半導体装置
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
JP2017069351A (ja) 半導体装置
JP2008244045A (ja) 半導体装置およびその製造方法
KR102536643B1 (ko) 반도체 패키지
KR20190085587A (ko) 고열전도성 반도체 패키지
JPH08115941A (ja) 半導体装置
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JPWO2019021507A1 (ja) 半導体装置及び半導体モジュール