JP2010171181A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010171181A JP2010171181A JP2009011938A JP2009011938A JP2010171181A JP 2010171181 A JP2010171181 A JP 2010171181A JP 2009011938 A JP2009011938 A JP 2009011938A JP 2009011938 A JP2009011938 A JP 2009011938A JP 2010171181 A JP2010171181 A JP 2010171181A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- bonding wire
- protrusion
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78703—Mechanical holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】樹脂6とリードフレームの界面はく離に起因したボンディングワイヤ4の断線防止と接続強度の向上を、簡単な加工で安価に製造できる装置で実現する。
【解決手段】ソースリード14上にダボ加工により突起7を設け、突起7上にボンディングワイヤ4を接続する際に超音波の減衰を防止する目的で、ソースリード14の裏側の凹部20に支柱16を設けることで、ボンディングワイヤ4とソースリード14の接続強度不足を防ぐ。また、ソースリード14とボンディングワイヤ4との接続部を取り囲むように、突起7上に連続的な段差17を設け、樹脂6とソースリード14のはく離に起因したボンディングワイヤ4の断線を防止する。
【選択図】図7
【解決手段】ソースリード14上にダボ加工により突起7を設け、突起7上にボンディングワイヤ4を接続する際に超音波の減衰を防止する目的で、ソースリード14の裏側の凹部20に支柱16を設けることで、ボンディングワイヤ4とソースリード14の接続強度不足を防ぐ。また、ソースリード14とボンディングワイヤ4との接続部を取り囲むように、突起7上に連続的な段差17を設け、樹脂6とソースリード14のはく離に起因したボンディングワイヤ4の断線を防止する。
【選択図】図7
Description
本発明は、半導体装置に係わり、特に、パワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)、バイポーラパワートランジスター素子を樹脂封止した半導体装置に適用して有効な技術に関するものである。
携帯電話やビデオカメラなどの充電器、オフィスオートメーション(OA)機器などの電源回路および自動車電装機器などに使用される電源用トランジスタとして、低電圧駆動用パワートランジスタが知られている。
近年、この種のパワー半導体装置はより一層高出力化の傾向にあり、半導体チップからの放熱性を確保するため、半導体チップを搭載したダイパッド(フレーム)を一部露出させた半導体装置が提案されている(例えば、特許文献1)。
この半導体装置は図1に示すような形状をしている。図1は従来の一般的な半導体装置9の内部構造を示す側面図であり、半導体装置9は基板8の上面にはんだリフロー工程により実装された状態であり、樹脂6は二点鎖線で外形を示している。図1において、リードフレーム1に半導体チップ2が搭載され、突起7aが設けられている。半導体チップ2の端子(図示しない)は、一方のボンディングワイヤ4で突起7aと接続され、他方のボンディングワイヤ3でリード端子5に接続されている。これらを樹脂6により、半導体チップ2を搭載したリードフレーム1の裏面の一部を露出させて封止することにより半導体装置9を構成している。
この半導体装置9では、突起7aを設けることで、はんだリフロー工程における熱負荷により、樹脂6とリードフレーム1の熱膨張係数差に起因した界面のはく離を防止し、このはく離によって引き起こされるボンディングワイヤ4の断線やはく離を防止している。
上記した特許文献1の半導体装置9における突起7aは、現実的にリードフレーム1上に形成することが困難である。例えばリードフレーム1上に切削加工で突起7aを形成したり、突起7aを別部品としてリードフレーム1に例えばはんだなどで接続したりすることも考えられるが、リードフレーム1の製造コストや大量生産の面で不利である。
また、例えばリードフレームの裏面側からダボ加工(ハーフスタンピング)により突起を形成し、ワイヤボンディングを行なうことも考えられるが、ダボ加工で突起を形成するだけでは、突起の裏面側の凹部に空隙ができるため、ボンディングワイヤ接続時に超音波エネルギーが減衰され、ボンディングワイヤとリードフレームの接続強度が十分に得られない恐れがある。
従って、はんだリフロー工程の熱負荷により、樹脂とリードフレームの熱膨張係数差に起因した界面はく離によって、ボンディングワイヤとリードフレームの接続部に過度な応力が加わり、ボンディングワイヤの断線やはく離を引き起こしてしまうことが懸念される。
本発明の目的は、リードフレーム上にボンディングワイヤを接続した構造を有する半導体装置において、ボンディングワイヤとリードフレームの接続強度を向上させ、さらに、樹脂とリードフレームの界面はく離に起因したボンディングワイヤの断線やはく離を未然に防止できる、信頼度の高い半導体装置を簡単な加工で安価に提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、
ダイパッド部および前記ダイパッド部の近傍に配置された第1リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第1リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第1リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第1リードと前記ボンディングワイヤとの接続面において、前記第1リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成され、
前記第1リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第1リードの裏面と同じ高さにまで達する、前記第1リードの一部から成る支柱がダボ加工により形成されているものである。
ダイパッド部および前記ダイパッド部の近傍に配置された第1リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第1リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第1リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第1リードと前記ボンディングワイヤとの接続面において、前記第1リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成され、
前記第1リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第1リードの裏面と同じ高さにまで達する、前記第1リードの一部から成る支柱がダボ加工により形成されているものである。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
リードフレーム上に形成した突起の裏側凹部に支柱を設けることで、ボンディングワイヤ接続時の超音波の減衰を防ぐことができ、ボンディングワイヤとリードフレームを強固に接続することが可能となる。
また、リードフレームとボンディングワイヤ接続部周辺に連続的な突起を設けることで、はんだリフロー工程の熱負荷による樹脂とリードフレームの界面はく離およびそれに起因したボンディングワイヤの断線を未然に防ぐことができる。
さらにまた、ボンディング部の突起はリードフレームをプレスすることで形成されるので、簡単な加工で安価に形成することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施の形態等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。
また、以下の実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
(実施の形態1)
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図2〜図6を用いて説明する。
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図2〜図6を用いて説明する。
図2は、図3のA−A線に沿った断面図であり、本実施の形態の半導体装置9の内部構造を示している。図3は図2の半導体装置9の内部構造を示す平面図であり、樹脂6の外形を二点鎖線で示している。また、図4および図5は、本実施の形態における半導体装置9の外観形状である。図4は半導体装置9の上面平面図であり、図5は半導体装置9の下面平面図である。
本実施の形態は、本発明を縦型パワートランジスタに適用した例である。すなわち、ドレイン電極D、ソース電極S、ゲート電極Gを有する電界効果トランジスタを組み込んだ半導体チップ2が半導体装置9に組み込まれている。
半導体チップ2は、例えば縦型パワーMOSFETが形成され、図6に示すように下面(裏面)にはドレイン電極11を有し、上面(主面)にはソース電極12とゲート電極13を有している。半導体チップ2は、図2に示すように、ドレインリードを兼ねたダイパッド19に搭載されている。
このとき、ダイパッド19に半導体チップ2のドレイン電極11を接続する接着材(図示しない)は、例えばはんだもしくは導電性の接着材を使用することができる。
ソース電極12とゲート電極13は、ボンディングワイヤ4および3により、それぞれ、ソースリード14とゲートリード15に接続される。このとき、比較的大電流が流れるソース側のボンディングワイヤ4には、例えばAlワイヤを使用する。ただし、ボンディングワイヤ4は、半導体装置9に流れる電流値によって材料や断面積を変えてもよく、Alワイヤの代わりに例えばAuワイヤやCuワイヤまたはAlリボンを使用しても良い。
一方、比較的少ない電流が流れるゲート側のボンディングワイヤ3には、例えばAuワイヤを使用する。もちろん、Auワイヤの代わりにAlワイヤやCuワイヤまたはAlリボンを使用しても良い。
これらを樹脂6により、半導体チップ2を搭載したダイパッド19やソースリード14およびゲートリード15の一部を露出させて封止することにより半導体装置9を構成する。
このとき、比較的大電流が流れるソースリード14上には突起7が設けられている。この突起7は、例えばダボ加工によって形成され、例えばプレス機によってソースリード14の裏面側からハーフスタンピングで形成される。
この突起7を設けることで、アンカー(ロック)効果により、樹脂6とソースリード14の密着性を向上させ、半導体装置9を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂6とソースリード14がはく離することを抑制している。
ここで、突起7を形成する工程において、突起7の裏側の凹部20には支柱16が形成される。この支柱16は、本発明が解決しようする課題であるボンディングワイヤ4とソースリード14を接続する際の超音波減衰を防止するためのものである。つまり、ダボ加工によりソースリード14に突起7を設けると、突起7の裏側に凹部20が形成されるが、凹部20に支柱16が無い場合、例えば超音波でボンディングワイヤ4をソースリード14に接続する際に、凹部20には支えが無いため突起7が振動し、超音波のエネルギーが減衰して、ボンディングワイヤ4とソースリード14の接続強度が低下してしまう問題がある。そこで、突起7の裏側の凹部20に支柱16を形成することで、超音波エネルギーの減衰を抑制し、ボンディングワイヤ4とソースリード14を強固に接続することが可能となる。
これにより、ボンディングワイヤ4とソースリード14の接続強度が大きく向上し、半導体装置9を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂6とソースリード14の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ4の断線やはく離を未然に防止し、ボンディングワイヤ4とソースリード14の接続強度を低下させずに、信頼度の高い半導体装置9の提供が可能となる。また、本実施の形態における突起7および支柱16はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
また、突起7および支柱16は、ソースリード14に接続されるボンディングワイヤ4の本数に合わせて複数設けても良く、それぞれ独立したものでも良い。さらに、1つの突起7および支柱16に、複数のボンディングワイヤ4を接続しても良い。
さらに、突起7および支柱16は、ゲートリード15にも形成しても良く、この場合も、ボンディングワイヤ3とゲートリード15の接続強度を向上させることが可能である。
(実施の形態2)
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図7〜図10を用いて説明する。
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図7〜図10を用いて説明する。
図7は、図8のB−B線に沿った断面図であり、本実施の形態の半導体装置9の内部構造を示している。図8は図7の半導体装置9の内部構造を示す平面図であり、樹脂6の外形を二点鎖線で示している。また、図9および図10は、本実施の形態における半導体装置9の外観形状である。図9は半導体装置9の上面平面図であり、図10は半導体装置9の下面平面図である。
図7に示すように、本実施の形態の半導体装置9は、実施の形態1における半導体装置9において、突起7のボンディング部周辺に、ボンディング部を取り囲むように連続的に段差17を設けたものである。
本実施の形態の半導体装置9では、ソースリード14のボンディングワイヤ4との接続部である突起7の周辺に連続的に段差17が形成されている。この突起7および段差17は、例えばダボ加工によって形成され、例えばプレス機によってソースリード14の裏面側からハーフスタンピングで形成される。
この段差17は、本発明が解決しようとする課題である樹脂6とソースリード14の界面はく離を防止するためのものである。つまり、ソースリード14上の突起7に接続されたボンディングワイヤ4の周辺を取り囲むように連続的に段差17を設けることで、アンカー(ロック)効果により樹脂6とソースリード14の密着性をより大きく向上させ、樹脂6とソースリード14の界面はく離を防止することができる。特に、段差17は、ボンディングワイヤ4とソースリード14の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置9を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂6とソースリード14の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ4の断線およびはく離を未然に防ぐことが可能となる。
さらに、実施の形態1と同様、突起7の裏側の凹部20に支柱16を形成しているため、ボンディングワイヤ4をソースリード14に接続する際に、超音波のエネルギーが減衰することを防ぐことができる。また、本実施の形態における突起7、支柱16および段差17はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
これにより、ボンディングワイヤ4とソースリード14の接続信頼性が大きく向上し、信頼度の高い半導体装置9の提供が可能となる。
(実施の形態3)
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図11〜図14を用いて説明する。
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図11〜図14を用いて説明する。
図11は、図12のC−C線に沿った断面図であり、本実施の形態の半導体装置9の内部構造を示している。図12は図11の半導体装置9の内部構造を示す平面図であり、樹脂6の外形を二点鎖線で示している。また、図13および図14は、本実施の形態における半導体装置9の外観形状である。図13は半導体装置9の上面平面図であり、図14は半導体装置9の下面平面図である。
本実施の形態の半導体装置9は、実施の形態1における半導体装置9において、突起7および支柱16に代わり、ボンディング部周辺にボンディング部を取り囲むように連続的な周辺突起18を設けたものである。
本実施の形態の半導体装置9では、ソースリード14のボンディングワイヤ4との接続部周辺に連続的に周辺突起18が形成されている。この周辺突起18は、例えばダボ加工によって形成され、例えばプレス機によってソースリード14の裏面側からハーフスタンピングで形成される。
この周辺突起18は、本発明が解決しようとする課題である樹脂6とソースリード14の界面はく離を防止するためのものである。つまり、ソースリード14上に接続されたボンディングワイヤ4の周辺を取り囲むように連続的に周辺突起18を設けることで、アンカー(ロック)効果により樹脂6とソースリード14の密着性を大きく向上させ、樹脂6とソースリード14の界面はく離を防止するものである。特に、周辺突起18は、ボンディングワイヤ4とソースリード14の接続部であるボンディング部の周辺を取り囲むように連続的に設けられているため、あらゆる方向から負荷される機械的ストレスに対して、ボンディング部を保護することが可能となる。すなわち、半導体装置9を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂6とソースリード14の熱膨張係数差に起因した界面はく離によって引き起こされるボンディングワイヤ4の断線およびはく離を未然に防ぐことが可能となる。また、本実施の形態における周辺突起18はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
これにより、ボンディングワイヤ4とソースリード14の接続信頼性が大きく向上し、信頼度の高い半導体装置9の提供が可能となる。
(実施の形態4)
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図15〜図19を用いて説明する。
本実施の形態はパワーMOSFETのパッケージの製造に適用したものであり、図15〜図19を用いて説明する。
図15は、図16のE−E線に沿った断面図であり、本実施の形態の半導体装置9の内部構造を示している。図16は図15の半導体装置9の内部構造を示す平面図であり、樹脂6の外形を二点鎖線で示している。また、図17および図18は、本実施の形態における半導体装置9の外観形状である。図17は半導体装置9の上面平面図であり、図18は半導体装置9の下面平面図である。図19は、製造工程中の本実施の形態の半導体装置9を示す断面図である。
本実施の形態における半導体装置9は、実施の形態1における半導体装置9において、突起7の裏面に支柱16を設けずに、凹部20のみを形成したものである。
本実施の形態の半導体装置9では、ソースリード14のボンディングワイヤ4との接続部に突起7が形成されている。この突起7およびソースリード14裏面の凹部20は、例えばダボ加工によって形成され、例えばプレス機によってソースリード14の裏面側からハーフスタンピングで形成される。
この突起7を設けることで、アンカー効果により、樹脂6とソースリード14の密着性を向上させ、半導体装置9を基板に実装する際のはんだリフロー工程における熱負荷によって、樹脂6とソースリード14がはく離することを抑制することができる。
このとき、突起7の裏側の凹部20には、実施の形態1における支柱16が形成されていない。本実施の形態では、本発明が解決しようする課題であるボンディングワイヤ4とソースリード14を接続する際の超音波減衰を防止するために、図19に示すように、樹脂6で半導体装置9を封止する前の工程の、ボンディングワイヤ4をソースリード14に接続する工程において、半導体装置9を設置する台として、あらかじめ凹部20の底面に達する突起21を備えた台22を使用する。
これにより、例えばボンディングワイヤ4をソースリード14に接続する際に、キャピラリー23の先端から超音波をボンディングワイヤ4に加えても、凹部20の下部に支えとなる突起21があるため、突起7が振動して超音波のエネルギーが減衰することによって起こるボンディングワイヤ4とソースリード14との間の接続強度の低下を防ぐことができる。
すなわち、実施の形態1における支柱16の代わりとなる突起21を備えた台22を使用することで、突起21が突起7の支えとなり、超音波エネルギーの減衰を抑制し、ボンディングワイヤ4とソースリード14を強固に接続することが可能となる。また、本実施の形態における突起7および凹部20はプレス機によって容易に形成できるため、安価な原材料費及び加工費で形成することができる。
これにより、ボンディングワイヤ4とソースリード14の接続信頼性が大きく向上し、信頼度の高い半導体装置9の提供が可能となる。
なお、図19におけるワイヤボンディングはボールボンディングによる接続を例として説明したが、キャピラリー23を使用せず、ウェッジツールを使用したウェッジボンディングによってボンディングワイヤ4に超音波を加えてソースリード14に接続してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、パワーMOSFET、IGBT、バイポーラパワートランジスター等、ワイヤボンディングによりリードフレームと電気的に接続した素子を樹脂封止する半導体装置の製造に適用に適用することができる。
1 リードフレーム
2 半導体チップ
3 ボンディングワイヤ
4 ボンディングワイヤ
5 リード端子
6 樹脂
7 突起
7a 突起
8 基板
9 半導体装置
11 ドレイン電極
12 ソース電極
13 ゲート電極
14 ソースリード
15 ゲートリード
16 支柱
17 段差
18 周辺突起
19 ダイパッド
20 凹部
21 突起
22 台
23 キャピラリー
D ドレイン電極
S ソース電極
G ゲート電極
2 半導体チップ
3 ボンディングワイヤ
4 ボンディングワイヤ
5 リード端子
6 樹脂
7 突起
7a 突起
8 基板
9 半導体装置
11 ドレイン電極
12 ソース電極
13 ゲート電極
14 ソースリード
15 ゲートリード
16 支柱
17 段差
18 周辺突起
19 ダイパッド
20 凹部
21 突起
22 台
23 キャピラリー
D ドレイン電極
S ソース電極
G ゲート電極
Claims (14)
- ダイパッド部および前記ダイパッド部の近傍に配置された第1リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第1リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第1リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第1リードと前記ボンディングワイヤとの接続面において、前記第1リードの上面に、前記ボンディングワイヤのボンディング部となる突起が設けられ、前記突起の裏側の一部に凹部が形成されていることを特徴とする半導体装置。 - 前記突起および前記凹部は、ダボ加工により形成されていることを特徴とする請求項1記載の半導体装置。
- 前記第1リードの前記凹部内であって前記ボンディング部の真下に位置し、前記突起の裏面から前記第1リードの裏面と同じ高さにまで達する、前記第1リードの一部から成る支柱がダボ加工により形成されていることを特徴とする請求項1記載の半導体装置。
- 前記突起の上面に、前記ボンディング部を取り囲むように、連続的または不連続的に段差がダボ加工により形成されていることを特徴とする請求項1記載の半導体装置。
- 前記ボンディングワイヤは、Alからなることを特徴とする請求項1記載の半導体装置。
- 前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項1記載の半導体装置。
- 前記半導体チップにはパワーMOSFETが形成され、前記ダイパッド部は、前記パワーMOSFETのソース電極を構成していることを特徴とする請求項1記載の半導体装置。
- 前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記ダイパッド部および前記リードフレームが放熱板を兼用することを特徴とする請求項1記載の半導体装置。
- ダイパッド部および前記ダイパッド部の近傍に配置された第1リードを有するリードフレームと、
前記ダイパッド部上に搭載された半導体チップと、
前記半導体チップの表面に形成された電極と前記第1リードとを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記リードフレーム、前記第1リードおよび前記ボンディングワイヤを封止する樹脂と、
を有する半導体装置において、
前記第1リードと前記ボンディングワイヤとの接続面において、前記リードフレームの上面に前記ボンディングワイヤのボンディング部を取り囲むように、連続的または不連続的に突起が設けられ、前記段差の裏側の一部に凹部が形成されていることを特徴とする半導体装置。 - 前記突起および前記凹部はダボ加工により形成されていることを特徴とする請求項9記載の半導体装置。
- 前記ボンディングワイヤは、Alからなることを特徴とする請求項9記載の半導体装置。
- 前記半導体チップは、はんだを介して前記ダイパッド部に接合されていることを特徴とする請求項9記載の半導体装置。
- 前記半導体チップにはパワーMOSFETが形成され、前記ダイパッド部は、前記パワーMOSFETのソース電極を構成していることを特徴とする請求項9記載の半導体装置。
- 前記ダイパッド部を有する前記リードフレームの裏側は一部露出されており、前記リードフレームは放熱板を兼用することを特徴とする請求項9記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011938A JP2010171181A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
CN2010100020878A CN101794758B (zh) | 2009-01-22 | 2010-01-11 | 半导体器件 |
US12/691,168 US20100181628A1 (en) | 2009-01-22 | 2010-01-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011938A JP2010171181A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010171181A true JP2010171181A (ja) | 2010-08-05 |
JP2010171181A5 JP2010171181A5 (ja) | 2012-03-08 |
Family
ID=42336239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011938A Withdrawn JP2010171181A (ja) | 2009-01-22 | 2009-01-22 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100181628A1 (ja) |
JP (1) | JP2010171181A (ja) |
CN (1) | CN101794758B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169044A1 (ja) * | 2011-06-09 | 2012-12-13 | 三菱電機株式会社 | 半導体装置 |
JP5622934B2 (ja) * | 2011-06-09 | 2014-11-12 | 三菱電機株式会社 | 半導体装置 |
WO2019167254A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2019216265A (ja) * | 2019-08-27 | 2019-12-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6161251B2 (ja) * | 2012-10-17 | 2017-07-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN104103619B (zh) * | 2014-06-30 | 2017-05-24 | 通富微电子股份有限公司 | 半导体功率器件的导线强化焊接结构 |
CN104600042A (zh) * | 2014-12-25 | 2015-05-06 | 杰群电子科技(东莞)有限公司 | 一种半导体器件 |
DE102015104996B4 (de) * | 2015-03-31 | 2020-06-18 | Infineon Technologies Austria Ag | Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung |
JP6721346B2 (ja) * | 2016-01-27 | 2020-07-15 | ローム株式会社 | 半導体装置 |
CN109119396A (zh) * | 2018-09-14 | 2019-01-01 | 上海凯虹科技电子有限公司 | 引线框架及采用该引线框架的封装体 |
DE102019120523A1 (de) * | 2019-07-30 | 2021-02-04 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Leiterrahmenverbund, Verfahren zur Herstellung einer Mehrzahl von Bauteilen und Bauteil |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
JP3895570B2 (ja) * | 2000-12-28 | 2007-03-22 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3436253B2 (ja) * | 2001-03-01 | 2003-08-11 | 松下電器産業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP4244318B2 (ja) * | 2003-12-03 | 2009-03-25 | 株式会社ルネサステクノロジ | 半導体装置 |
EP2084744A2 (en) * | 2006-10-27 | 2009-08-05 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
TWI337387B (en) * | 2007-04-20 | 2011-02-11 | Chipmos Technologies Inc | Leadframe for leadless package, package structure and manufacturing method using the same |
-
2009
- 2009-01-22 JP JP2009011938A patent/JP2010171181A/ja not_active Withdrawn
-
2010
- 2010-01-11 CN CN2010100020878A patent/CN101794758B/zh not_active Expired - Fee Related
- 2010-01-21 US US12/691,168 patent/US20100181628A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012169044A1 (ja) * | 2011-06-09 | 2012-12-13 | 三菱電機株式会社 | 半導体装置 |
JP5622934B2 (ja) * | 2011-06-09 | 2014-11-12 | 三菱電機株式会社 | 半導体装置 |
US9401319B2 (en) | 2011-06-09 | 2016-07-26 | Mitsubishi Electric Corporation | Semiconductor device |
WO2019167254A1 (ja) * | 2018-03-02 | 2019-09-06 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6619120B1 (ja) * | 2018-03-02 | 2019-12-11 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2019216265A (ja) * | 2019-08-27 | 2019-12-19 | 日亜化学工業株式会社 | 発光装置の製造方法 |
JP7054008B2 (ja) | 2019-08-27 | 2022-04-13 | 日亜化学工業株式会社 | 発光装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101794758B (zh) | 2012-04-04 |
CN101794758A (zh) | 2010-08-04 |
US20100181628A1 (en) | 2010-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010171181A (ja) | 半導体装置 | |
US7821130B2 (en) | Module including a rough solder joint | |
TWI495055B (zh) | 半導體晶片封裝體及其製造方法 | |
KR101360163B1 (ko) | 다중 다이들 및 공통 노드 구조를 포함하는 반도체 다이 패키지 | |
JP5868043B2 (ja) | 半導体装置 | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
JP2008153432A (ja) | 半導体装置およびその製造方法 | |
JP2005191240A (ja) | 半導体装置及びその製造方法 | |
JP2011171768A (ja) | 半導体ダイ・パッケージ及びその製造方法 | |
JP4254527B2 (ja) | 半導体装置 | |
US20100123243A1 (en) | Flip-chip chip-scale package structure | |
US20130249008A1 (en) | Semiconductor device | |
KR101644913B1 (ko) | 초음파 용접을 이용한 반도체 패키지 및 제조 방법 | |
JP2004111745A (ja) | 半導体装置 | |
JP6747304B2 (ja) | 電力用半導体装置 | |
WO2021215472A1 (ja) | 半導体装置 | |
KR101561920B1 (ko) | 반도체 패키지 | |
JP2015037151A (ja) | 半導体装置 | |
JP2008244045A (ja) | 半導体装置およびその製造方法 | |
JP2018182131A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005327967A (ja) | 半導体装置 | |
WO2013157172A1 (ja) | 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置 | |
JP2010147162A (ja) | 半導体装置 | |
JP2017135310A (ja) | 半導体装置 | |
JPWO2018096656A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120120 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120409 |