CN109119396A - 引线框架及采用该引线框架的封装体 - Google Patents

引线框架及采用该引线框架的封装体 Download PDF

Info

Publication number
CN109119396A
CN109119396A CN201811073935.7A CN201811073935A CN109119396A CN 109119396 A CN109119396 A CN 109119396A CN 201811073935 A CN201811073935 A CN 201811073935A CN 109119396 A CN109119396 A CN 109119396A
Authority
CN
China
Prior art keywords
lead frame
routing area
area
pin
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811073935.7A
Other languages
English (en)
Inventor
阳小芮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Original Assignee
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Sci & Tech Electronic Co Ltd filed Critical Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority to CN201811073935.7A priority Critical patent/CN109119396A/zh
Publication of CN109119396A publication Critical patent/CN109119396A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种引线框架及采用该引线框架的封装体，所述引线框架包括至少一基岛及至少一个设置在所述基岛周围的引脚，至少一个所述引脚的上表面具有一打线区及设置在所述打线区外围的平台区，所述打线区为引脚与导电引线连接的区域，所述打线区的高度低于所述平台区的高度。本发明的优点在于，打线区的高度低于所述平台区的高度，则在后续封装工艺中，相当于将导电引线深埋在塑封料中，更加有利于导电引线的固定，且所述打线区能够起到锁模的作用，进一步加强引线框架与塑封料的结合，提高封装体的可靠性。

Description

引线框架及采用该引线框架的封装体
技术领域
本发明涉及半导体封装领域，尤其涉及一种引线框架及采用该引线框架的封装体。
背景技术
现在基本主流IC类零件都是使用QFN(Quad Flat No-lead Package，方形扁平无引脚封装)的无引脚的封装。图1是现有的QFN封装体1内部结构示意图，请参阅图1，所述QFN封装体1包括一个基岛10及围绕所述基岛10设置的多个引脚11，在所述基岛10上设置有芯片12，芯片12与引脚11之间通过导电引线13连接。由于目前的电子产品对可靠性的要求越来越高，如图1所示的一些常规设计的封装体产品已经无法满足用户的需求。为了增强QFN的封装可靠性，需要对框架设计及工艺等进行创新设计，以满足产品要求。
发明内容
本发明所要解决的技术问题是，提供一种引线框架及采用该引线框架的封装体，其能够加强引线框架与塑封体的结合，提高封装体的可靠性。
为了解决上述问题，本发明提供了一种引线框架，包括至少一基岛及至少一个设置在所述基岛周围的引脚，至少一个所述引脚的上表面具有一打线区及设置在所述打线区外围的平台区，所述打线区为引脚与导电引线连接的区域，所述打线区的高度低于所述平台区的高度。
在一实施例中，所述平台区包围所述打线区。
在一实施例中，所述平台区半包围所述打线区，形成钳形结构。
在一实施例中，所述平台区的外侧面向外突出。
在一实施例中，所述基岛的边缘呈曲线形状。
在一实施例中，所述基岛的边缘呈波浪形状。
本发明还提供一种封装体，其包括一上述的引线框架、至少一芯片及一塑封所述引线框架及所述芯片的塑封体，所述芯片设置在所述基岛上，一导电引线的一端连接至所述引脚的打线区，另一端连接至芯片，所述塑封体填充所述打线区。
本发明的优点在于，本发明引线框架的打线区的高度低于所述平台区的高度，则在后续封装工艺中，相当于将导电引线深埋在塑封料中，更加有利于导电引线的固定，且所述打线区能够起到锁模的作用，进一步加强引线框架与塑封料的结合，提高封装体的可靠性。
附图说明
图1是现有的QFN封装体内部结构示意图；
图2是本发明引线框架的一个实施例的俯视结构示意图；
图3是本发明引线框架的一个实施例的侧视结构示意图；
图4是本发明引线框架的另一个实施例的俯视结构示意图；
图5是本发明封装体的俯视结构示意图；
图6是本发明封装体的侧视结构示意图。
具体实施方式
下面结合附图对本发明提供的引线框架及采用该引线框架的封装体的具体实施方式做详细说明。
图2是本发明引线框架20的一个实施例的俯视结构示意图，图3是本发明引线框架20的一个实施例的侧视结构示意图。请参阅图2及图3，所述引线框架20包括至少一基岛201及至少一个设置在所述基岛201周围的引脚202。其中，多个所述引线框架20可形成一引线框架阵列。在本说明书中，仅以一个引线框架为例进行说明。
在至少一个所述引脚202的上表面具有一打线区203及设置在所述打线区203外围的平台区204。其中，在附图中，采用填充线示意性标示出打线区203。在本实施例中，在所有引脚202的上表面均设置打线区203及设置在所述打线区203外围的平台区204。在本发明其他实施例中，也可以在间隔的引脚202的上表面设置所述打线区203及所述平台区204。图4是本发明引线框架的另一个实施例的俯视结构示意图。请参阅图4，在本实施中，在间隔的引脚202的上表面设置所述打线区203及所述平台区204。
所述打线区203为所述引脚202与导电引线50(绘示于图5中)连接的区域，即在后续封装工艺中，导电引线50与所述引脚202的连接处位于所述打线区203。所述打线区203的高度低于所述平台区204的高度。具体地说，打线区203相对于所述平台区204向下凹陷。所述平台区204的高度相当于
所述平台区204可以半包围所述打线区203，也可以全包围所述打线区203。例如，在本实施例中，所述平台区204半包围所述打线区203，形成钳形结构；而在其他实施例中，所述平台区204全包围所述打线区203，即所述平台区204形成环形凸起，所述打线区203位于所述环形凸起的中心，所述打线区203的高度低于所述平台区204的高度。
本发明引线框架的打线区203的高度低于所述平台区204的高度，则在后续封装工艺中，相当于将导电引线深埋在塑封料中，更加有利于导电引线的固定，且所述打线区203能够起到锁模的作用，进一步加强引线框架与塑封料的结合，提高封装体的可靠性。进一步，所述平台区204的外侧面向外凸出，使得所述平台区204的外边缘形成曲线形状，以加强与塑封料的结合，进一步提高可靠性。
进一步，所述基岛201的边缘呈曲线形状，其作用也在于加强引线框架与塑封料的结合，提高封装体的可靠性。具体地说，在本实施例中，所述基岛201的边缘呈波浪形状。
本发明还提供一种封装体。所述封装体采用上述的引线框架。图5是本发明封装体的俯视结构示意图，图6是本发明封装体的侧视结构示意图，其中，为了清楚说明本发明技术方案，在图5中，示意性地绘示封装体内部结构。
请参阅图5及图6，所述封装体5包括一引线框架20、至少一芯片30及一塑封所述引线框架20及所述芯片30的塑封体40。在本实施例中，仅绘示一个芯片30。所述芯片30设置在所述基岛201上。一导电引线50的一端连接至所述引脚202的打线区203。另一端连接至芯片30。所述塑封体40覆盖所述引线框架，且所述塑封体填充所述打线区203。
在本发明的封装体中，由于所述打线区203的高度低于所述平台区204的高度，则所述塑封体40填充进所述打线区203后，所述打线区203能够起到锁模的作用，加强所述引线框架20与塑封体40的结合，提高封装体5的可靠性。进一步，所述基岛201的边缘呈曲线形状，其作用也在于加强引线框架20与塑封体40的结合，提高封装体5的可靠性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种引线框架，其特征在于，包括至少一基岛及至少一个设置在所述基岛周围的引脚，至少一个所述引脚的上表面具有一打线区及设置在所述打线区外围的平台区，所述打线区为引脚与导电引线连接的区域，所述打线区的高度低于所述平台区的高度。
2.根据权利要求1所述的引线框架，其特征在于，所述平台区包围所述打线区。
3.根据权利要求1所述的引线框架，其特征在于，所述平台区半包围所述打线区，形成钳形结构。
4.根据权利要求1所述的引线框架，其特征在于，所述平台区的外侧面向外突出。
5.根据权利要求1所述的引线框架，其特征在于，所述基岛的边缘呈曲线形状。
6.根据权利要求5所述的引线框架，其特征在于，所述基岛的边缘呈波浪形状。
7.一种封装体，其特征在于，包括一权利要求1～6任意一项所述的引线框架、至少一芯片及一塑封所述引线框架及所述芯片的塑封体，所述芯片设置在所述基岛上，一导电引线的一端连接至所述引脚的打线区，另一端连接至芯片，所述塑封体填充所述打线区。
CN201811073935.7A 2018-09-14 2018-09-14 引线框架及采用该引线框架的封装体 Pending CN109119396A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811073935.7A CN109119396A (zh) 2018-09-14 2018-09-14 引线框架及采用该引线框架的封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811073935.7A CN109119396A (zh) 2018-09-14 2018-09-14 引线框架及采用该引线框架的封装体

Publications (1)

Publication Number Publication Date
CN109119396A true CN109119396A (zh) 2019-01-01

Family

ID=64859523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811073935.7A Pending CN109119396A (zh) 2018-09-14 2018-09-14 引线框架及采用该引线框架的封装体

Country Status (1)

Country Link
CN (1) CN109119396A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146500A1 (en) * 2002-02-04 2003-08-07 Stmicroelectronics S.R.L. Package for semiconductor device with ground lead connection having high stress resistance
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架
CN101794758A (zh) * 2009-01-22 2010-08-04 株式会社瑞萨科技 半导体器件
CN102479907A (zh) * 2010-11-30 2012-05-30 展晶科技(深圳)有限公司 发光二极管封装结构
CN203277361U (zh) * 2013-04-17 2013-11-06 日月光封装测试(上海)有限公司 导线架及其封装构造
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN208674105U (zh) * 2018-09-14 2019-03-29 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030146500A1 (en) * 2002-02-04 2003-08-07 Stmicroelectronics S.R.L. Package for semiconductor device with ground lead connection having high stress resistance
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法
CN101740539A (zh) * 2008-11-07 2010-06-16 矽品精密工业股份有限公司 四方平面无导脚封装单元及其制法和其导线架
CN101794758A (zh) * 2009-01-22 2010-08-04 株式会社瑞萨科技 半导体器件
CN102479907A (zh) * 2010-11-30 2012-05-30 展晶科技(深圳)有限公司 发光二极管封装结构
CN203277361U (zh) * 2013-04-17 2013-11-06 日月光封装测试(上海)有限公司 导线架及其封装构造
CN105161475A (zh) * 2015-08-19 2015-12-16 天水华天科技股份有限公司 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN208674105U (zh) * 2018-09-14 2019-03-29 上海凯虹科技电子有限公司 引线框架及采用该引线框架的封装体

Similar Documents

Publication Publication Date Title
US20170271304A1 (en) Dual Lead Frame Semiconductor Package and Method of Manufacture
CN208674105U (zh) 引线框架及采用该引线框架的封装体
CN109119396A (zh) 引线框架及采用该引线框架的封装体
CN209119087U (zh) 引线框架及采用该引线框架的封装体
CN209896054U (zh) 引线框、引线框阵列及封装结构
US8957510B2 (en) Using an integrated circuit die configuration for package height reduction
US7812430B2 (en) Leadframe and semiconductor package having downset baffle paddles
CN208596671U (zh) 大功率封装体
CN106409805A (zh) 一种五引脚ic结构
CN203733785U (zh) 一种具有改进型封装结构的半导体器件
CN209418493U (zh) 一种引线框架
CN208336209U (zh) 半导体封装件及其使用的导线框架条
CN207217519U (zh) 一种封装引线框架
CN207398115U (zh) 一种改善多芯片堆叠装片的结构
CN105355619B (zh) 导线框架条
CN211480018U (zh) 半导体导线架结构及其封装结构
TWI283488B (en) Chip package
CN206349352U (zh) 一种封装导线架结构
CN208570591U (zh) 一种应用于圆形指纹识别的多内引脚的引线框架
CN208548345U (zh) 一种应用于圆形指纹识别的加长内引脚引线框架
CN206685373U (zh) 贴片封装半导体的框架
CN110504232A (zh) 四方扁平无引脚封装及使其能够被切割的方法
US7723828B2 (en) Semiconductor package with leads on a chip having multi-row of bonding pads
CN203812871U (zh) 多芯片dip封装结构
CN221149991U (zh) 一种适用于超小型封装锁料防冲丝结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190101