CN203812871U - 多芯片dip封装结构 - Google Patents
多芯片dip封装结构 Download PDFInfo
- Publication number
- CN203812871U CN203812871U CN201420069277.5U CN201420069277U CN203812871U CN 203812871 U CN203812871 U CN 203812871U CN 201420069277 U CN201420069277 U CN 201420069277U CN 203812871 U CN203812871 U CN 203812871U
- Authority
- CN
- China
- Prior art keywords
- pin
- lead frame
- encapsulating structure
- chip
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型涉及一种多芯片DIP封装结构,它包括引线框架以及塑封于引线框架外的塑封体(11),引线框架上设置有七个引脚,七个引脚分别为位于引线框架左侧从上至下布置的第一引脚(1)、第二引脚(2)、第三引脚(3)、第四引脚(4)以及位于引线框架右侧从下至上布置的第五引脚(5)、第六引脚(6)、第七引脚(7),引线框架的中部设置有上下布置的第一基岛(9)以及第二基岛(10)。本实用新型多芯片DIP封装结构具有能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的优点。
Description
技术领域
本实用新型涉及一种多芯片DIP封装结构,属于半导体封装领域。
背景技术
DIP封装(Dual In-line Package),也叫双列直插式封装技术,是一种最简单的封装方式.指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路均采用这种封装形式,其引脚数一般不超过100。DIP封装的芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。
目前市场上传统的多芯片DIP封装结构产品大家为了方便,基本都是采用DIP8(带有八个引脚的DIP封装结构)封装结构。
如图1所示为传统的多芯片DIP封装结构的俯视图,图2为图1的侧视图,传统的多芯片DIP封装结构包括多芯片集成电路引线框架,引线框架上贴合多芯片,然后进行键合,最后在外部进行塑封料塑封形成塑封体11,图3为传统多芯片DIP封装结构的引线框架结构示意图,引线框架上设置有八个引脚,分别为位于引线框架左侧从上至下布置的第一引脚1、第二引脚2、第三引脚3、第四引脚4以及位于引线框架右侧从下至上布置的第五引脚5、第六引脚6、第七引脚7、第八引脚8,引线框架的中部设置有上下高度约为5:6布置的第一基岛9以及第二基岛10。
多芯片产品采用上述的DIP8封装结构存在一些先天的缺陷,如引脚之间的电压干扰(第六引脚6、第七引脚7、第八引脚8之间存在电压干扰)、产品的散热效果较差、产品负载功率较小,产品使用寿命较低、产品生产成本较高等。因此有很多客户对现有多芯片DIP8封装结构不满意。
因此寻求一种能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的多芯片DIP封装结构尤为重要。
发明内容
本实用新型的目的在于克服上述不足,提供一种能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的多芯片DIP封装结构。
本实用新型的目的是这样实现的:
一种多芯片DIP封装结构,它包括引线框架以及塑封于引线框架外的塑封体,引线框架上设置有七个引脚,七个引脚分别为位于引线框架左侧从上至下布置的第一引脚、第二引脚、第三引脚、第四引脚以及位于引线框架右侧从下至上布置的第五引脚、第六引脚、第七引脚,引线框架的中部设置有上下布置的第一基岛以及第二基岛,第一引脚、第二引脚、第三引脚以及第四引脚于引线框架左侧等分布置,第五引脚、第六引脚以及第七引脚布置于引线框架右侧,第五引脚、第六引脚以及第七引脚的横向位置分别与第四引脚、第三引脚以及第一引脚对应。
第一引脚、第二引脚、第三引脚以及第四引脚的内端向第一基岛处延伸,第一引脚、第二引脚、第三引脚的内端从上至下布置于第一基岛的左侧,第四引脚的内端延伸至第二基岛的左侧上端。
与现有技术相比,本实用新型的有益效果是:
本实用新型多芯片DIP封装结构具有能够消除引脚之间电压干扰、提高产品散热效果、提高产品负载功率、提高产品使用寿命、降低产品生产成本的优点。
附图说明
图1为传统多芯片DIP封装结构的俯视图。
图2为图1的侧视图。
图3为传统多芯片DIP封装结构的引线框架结构示意图。
图4为本实用新型多芯片DIP封装结构的俯视图。
图5为本实用新型多芯片DIP封装结构的引线框架结构示意图。
图6为实施例1的DIP8封装结构装片键合配线图。
图7为实施例1的DIP7封装结构装片键合配线图。
图8为实施例2的DIP8封装结构装片键合配线图。
图9为实施例2的DIP7封装结构装片键合配线图。
图10为实施例3的DIP8封装结构装片键合配线图。
图11为实施例3的DIP7封装结构装片键合配线图。
其中:
第一引脚1
第二引脚2
第三引脚3
第四引脚4
第五引脚5
第六引脚6
第七引脚7
第八引脚8
第一基岛9
第二基岛10
塑封体11。
具体实施方式
参见图4和图5,本实用新型涉及的一种多芯片DIP封装结构,它包括引线框架以及塑封于引线框架外的塑封体11,引线框架上设置有七个引脚,分别为位于引线框架左侧从上至下布置的第一引脚1、第二引脚2、第三引脚3、第四引脚4以及位于引线框架右侧从下至上布置的第五引脚5、第六引脚6、第七引脚7,引线框架的中部设置有上下高度约为4:7布置的第一基岛9以及第二基岛10。第一基岛9以及第二基岛10上贴合多芯片,多芯片与引脚键合,引线框架外部进行塑封料塑封形成塑封体11,外引脚进行DIP形式弯折形成多芯片DIP封装结构。第一引脚1、第二引脚2、第三引脚3以及第四引脚4于引线框架左侧等分布置,第五引脚5、第六引脚6以及第七引脚7布置于引线框架右侧,第五引脚5、第六引脚6以及第七引脚7的横向位置分别与第四引脚4、第三引脚3以及第一引脚1对应,第一引脚1、第二引脚2、第三引脚3以及第四引脚4的内端向第一基岛9处延伸,使得第一引脚1、第二引脚2、第三引脚3的内端从上至下布置于第一基岛9的左侧,第四引脚4的内端延伸至第二基岛10的左侧上端。由于本实用新型设置有七个引脚,我们可以称本实用新型多芯片DIP封装结构为DIP7封装结构。
实施例:
实施例1的DIP8封装结构以及DIP7封装结构装片键合配线图见图6以及图7。
实施例2的DIP8封装结构以及DIP7封装结构装片键合配线图见图8以及图9。
实施例3的DIP8封装结构以及DIP7封装结构装片键合配线图见图10以及图11。
由以上实施例可以看出本实用新型多芯片DIP封装结构具有以下几个优点:
1、封装后的产品,从外形上与传统DIP8差异不大,客户上机不需要对原来的电路板设计进行变动,可以直接使用,减少使用端重新设计电路板的浪费;
2、传统的多芯片DIP8外形封装,对多芯片产品的性能有一定的影响(两脚之间存在电压干扰),即使后期将不需要的外引脚切掉,由于切掉的管脚还是有部分裸露在外面,对产品的性能还是存在这种影响。新的DIP7封装结构直接从引线框架上根本的去除了原先的第七引脚,这样在塑封过程中塑封料从外面直接把里面的管脚全部包住,对外绝缘,直接从根本上根除了管脚间干扰,新的DIP7封装结构的第六引脚以及第七引脚不存在电压干扰,消除引脚之间电压干扰,从而提高产品的性能、质量和长期可靠性。
3、新的DIP7封装结构在引线框架结构上进行根本性改变,第一基岛9用于粘贴控制芯片,控制芯片功率小无散热要求,第二基岛10用于粘贴功率器件,功率器件功率大,散热要求高。新的DIP7封装结构的引线框架从根本上去除了原先的第七引脚,解决了引脚间的电压干扰,也节省了第七引脚的材料,降低产品生产成本;同时对基岛的大小也进行了调整,缩小了第一基岛9,增大了第二基岛10,从而增加DIP7封装结构的产品适用性(控制芯片面积小,功率小,功率芯片面积大,功率大、散热要求高),功率器件便于散热,从而提高产品散热效果,基岛的调整使DIP7封装结构能封装的产品品种和性能都大大提高,提高产品负载功率,功率提高了2-10W,提高产品散热效果,工作温度增加3-5度;对引线框架的内端(内引脚)也进行了调整,第一引脚1、第二引脚2、第三引脚3以及第四引脚4都向第一基岛9位置进行了延伸,这样可以减少控制芯片与第一引脚1、第二引脚2、第三引脚3以及第四引脚4之间的距离,从而缩短键合金丝的长度,节约金丝材料的消耗,再次降低产品生产成本,同时键合金丝的缩短,可以有效的减少塑封过程中的冲丝(塑封料对键合金丝的冲击),提高产品的可靠性,提高产品使用寿命。
Claims (2)
1.一种多芯片DIP封装结构,它包括引线框架以及塑封于引线框架外的塑封体(11),引线框架上设置有七个引脚,七个引脚分别为位于引线框架左侧从上至下布置的第一引脚(1)、第二引脚(2)、第三引脚(3)、第四引脚(4)以及位于引线框架右侧从下至上布置的第五引脚(5)、第六引脚(6)、第七引脚(7),引线框架的中部设置有上下布置的第一基岛(9)以及第二基岛(10),第一引脚(1)、第二引脚(2)、第三引脚(3)以及第四引脚(4)于引线框架左侧等分布置,第五引脚(5)、第六引脚(6)以及第七引脚(7)布置于引线框架右侧,第五引脚(5)、第六引脚(6)以及第七引脚(7)的横向位置分别与第四引脚(4)、第三引脚(3)以及第一引脚(1)对应。
2.根据权利要求1所述的一种多芯片DIP封装结构,其特征在于第一引脚(1)、第二引脚(2)、第三引脚(3)以及第四引脚(4)的内端向第一基岛(9)处延伸,第一引脚(1)、第二引脚(2)、第三引脚(3)的内端从上至下布置于第一基岛(9)的左侧,第四引脚(4)的内端延伸至第二基岛(10)的左侧上端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420069277.5U CN203812871U (zh) | 2014-02-18 | 2014-02-18 | 多芯片dip封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420069277.5U CN203812871U (zh) | 2014-02-18 | 2014-02-18 | 多芯片dip封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203812871U true CN203812871U (zh) | 2014-09-03 |
Family
ID=51451590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420069277.5U Expired - Fee Related CN203812871U (zh) | 2014-02-18 | 2014-02-18 | 多芯片dip封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203812871U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811456A (zh) * | 2014-02-18 | 2014-05-21 | 江阴苏阳电子股份有限公司 | 多芯片dip封装结构 |
-
2014
- 2014-02-18 CN CN201420069277.5U patent/CN203812871U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811456A (zh) * | 2014-02-18 | 2014-05-21 | 江阴苏阳电子股份有限公司 | 多芯片dip封装结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140332939A1 (en) | Dual Lead Frame Semiconductor Package and Method of Manufacture | |
CN103811456A (zh) | 多芯片dip封装结构 | |
CN103824834A (zh) | 一种具有改进型封装结构的半导体器件及其制造方法 | |
CN106409806A (zh) | 一种ic引线支架 | |
CN104217967A (zh) | 半导体器件及其制作方法 | |
CN105118818B (zh) | 一种方形扁平无引脚封装结构的功率模块 | |
CN203812871U (zh) | 多芯片dip封装结构 | |
CN203812869U (zh) | 多芯片sop封装结构 | |
CN208336207U (zh) | 一种双基岛引线框架及其sot33-5l封装件 | |
US20120273931A1 (en) | Integrated circuit chip package and manufacturing method thereof | |
CN203733785U (zh) | 一种具有改进型封装结构的半导体器件 | |
CN202585395U (zh) | 一种dip双岛引线框结构 | |
CN103811457A (zh) | 多芯片sop封装结构 | |
CN205303458U (zh) | 一种对插型to220f封装引线框架 | |
CN201527969U (zh) | 集成电路封装中引线框及基岛结构 | |
CN202434503U (zh) | 一种dip10集成电路器件及引线框、引线框矩阵 | |
CN201829477U (zh) | 塑料双列直排封装塑封体、塑封体阵列及封装器件 | |
CN202111082U (zh) | 多圈排列ic芯片封装件 | |
CN201838575U (zh) | 倒装薄小外形封装的引线框及其封装结构 | |
CN202495446U (zh) | 一种新型结构晶闸管 | |
CN202067792U (zh) | 半导体芯片、存储设备 | |
CN203800034U (zh) | 一种半导体器件封装引线框架 | |
CN102376666B (zh) | 一种球栅阵列封装结构及其制造方法 | |
CN205984972U (zh) | 一种引线框架结构 | |
CN204271072U (zh) | 引线框架封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140903 Termination date: 20200218 |
|
CF01 | Termination of patent right due to non-payment of annual fee |