CN202111082U - 多圈排列ic芯片封装件 - Google Patents

多圈排列ic芯片封装件 Download PDF

Info

Publication number
CN202111082U
CN202111082U CN 201120228077 CN201120228077U CN202111082U CN 202111082 U CN202111082 U CN 202111082U CN 201120228077 CN201120228077 CN 201120228077 CN 201120228077 U CN201120228077 U CN 201120228077U CN 202111082 U CN202111082 U CN 202111082U
Authority
CN
China
Prior art keywords
lead frame
chip
pin
chip package
interior pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201120228077
Other languages
English (en)
Inventor
朱文辉
慕蔚
李习周
郭小伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN 201120228077 priority Critical patent/CN202111082U/zh
Application granted granted Critical
Publication of CN202111082U publication Critical patent/CN202111082U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种多圈排列IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，所述引线框架采用有载体或无载体的引线框架，引线框架四边绕圈排列有引线框架内引脚，所述的IC芯片带有凸点，凸点连接在内引脚上。本实用新型比同样面积的单排引线框架的引脚数设计增加40%以上；引脚与引线框架之间不需要键合线连接，结构简单合理。热传导距离短，具有较好的热性能，由于凸点与框架（基板、芯片）直接接触，减小了电路内部焊接电感和电容，信号传输快，失真小，具有良好的电性能；封装厚度和重量减小，避免了焊线的交丝和开路，提高了测试良率和可靠性。

Description

多圈排列IC芯片封装件
技术领域
本实用新型涉及电子信息自动化元器件制造技术领域，尤其涉及到四边扁平无引脚IC芯片封装，具体说是一种多圈排列IC芯片封装件。
背景技术    
近年来，随着移动通信和移动计算机领域便捷式电子元器件的迅猛发展，小型封装和高密度组装技术得到了长足的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1㎜。封装后的连接可靠性尽可能提高，适应无铅化焊接和有效降低成本。
QFN(Quad Flat No Lead Package) 型多圈IC芯片倒装封装的集成电路封装技术是近几年发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的四边扁平无引脚封装件，由于引脚少，即I/O少，满足不了高密度、多I/O封装的需要，同时焊线长，影响高频应用。而且QFN一般厚度控制在0.82mm～1.0㎜，满足不了超薄型封装产品的需要。
实用新型内容
本实用新型所要解决的技术问题是提供一种能实现引脚间距为0.65mm～0.50 mm，I/O数达200个的高密度封装四边扁平无引脚的一种多圈排列IC芯片封装件。 
本实用新型的技术问题采用下述技术方案实现：
一种多圈排列IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，所述引线框架采用有载体的引线框架，引线框架四边绕圈排列有引线框架内引脚，所述的IC芯片带有凸点，凸点连接在内引脚上。
所述引线框架采用无载体的引线框架。
所述的绕圈排列的内引脚有第一圈内引脚、第二圈内引脚、第三圈内引脚及第四圈内引脚，每圈之间通过中筋和边筋相连接，同一圈的内引脚之间相连接。
所述引线框架每边的内引脚平行排列。
所述引线框架每边的内引脚交错排列。
所述的IC芯片的凸点连接在第一圈内引脚上。
所述的IC芯片为倒装上芯。
本实用新型的多圈QFN引线框架设计，可以比同样面积的单排引线框架的引脚数设计增加40%以上；引脚与引线框架之间不需要键合线连接，结构简单合理。倒装芯片（Flip-Chip）封装技术的热学性能明显优越于常规使用的引线键合工艺。由于凸点与框架（基板、芯片）直接接触，其特点是热传导距离短，具有较好的热性能。按照工作条件，散热要求（最大结温），环境温度及空气流量，封装参数（如使用外装热沉，封装及尺寸，基板层数，球引脚数）等，相比之下，Flip-Chip(倒装芯片)封装通常能产生25W耗散功率；Flip Chip封装的另一个重要优点是电学性能。如今许多电子器件工作在高频，因此信号的完整性是一个重要因素。由于凸点与框架（基板、芯片）直接接触，减小了电路内部焊接电感和电容，其特点是信号传输快，失真小，具有良好的电性能。在过去，2GHZ～3GHZ是IC封装的频率上限，Flip Chip(倒装芯片)封装根据使用的基板技术可高达10 GHZ～40 GHZ，减小了电路内部焊接电感和电容，其特点是良好的高频性能。；可大大减小封装厚度和重量；避免了焊线的交丝和开路，提高了测试良率和可靠性。
附图说明
图1为本实用新型结构示意图。
图2为腐蚀后的剖面示意图。
图3为磨削分离引脚后剖面示意图。
图4为激光分离引脚后剖面示意图。
图5为本实用新型内引脚平行排列俯视图。
图6为本实用新型内引脚交错排列俯视图。
图7为本实用新型采用无载体引线框架结构示意图。
图8为本实用新型无载体内引脚平行排列俯视图。
图9为本实用新型无载体内引脚交错排列俯视图。
具体实施方式
一种多圈排列无载体IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体。本实用新型采用有载体的引线框架，在引线框架1四边排列有第一圈内引脚8、第二圈内引脚9、第三圈内引脚16及第四圈内引脚18。每圈之间由中筋g和边筋f相连接，同一圈的内引脚之间相互连接。引线框架a、b、c、d四边的每一圈内引脚平行排列或交错排列。引线框架1的内引脚上粘接有带凸点的IC芯片3，IC芯片3倒装上芯，IC芯片3的凸点4连接在第一圈内引脚8上， IC芯片背面是塑封体。
如图1、图4所示，首先，在四边扁平无引脚多圈排列的封装框架上印刷上焊料2，接着进行带凸点的IC芯片3倒装上芯并回流焊，使带凸点的IC芯片3上的凸点4及焊料2和第一圈内引脚8进行充分结合；其次,使用下填料将IC芯片3上的凸点4及第一圈内引脚8包裹并烘烤；构成电路的电源和信号通道。通过塑封，塑封体12包围了引线框架1、焊料2、带凸点的IC芯片3、凸点4、第一圈内引脚8、第二圈内引脚9、第三圈内引脚16及第四圈内引脚18、凹坑14、构成电路整体，并对带凸点的IC芯片3起到保护和支撑作用。
然后进行后固化、打印。如图2所示，将打印完的产品框架底部进行腐蚀和磨削结合方法或激光切割,达到分离互相连接引脚的目的。
最后通过切割分离产品入盘，测试、编带完成四边扁平无引脚多圈排列的产品生产。

Claims (7)

1.一种多圈排列IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，其特征在于所述引线框架采用有载体的引线框架（1），引线框架四边绕圈排列有引线框架内引脚，所述的IC芯片（3）带有凸点（4），凸点（4）连接在内引脚上。
2.根据权利要求1所述的多圈排列IC芯片封装件，其特征在于所述引线框架采用无载体的引线框架。
3.根据权利要求1或2所述的多圈排列IC芯片封装件，其特征在于所述的绕圈排列的内引脚有第一圈内引脚（8）、第二圈内引脚（9）、第三圈内引脚（16）及第四圈内引脚（18），每圈之间通过中筋（g）和边筋（f）相连接，同一圈的内引脚之间相连接。
4.根据权利要求3所述的多圈排列IC芯片封装件，其特征在于所述引线框架每边（a、b、c、d）的内引脚平行排列。
5.根据权利要求3所述的多圈排列IC芯片封装件，其特征在于所述引线框架每边（a、b、c、d）的内引脚交错排列。
6.根据权利要求1或2所述的多圈排列IC芯片封装件，其特征在于所述的IC芯片（3）的凸点（4）连接在第一圈内引脚（8）上。
7.根据权利要求1或2所述的多圈排列IC芯片封装件，其特征在于所述的IC芯片（3）为倒装上芯。
CN 201120228077 2011-06-30 2011-06-30 多圈排列ic芯片封装件 Expired - Lifetime CN202111082U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201120228077 CN202111082U (zh) 2011-06-30 2011-06-30 多圈排列ic芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201120228077 CN202111082U (zh) 2011-06-30 2011-06-30 多圈排列ic芯片封装件

Publications (1)

Publication Number Publication Date
CN202111082U true CN202111082U (zh) 2012-01-11

Family

ID=45436536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201120228077 Expired - Lifetime CN202111082U (zh) 2011-06-30 2011-06-30 多圈排列ic芯片封装件

Country Status (1)

Country Link
CN (1) CN202111082U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222658A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法
CN102231372A (zh) * 2011-06-30 2011-11-02 天水华天科技股份有限公司 多圈排列无载体ic芯片封装件及其生产方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222658A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法
CN102231372A (zh) * 2011-06-30 2011-11-02 天水华天科技股份有限公司 多圈排列无载体ic芯片封装件及其生产方法
CN102222658B (zh) * 2011-06-30 2013-08-14 天水华天科技股份有限公司 多圈排列ic芯片封装件及其生产方法
CN102231372B (zh) * 2011-06-30 2014-04-30 天水华天科技股份有限公司 多圈排列无载体ic芯片封装件及其生产方法

Similar Documents

Publication Publication Date Title
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
CN101587868B (zh) 方形扁平无引线半导体封装及其制作方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN103050467B (zh) 封装结构及其制造方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN107958893A (zh) 改进的扇出球栅阵列封装结构及其制造方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN202111082U (zh) 多圈排列ic芯片封装件
CN201655787U (zh) 半导体封装结构
CN203055893U (zh) 一种再布线热增强型fcqfn封装器件
CN102236820A (zh) 一种带负载电容的微型射频模块及其封装方法
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN202259275U (zh) 16引脚高密度集成电路封装结构
CN102376666B (zh) 一种球栅阵列封装结构及其制造方法
CN202394892U (zh) 多圈排列双ic芯片封装件
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺
CN203085511U (zh) 一种再布线多芯片aaqfn封装器件
CN203481210U (zh) 一种基于框架采用点胶技术的扁平封装件
CN103441080A (zh) 一种芯片正装bga封装方法
CN201435390Y (zh) 一种新型芯片封装结构
CN202796930U (zh) 用于mosfet芯片的封装体
CN203589007U (zh) 一种基于框架的多器件smt扁平封装件
CN202996810U (zh) 一种再布线多芯片qfn封装器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20120111

Effective date of abandoning: 20130814

RGAV Abandon patent right to avoid regrant