CN202259275U

CN202259275U - 16引脚高密度集成电路封装结构

Info

Publication number: CN202259275U
Application number: CN 201120420128
Authority: CN
Inventors: 梁大钟; 施保球; 饶锡林; 刘光波
Original assignee: SHENZHEN CHIPPACKING TECHNOLOGY CO LTD
Current assignee: CHINA CHIPPACKING TECHNOLOGY CO., LTD.
Priority date: 2011-10-28
Filing date: 2011-10-28
Publication date: 2012-05-30
Anticipated expiration: 2021-10-28

Abstract

本实用新型公开了一种16引脚高密度集成电路封装结构，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，塑封结构的长度A₁满足关系：11.900mm≤A₁≤16.400mm；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；B为外引脚线的个数16个。本实用新型成本低、通用性高并且性能稳定，适用于集成电路制造领域。

Description

16引脚高密度集成电路封装结构

技术领域

本实用新型涉及一种集成电路的封装结构，尤其涉及16引脚高密度集成电路封装结构。

背景技术

集成电路是现代技术的核心，也是现代科学技术发展的基础，科学研究都必须依赖以集成电路为核心的仪器设备；另外它还是人类现代文明的基础，从根本上改变人们生活方式的现代文明，如物联网、互联网、电脑、电视、冰箱、手机、IPAD、IPHONE、各种自动控制设备等等都依赖集成电路来实现其智能化功能的。

集成电路的制造分设计、圆片制造、封装、测试几个主要部分，封装是其中关键环节，建立在封装技术上的封装形式是为满足各种用途对集成电路的性能、体积、可靠性、形状和成本的特殊要求而研制的。

集成电路封装：是指通过使用能够保证单晶材料完美晶格结构的研磨、切割技术将集成电路圆片分离成符合要求的单一芯片，用导电胶或共晶等技术将芯片固定到引线框基岛上，用微细连接技术(微米级)将芯片和外引线脚连接起来，然后用高分子材料或陶瓷材料将芯片和引线等保护起来，并形成一定的形状，成为可供用户使用的集成电路产品。

集成电路的封装类型可以概括为两大类：密封陶瓷封装以及塑料封装。密封陶瓷封装是利用真空密封装置将芯片与环绕的包围物隔离的方式封装，典型的密封陶瓷封装应用于高效能的封装等级。而塑料封装芯片则是利用环氧基树脂将芯片封装，其难以完全与环境隔离，因此周边的空气可能穿过此封装，并在工艺中会对芯片的质量产生不良的影响。今年来塑料封装技术在其应用和功效上得到了显著的发展，且塑料封装的生产工艺能够进行自动化生产，从而有效地降低了成本。

现在集成电路的封装形式主要有DIP、SOP、TSSOP、MSOP、QFP、PLCC、QFN、DFN等。对于集成电路外引线数为16条的产品或者少于16条的产品，其封装形式主要为DIP、SOP、TSSOP、MSOP、QFN、DFN等等。DIP16封装形式可应用于各种印刷线路板、操作简单方便、整机企业应用成本低，但集成电路体积大、封装用料多、封装效率低、封装成本高、频率特性一般、内阻较高，SOP16封装形式集成电路体积小、封装用料少、封装效率高、封装成本低、频率特性较好、内阻较低，但是，对印刷线路板要求较高，需要高速贴片机才能将集成电路贴到印刷线路板上、整机企业应用成本高，封装和使用综合成本明显提高。TSSOP16和MSOP16与SOP16相近，但是封装和使用成本都比SOP16较高。QFN和DFN电性能和频率特性比SOP16更好、体积更小，但是封装成本和使用成本高的较多，只适合对体积和性能有特殊要求的产品。

集成电路的封装形式对集成电路产品的性能、可靠性、成本具有重大作用。随着芯片制造技术从微米向纳米级发展，单位面积芯片功能每18个月翻番的摩尔定律在逐渐失效，未来功能强大的云计算、互联网中的物联网和移动网等等必须依赖其核心技术集成电路的突破，集成电路的大容量、高速度、低功耗的提高，在芯片制造上将变得越来越难，更大程度上需要封装形式及技术的突破。原来集成电路芯片制造技术的特征尺寸是微米级，甚至更宽，所以芯片的面积普遍较大，现有的DIP16就是根据当时的芯片制造技术设计的，为了容纳下较大的芯片面积，所以DIP16的外形尺寸很大，不但消耗很多原材料、封装生产效率低、集成电路焊接在印刷线路板上需要占用较大的面积、成本较高，并且用现在的DIP16来封装当今的小尺寸芯片的产品，由于引线比较长，频率特性下降、内阻明显增加、品质难以保证，生产难度加大。随着芯片制造技术从微米级向亚微米，甚至纳米级(32纳米已经成熟，可以规模化生产)推进，芯片面积以几何级数减小，同时，对芯片的功耗、频率特性等提出了更高的要求，现有的DIP16封装形式已经不能满足实际的要求。

发明内容

为了适用芯片制造技术从微米级向亚微米，甚至纳米级的发展的需要，克服现有技术中的封装结构在电路积集度、制造成本以及可靠度等方面的不足，本实用新型提供了16引脚高密度集成电路封装结构。

为了解决上述技术问题，本实用新型采用了以下技术方案：

16引脚高密度集成电路封装结构，包括金属引线框、金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，塑封结构的长度A₁满足关系：11.900mm≤A₁≤16.400mm；塑封结构的宽度A₂满足关系：1.662≤A₂≤5.000；塑封结构的厚度A₃满足关系：0.700≤A₂≤3.000；外引脚线的个数B为16个。

所述相邻两排外引线脚之间交叉重叠。

优选地，所述封装结构中，外引脚线的跨度B₁满足3.123mm≤B₁≤5.123mm；外引脚线的间距B₂满足1.250mm≤B₂≤2.540mm；外引脚线的长度B₃满足1.550mm≤B₃≤4.500mm；外引脚线的插入宽度A₆满足0.360mm≤A₆≤0.560mm。

优选地，所述封装结构中，所述塑封结构的长度A₁满足以下关系：A₁＝6.500+(B-8)x1.8/2mm＝13.700mm；B为外引脚线的个数，B为满足6≤B≤40的整数；塑封结构的宽度A₂为3.0mm；塑封结构的厚度A₃为1.50mm；外引脚线的跨度B₁为4.123mm；外引脚线的间距B₂为1.8mm；外引脚线的长度B₃为3.0mm；外引脚线的插入宽度A₆为0.46mm。

优选地，所述封装结构中，外引脚线的个数为16个，并且塑封结构的长度A₁为13.700mm。

优选地，所述封装结构中，在长方体塑封结构的底部还开设有垂直于长方体塑封结构长度方向应的力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等；应力释放槽横截面为半圆形。倒三角形的槽体更能适合应力的释放力学结构。因为集成电路封装结构包括塑封树脂、金属引线框、硅芯片等不同的材料，由于使用的材料性质差异很大，热膨胀系数不一样，组合在一起时就会产生应力。该应力不仅会使不同材料间产生离层，影响产品可靠性，还会使芯片产生弯曲，硅晶格扭曲大量的模拟实验表明，对于本实用新型的封装结构，设置如上所述的应力槽，能够避免集成电路使用时温度变化以及外力作用应力矢量的叠加，从而能够有效避免硅晶格的扭曲，最大幅度的避免了应力对集成电路性能的影响；另外开设应力释放槽，还可以避免树脂和引线框的分层；避免树脂和芯片表面的分层。

优选地，所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。该网状结构的开设能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。

优选地，所述封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，镀层厚度为100nm-10um。

优选地，该银合金镀层通过物理化学气相沉积或化学气相沉积工艺沉积。

优选地，该银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。使用该银合金一方面能够保证电连接，降低连接电阻；另一方面，该银合金具有优异的稳定性，能够有效防止周围环境的氧化、浸入等侵蚀。

优选地，所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层。

优选地，该氧化层的厚度为3-10nm。

优选地，该氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。该氧化层能够有效地对位于其下的铜提供保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连接，电阻的增加可以忽略不计。

优选地，为了改善集成电路的导热性能，本实用新型对封装结构的内部位置关系等做了进一步的改进。设计的基岛到内引脚顶端的距离为0.20mm；基岛下沉距离为0.20mm；内引脚长度为0.53mm。通过上述设计以及合理布线，可以很好地改善了电容、电感、电阻等参数降低集成电路体内温度，进一步提高集成电路使用寿命和可靠性。

本实用新型的封装结构与现有技术相比具有以下有益的技术效果：

(1)引线和管脚明显缩短，内阻大大减小，改善电性能和热性能。与原DIP16同样的电性能、热性能和频率特性，可以节约一半以上的金属资源和成本。

(2)缩短了电信号的传输距离，减少信号传输的延迟时间和寄生参数，大大改善频率特性。

(3)封装效率更高、封装成本较低；节省总封装材料成本约40％，其中塑封料节省最多，可以节省约85％；由于结构的改进，生产效率可以大大提高，整体生产效率可以提高30％左右，最高的工序，如切筋工序是原来的10倍以上；可以为整机厂家减少该集成电路占有印刷线路板的面积，可减少净面积65.35％。

相邻两排外引线脚之间交叉重叠，增加了集成电路封装时相同面积的引线框中的集成电路数量，提高了生产效率，。

附图说明

图1为本实用新型一个实施例的高密度集成电路封装结构的结构示意图。

图2为本实用新型一个实施例的带有应力释放槽的封装结构示意图。

图3为本实用新型一个实施例的引线框基岛背面的结构示意图。

图4为本实用新型一个实施例的引线框正面的示意图。

图5为本实用新型一个实施例的集成电路的结构示意图。

图中各附图标记所代表的含义如下：1-应力释放槽、2-网状结构、3-引线框基岛、4-内引脚线、5-镀银合金层、6-氧化层、7-塑封体表面、8-芯片、9-基岛下沉距离、10-基岛到内引脚顶端距离、11-内引脚长度、12-芯片到塑封体表面距离。

具体实施方式

以下实施例仅是为了进一步说明本实用新型的技术方案，不能将其解释为对实用新型保护范围的限制。

实施例1

以外引线脚的个数为16的封装结构为例，并结合说明书附图1至图5，对本实用新型的高密度集成电路封装结构做进一步的阐述。本实用新型的封装结构被本实用新型称之为QIPAI系列封装结构。

结合附图，在本实用新型16引脚高密度集成电路封装结构中，包括金属引线框、金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，塑封结构的长度A₁满足关系：4.700+(16-8)x1.8/2≤A₁≤9.200+(16-8)x1.8/2；塑封结构的宽度A₂满足关系：1.662≤A₂≤5.000；塑封结构的厚度A₃满足关系：0.700≤A₂≤3.000；B为外引脚线的个数16个；所述相邻两排外引线脚之间交叉重叠。所述封装结构中，外引脚线的跨度B₁满足3.123mm≤B₁≤5.123mm；外引脚线的间距B₂满足1.250mm≤B₂≤2.540mm；外引脚线的长度B₃满足1.550mm≤B₃≤4.500mm；外引脚线的插入宽度A₆满足0.360mm≤A₆≤0.560mm。所述封装结构中，所述塑封结构的长度A₁满足以下关系：A₁＝6.500+(16-8)x1.8/2mm＝13.700mm；外引脚线的个数B，B为满足6≤B≤40的整数；塑封结构的宽度A₂为3.0mm；塑封结构的厚度A₃为1.50mm；外引脚线的跨度B₁为4.123mm；外引脚线的间距B₂为1.8mm；外引脚线的长度B₃为3.0mm；外引脚线的插入宽度A₆为0.46mm。所述封装结构中，外引脚线的个数为16个，并且塑封结构的长度A₁为13.700mm。所述封装结构中，在长方体塑封结构的底部还开设有垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等；应力释放槽横截面为半圆形。倒三角形的槽体更能适合应力的释放力学结构。因为集成电路封装结构包括塑封树脂、金属引线框、硅芯片等不同的材料，由于使用的材料性质差异很大，热膨胀系数不一样，组合在一起时就会产生应力。该应力不仅会使不同材料间产生离层，影响产品可靠性，还会使芯片产生弯曲，硅晶格扭曲大量的模拟实验表明，对于本实用新型的封装结构，设置如上所述的应力槽，能够避免集成电路使用时温度变化以及外力作用应力矢量的叠加，从而能够有效避免硅晶格的扭曲，最大幅度的避免了应力对集成电路性能的影响；另外开设应力释放槽，还可以避免树脂和引线框的分层；避免树脂和芯片表面的分层。所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。该网状结构的开设能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，镀层厚度为100nm-10um。该银合金镀层通过物理化学气相沉积或化学气相沉积工艺沉积。该银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。使用该银合金一方面能够保证电连接，降低连接电阻；另一方面，该银合金具有优异的稳定性，能够有效防止周围环境的氧化、浸入等侵蚀。所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层。该氧化层的厚度为3-10nm。该氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。该氧化层能够有效地对位于其下的铜提供保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连接，电阻的增加可以忽略不计。为了改善集成电路的导热性能，本实用新型对封装结构的内部位置关系等做了进一步的改进。设计的基岛到内引脚顶端的距离为0.20mm；基岛下沉距离为0.20mm；内引脚长度为0.53mm。通过上述设计以及合理布线，可以很好地改善了电容、电感、电阻等参数降低集成电路体内温度，进一步提高集成电路使用寿命和可靠性。

塑封体高度方向的角度及棱角：

由模具企业根据脱模需求和外观美观确定。

作为优选地，所述封装结构中，在该长方体塑封结构的底部还开设有两条垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等。该两条应力释放槽开设在长方体塑封结构底部长度方向1/3和2/3的位置处。

作为优选地，所述封装结构中，所述引线框基岛的背面开设有深和宽各为5微米的网状结构。该网状结构的开设能够提高基岛密封塑料的结合强度，避免分层，提高了封装的可靠性。

作为优选地，所述封装结构中，内引脚线由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该内引脚线上还具有银合金镀层，该银合金镀层通过物理化学气相沉积或化学气相沉积工艺沉积，该银合金包括：Cu：1.8-2.5wt％、Ge：1.2-1.5wt％、Sn：1.5-2.5wt％、In：0.8-1.2wt％和余量的Ag。使用该银合金一方面能够保证电连接，降低连接电阻；另一方面，该银合金具有优异的稳定性，能够有效防止周围环境的氧化、浸入等侵蚀。

作为优选地，所述引线框基岛由铜、铜合金、铁、铁合金、铝或铝合金制成，并且在该基岛的表面还镀覆氧化层该氧化层通过溅射沉积，并且该氧化层包括：45-50wt％的氧化铟、25-30wt％的氧化锡、8-10wt％的氧化锗和余量的氧化锌。该氧化层能够有效地对位于其下的材料提供保护，而该氧化层本身由为透明导电的氧化物，并且厚度很薄，从而并不影响电连接，电阻的增加可以忽略不计。

本实用新型具有以下优点：

可以减少电镀面积，从而减少用锡量。由于引线框密度大幅提高，生产综合效率可以提高30％以上。本实用新型所实用新型产品的应用将为人类节省大量宝贵资源，为生产和使用企业节省能耗、提高效率、创造效益，为终端用户节约支出。每年仅本实用新型封装的成本即可节省价值达到人民币3亿元以上。本实用新型推出的是系列产品，每年将为人类节省数十亿元人民币。

其它优点

1.由于体积的微型化，占用整机印刷线路板的空间小了，使整机体积可以做得更小；同样大小的印刷线路板可以容纳更多的电子元件，使相同体积的整机功能更强。

2.由于体积微型化，产品的重量变轻，可以使焊接有集成电路印刷线路板的重量变轻。

综上所述，采用本实用新型封装的产品不仅经济效益明显，产品品质、功能、产业链效率及效益等等都有很大改善。

本实用新型的优势是

一、品质优势

1.可靠性明显改善

本实用新型提出的应力槽理论、基岛表面结构、短流道结构很好地解决了外形变形、不同物质间的分层、芯片变形、塑封体与不同物质间的结合、塑封体的分子结构、以及注塑过程中流体对微连线的损坏等等，产品可靠性提高，品质得以保障。应力释放槽横截面为半圆形。半圆形槽体更能适合应力的释放力学结构。

2.电、热性能有所改善

缩短微连线、缩短引线脚，封装内阻及热阻明显下降，改善了电性能，也提高了可靠性。

二、成本等其它优势

1.由于外引线脚采用弯曲向下插入，焊接方式既可以自动化生产，也可以手动作业，避免了现有技术非要用高速进口贴片机才能焊接产品的缺点。

2.由于外引线脚采用弯曲向下插入，既可以用波峰焊，也可以用手工浸锡，避免现有技术非要回流焊接的苛刻要求。可以避免在运用回流焊技术生产时，贴装元件内部的潮湿所产生足够的蒸汽压力损伤或毁坏元件的缺点，具有相当大的灵活性。

3.对印刷线路板没有特别要求，适用范围更广，成本更低。

4.材料成本较低，生产效率更高。

综上所述，有些本来只能使用现有技术封装的产品，采用本实用新型的封装形式，具有较高的经济效益。

现代社会人工成本高涨，资源匮乏，原材料价格越来越贵，低碳是社会趋势也是社会的必然。本实用新型的实用新型满足了时代的要求，节省了宝贵的自然资源和人力资源，符合低碳、绿色的社会发展要求。

以上所述，仅为本实用新型的优选实施例，不能解释为以此限定本实用新型的范围，凡在本实用新型的权利要求书要求保护的范围内所做出的等同的变形和改变的实施方式均在本实用新型所要求保护的范围内。

Claims

1.16引脚高密度集成电路封装结构，包括金属引线框，金属引线框包括引线框基岛、内引脚线和外引脚线，固定在引线框基岛上的芯片，以及芯片和内引脚线之间的微连接线，和密封所述金属引线框、芯片以及微连接线的长方体塑封结构，其特征在于：塑封结构的长度A₁满足关系：11.900mm≤A₁≤16.400mm；塑封结构的宽度A₂满足关系：1.662mm≤A₂≤5.000mm；塑封结构的厚度A₃满足关系：0.700mm≤A₂≤3.000mm；外引脚线的个数B为16个。

2.权利要求1所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中外引脚线的跨度B1满足3.123mm≤B₁≤5.123mm；外引脚线的间距B₂满足1.250mm≤B₂≤2.540mm；外引脚线的长度B₃满足1.550mm≤B₃≤4.500mm；外引脚线的插入宽度A₆满足0.360mm≤A₆≤0.560mm。

3.权利要求1或2所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，所述塑封结构的长度A₁满足以下关系：A₁＝13.700mm；塑封结构的宽度A₂为3.0mm；塑封结构的厚度A₃为1.50mm；外引脚线的跨度B₁为4.123mm；外引脚线的间距B₂为1.8mm；外引脚线的长度B₃为3.0mm；外引脚线的插入宽度A₆为0.46mm。

4.权利要求1或2所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，在长方体塑封结构的底部还开设有垂直于长方体塑封结构长度方向应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等；所述应力释放槽横截面为半圆形。

5.权利要求3所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，在长方体塑封结构的底部还开设有两条垂直于长方体塑封结构长度方向的应力释放槽，该应力释放槽的深度和宽度均为0.05mm，该应力释放槽的长度和长方体塑封结构的宽度相等；所述两条应力释放槽开设在长方体塑封结构底部长度方向1/3和2/3的位置处。

6.权利要求1或2所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，所述引线框基岛的背面设有深和宽各为5微米的网状结构。

7.权利要求1或2所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，内引脚线上还设有银合金镀层，镀层厚度为100nm-10um。

8.权利要求1或2所述的16引脚高密度集成电路封装结构，其特征在于：在所述封装结构中，引线框基岛表面还设有氧化层。

9.根据权利要求8所述的16引脚高密度集成电路封装结构，其特征在于：所述氧化层的厚度为3-10nm。

10.根据权利要求3所述的16引脚高密度集成电路封装结构，其特征在于在所述封装结构中，引线框基岛到内引脚顶端的距离为0.20mm；引线框基岛下沉距离为0.20mm；内引脚长度为0.53mm。