CN102222657B - 多圈排列双ic芯片封装件及其生产方法 - Google Patents

多圈排列双ic芯片封装件及其生产方法 Download PDF

Info

Publication number
CN102222657B
CN102222657B CN201110181831XA CN201110181831A CN102222657B CN 102222657 B CN102222657 B CN 102222657B CN 201110181831X A CN201110181831X A CN 201110181831XA CN 201110181831 A CN201110181831 A CN 201110181831A CN 102222657 B CN102222657 B CN 102222657B
Authority
CN
China
Prior art keywords
chip
pin
salient point
core
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110181831XA
Other languages
English (en)
Other versions
CN102222657A (zh
Inventor
朱文辉
慕蔚
李习周
郭小伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201110181831XA priority Critical patent/CN102222657B/zh
Publication of CN102222657A publication Critical patent/CN102222657A/zh
Application granted granted Critical
Publication of CN102222657B publication Critical patent/CN102222657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

多圈排列双IC芯片封装件及其生产方法，多圈排列双IC芯片封装件包括有载体的多圈QFN引线框架、内引脚、IC芯片及塑封体。生产方法如下：减薄、划片、一次上芯、压焊、二次倒装上芯、底部填充&固化、塑封及后固化、打印、分离引脚、电镀、分离产品、产品测试、包装入库。本发明的多圈QFN引线框架设计，可以比同样面积的单排引线框架的引脚数设计增加40%以上，满足了高密度、多I/O封装的需要，同时采用倒装上芯，焊线少而且短，热传导热传导距离短，散热性好；倒装上芯，凸点和引脚间电容和电感远小于芯片焊盘与引脚间焊线电容和电感，减少了对高频应用的影响，QFN厚度可降低到0.5mm以下，避免了焊线的交丝和开路，提高了测试良率和可靠性。

Description

多圈排列双IC芯片封装件及其生产方法
技术领域
本发明涉及电子信息自动化元器件制造技术领域，尤其涉及到四边扁平无引脚IC芯片封装，具体说是一种多圈排列无载体双IC芯片封装件，本发明还包括该封装件的生产方法。
背景技术    
近年来，随着移动通信和移动计算机领域便捷式电子元器件的迅猛发展，小型封装和高密度组装技术得到了长足的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1㎜。封装后的连接可靠性尽可能提高，适应无铅化焊接（保护环境）和有效降低成本。
QFN(Quad Flat No Lead Package) 型多圈IC芯片倒装封装的集成电路封装技术是近几年发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的四边扁平无引脚封装件，由于引脚少，即I/O少，满足不了高密度、多I/O封装的需要，同时焊线长，影响高频应用。而且QFN一般厚度控制在0.82mm～1.0㎜，满足不了超薄型封装产品的需要。
发明内容
本发明所要解决的技术问题是提供一种能实现引脚间距为0.65mm～0. 50 mm，I/O数达200个的高密度封装四边扁平无引脚的一种多圈排列双IC芯片封装件，本发明还提供该封装件的生产方法。 
本发明的技术问题采用下述技术方案实现：
一种多圈排列双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚，所述引线框架采用有载体的引线框架，引线框架载体上设有导电胶，导电胶上粘接第一层不带凸点的IC芯片，IC芯片上端设有第二层带凸点的IC芯片，带凸点的IC芯片倒装上芯。 
所述的绕圈排列的内引脚包括第一圈内引脚、第二圈内引脚、第三圈内引脚及第四圈内引脚，每圈之间通过中筋和边筋相连接，同一圈的内引脚之间相连接。
所述的不带凸点IC芯片上的焊盘与第二圈内引脚焊接，形成第一键合线，与第一圈内引脚焊接，形成第二键合线。
所述引线框架每边的内引脚平行排列。
所述引线框架每边的内引脚交错排列。
上述多圈排列双IC芯片封装件的生产方法，其工艺步骤如下：
步骤1： 减薄
晶圆减薄厚度100μm～250μm，其中带凸点芯片的晶圆厚度为250μm，粗磨速度：3μm/ s～6μm/s，精磨速度:0.6μm/s～1.0μm/s；不带凸点芯片晶圆厚度100μm，粗磨速度：2μm/ s～4μm/s；精磨速度:0.4μm/s～0.8μm/s； 
步骤2：划片                      
≤8吋的晶圆采用DISC 3350双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s；
步骤3：一次上芯
  一次上芯采用有载体框架和无凸点的IC芯片，使用导电胶一次上芯，一次上芯设备和工艺同普通QFN；
步骤4：压焊
不带凸点的IC芯片上键合引线，对第一层无凸点芯片进行第一次焊线压焊，与第二圈内引脚之间采用低弧度键合方法焊接，弧高控制在100μm以内，形成第一键合线，对第一层无凸点芯片进行第二次焊线压焊，使用金线或铜线，与第二圈内引脚之间采用低弧度反向键合方法，弧高控制在80μm以内，形成第二键合线；所采用弧形是防止塑封冲线；
步骤5 ：二次倒装上芯 
二次倒装上芯，在不带凸点的IC芯片上，采用倒装上芯机，将带凸点的IC芯片沾上焊料放置在第一层不带凸点的IC芯片的相对位置上，第二层带凸点的IC芯片倒装上芯后，进行回流焊；
步骤6：底部填充&固化
对倒装上芯的半成品，选用热膨胀系数低α1＜1的绝缘材料，将下填料加热到80℃～110℃，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料结束后的产品烘烤15分钟～30分钟；
步骤7 ：塑封&后固化
选用吸水率≤0.25%、应力膨胀系数α1≤1的低吸湿、低应力环保型塑封；
使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件：温度为150℃，时间：5小时；
步骤8 ：打印
同常规QFN打印；
步骤9： 分离引脚
磨削法分离：
先将打印完的产品框架底部进行腐蚀，腐蚀深度0.04mm～0.06mm，然后磨削, 磨削深度0.065mm～0.045mm，使相邻引脚分离；
步骤10 ：电镀
采用化学镀系统，先电镀一层8μm～10μm的铜，然后再镀7μm～15μm的纯锡。其烘烤设备和工艺同普通QFN；
   步骤11 ：分离产品
采用双刀切割机，将单元型产品分离成单个产品；
步骤12：产品测试、包装入库
产品测试、包装入库同普通QFN产品。
所述步骤9 分离引脚采用激光法分离，从切口将内外引脚的连筋激光切断，以分离每一圈上的引脚，激光切割深度为0.11mmmm～0.13mmmm。 
所述步骤10电镀，对于激光切割分离引脚间连筋的半成品，电镀7μm～15μm的纯锡。
所述步骤3双芯片一次上芯时，采用QFN胶膜片和不带凸点的IC芯片，使用具备胶膜片粘片工艺的上芯机，双芯片二次上芯采用倒装上芯机，将带凸点的IC芯片的凸点沾上焊料放置在已键合引线的IC芯片相应位置上，全部上完芯后，进行回流焊。
本发明的多圈QFN引线框架设计，可以比同样面积的单排引线框架的引脚数设计增加40%以上，满足了高密度、多I/O封装的需要，同时采用倒装上芯，焊线少而且短，热传导热传导距离短，散热性好；倒装上芯，凸点和引脚间电容和电感远小于芯片焊盘与引脚间焊线电容和电感，减少了对高频应用的影响。并且倒装上芯，凸点＋助焊剂高度远小于芯片焊盘与引脚间焊线弧高，QFN厚度可降低到0.5mm以下，能满足超薄型封装产品的需要。避免了焊线的交丝和开路，提高了测试良率和可靠性。
附图说明
图1为本发明结构示意图；
图2为本发明腐蚀后的剖面示意图；
图3为本发明磨削分离引脚后剖面示意图；
图4为激光分离引脚后剖面示意图；
图5为本发明使用胶膜片示意图；
图6为本发明内引脚平行排列俯视图；
图7为本发明内引脚交错排列俯视图。
具体实施方式
下面结合附图对本发明进行详细说明：
一种多圈排列双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚。绕圈排列的内引脚包括第一圈内引脚8、第二圈内引脚9第三圈内引脚16及第四圈内引脚18，每圈之间通过中筋g和边筋f相连接，同一圈的内引脚之间相连接。引线框架每边a、b、c、d的内引脚平行排列或者交错排列。本发明的引线框架采用有载体的引线框架，引线框架载体1上设有导电胶5，导电胶5上粘接第一层不带凸点的IC芯片7，IC芯片7上端设有第二层带凸点的IC芯片3，带凸点的IC芯片3倒装上芯。不带凸点IC芯片7上的焊盘与第二圈内引脚9焊线连接，形成第一键合线11，与第一圈内引脚8焊线连接，形成第二键合线12。
本发明的双芯片堆叠封装流程1
晶圆减薄→划片→一次上芯（导电胶）→压焊→二次倒装上芯→底部填充&固化→塑封→后固化→打印→磨削法分离引脚→电镀→ 分离产品→外观检验→测试编带包装→入库。
本发明的双芯片堆叠封装流程2
晶圆减薄→划片→一次上芯（绝缘胶）→压焊→二次倒装上芯→底部填充&固化→塑封→后固化→打印→磨削法分离引脚→电镀→ 分离产品→外观检验→测试编带包装→入库。
本发明的双芯片堆叠封装流程3
晶圆减薄→划片→一次上芯（导电胶）→压焊→二次倒装上芯→底部填充&固化→塑封→后固化→打印→激光法分离引脚→电镀→ 分离产品→外观检验→测试编带包装→入库。
本发明的双芯片堆叠封装流程4
晶圆减薄→划片→一次上芯（导电胶）→压焊→二次倒装上芯→底部填充&固化→塑封→后固化→打印→激光法分离引脚→电镀→ 分离产品→外观检验→测试编带包装→入库。
    实施例1
（1）、晶圆减薄 
使用8吋～12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺,带凸点芯片的晶圆减薄到250μm，粗磨速度： 6μm/s，精磨速度: 1.0μm/s；不带凸点的晶圆减薄为100μm，粗磨速度2μm/s，精磨速度： 0.8μm/s，采用防止芯片翘曲工艺。
（2）、划片   
≤8吋的晶圆采用DISC 3350双刀划片机,8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s。
（3）、一次上芯
  一次上芯采用有载体框架和无凸点的IC芯片7，使用导电胶5一次上芯，其上芯及烘烤使用的设备和工艺同普通QFN。
（4）、压焊
    对第一层无凸点芯片7进行第一次焊线压焊，与第二圈内引脚9之间采用低弧度键合方法焊接，弧高控制在100μm以内，形成第一键合线11，对第一层无凸点芯片7进行第二次焊线压焊，使用金线或铜线，与第一圈内引脚8之间采用低弧度反向键合方法，弧高控制在80μm以内，形成第二键合线12；所采用弧形是防止塑封冲线。
（5）、二次倒装上芯 
二次倒装上芯，在不带凸点的IC芯片7上，采用倒装上芯机，将带凸点的IC芯片3沾上焊料2放置在第一层不带凸点的IC芯片7的相对位置上，第二层带凸点的IC芯片3倒装上芯后，进行回流焊。
（6）、底部填充&固化
对倒装上芯的半成品，选用热膨胀系数低α1＜1的绝缘材料，将下填料加热到110℃，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料结束后的产品烘烤15分钟分钟。
（7）、塑封
选用吸水率≤0.25%、应力膨胀系数α1≤1的低吸湿、低应力环保型塑封。
（8）、后固化
使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件：温度为150℃，时间：5小时。
（9）、打印
同常规QFN打印。
（10）、分离引脚
采用磨削法分离，先将打印完的半成品引线框架底部进行腐蚀，腐蚀深度0.06mm，然后磨削, 磨削深度0.045mm，使相邻引脚分离。
（11）、电镀
采用化学镀系统，先化学镀一层8μm的铜，然后再化学镀7μm的纯锡。其烘烤设备和工艺同普通QFN。
   （12）、分离产品
采用双刀切割机，将单元型产品分离成单个产品。
（13）、产品测试、包装入库
产品测试、包装入库同普通QFN产品。
实施例2
（1）、晶圆减薄 
使用8吋～12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺,带凸点芯片的晶圆减薄到250μm，粗磨速度： 3μm/s，精磨速度: 0.6μm/s；不带凸点的晶圆减薄为100μm，粗磨速度4μm/s，精磨速度： 0.4μm/s，采用防止芯片翘曲工艺。
（2）、划片
≤8吋的晶圆采用DISC 3350双刀划片机,8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s。
（3）、一次上芯
采用QFN胶膜片（6）和不带凹凸点的IC芯片（7），使用具备胶膜片（6）粘片工艺的上芯机，双芯片二次上芯采用倒装上芯机，将带凸点的IC芯片（3）的凸点（4）沾上焊料（2）放置在已键合引线的IC芯片（7）相应位置上，全部上完芯后，进行回流焊。
（4）、压焊
同实施例1。
（5）、二次倒装上芯 
同实施例1。
（6）、底部填充&固化
对倒装上芯的半成品，选用热膨胀系数低α1＜1的绝缘材料，将下填料加热到80℃，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料结束后的产品烘烤30分钟分钟。
（7）、塑封
同实施例1。
（8）、后固化
同实施例1。
（9）、打印
同实施例1。
（10）、分离引脚
采用磨削法分离，先将打印完的半成品引线框架底部进行腐蚀，腐蚀深度0.04mm，然后磨削, 磨削深度0.065mm，使相邻引脚分离。
（11）、电镀
采用化学镀系统，先化学镀一层10μm的铜，然后再化学镀15μm的纯锡。其烘烤设备和工艺同普通QFN。
   （12）、分离产品
同实施例1。
（13）、产品测试、包装入库
同实施例1。
实施例3
（1）、晶圆减薄 
使用8吋～12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺,带凸点芯片的晶圆减薄到250μm，粗磨速度： 3μm/s，精磨速度: 0.6μm/s；不带凸点的晶圆减薄为100μm，粗磨速度4μm/s，精磨速度： 0.4μm/s，采用防止芯片翘曲工艺。
（2）、划片
≤8吋的晶圆采用DISC 3350双刀划片机,8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s。
（3）、一次上芯
一次上芯采用有载体框架和无凸点的IC芯片7，使用导电胶5一次上芯，其上芯及烘烤使用的设备和工艺同普通QFN。
（4）、压焊
同实施例1。
（5）、二次倒装上芯 
同实施例1。
（6）、底部填充&固化
同实施例1。
（7）、塑封
同实施例1。
（8）、后固化
同实施例1。
（9）、打印
同实施例1。
（10）分离引脚
激光法分离：使用激光方法从切口15将内外引脚的连筋切断，激光切割深度0.11mm，分离相连的引脚。
（11）、电镀
直接化学镀7μm～15μm的纯锡。
(12)、分离产品
同实施例1。
（13）、测试、编带包装、入库同普通QFN。
实施例4
步骤（1）～（8）同实施例1。
（9）分离引脚
激光法分离：使用激光方法从切口15将内外引脚的连筋切断，激光切割深度0.13mm，分离相连的引脚。
步骤（10）～（12）同实施例3。

Claims (9)

1.一种多圈排列双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚，其特征在于所述引线框架采用有载体的引线框架，引线框架载体（1）上设有导电胶（5），导电胶（5）上粘接不带凸点的IC芯片（7），不带凸点的IC芯片（7）上端设有第二层带凸点的IC芯片（3），带凸点的IC芯片（3）倒装上芯。
2. 根据权利要求1所述的多圈排列双IC芯片封装件，其特征在于所述呈数圈排列的内引脚包括第一圈内引脚（8）、第二圈内引脚（9）、第三圈内引脚（16）及第四圈内引脚（18），每圈之间通过中筋（g）和边筋（f）相连接，同一圈的内引脚之间相连接。
3.根据权利要求1或2所述的多圈排列双IC芯片封装件，其特征在于所述的不带凸点的IC芯片（7）上的焊盘与第二圈内引脚（9）焊接，形成第一键合线（11），与第一圈内引脚（8）焊接，形成第二键合线（15）。
4.根据权利要求1或2所述的多圈排列双IC芯片封装件，其特征在于所述引线框架每边（a、b、c、d）的内引脚平行排列。
5.根据权利要求3所述的多圈排列双IC芯片封装件，其特征在于所述引线框架每边（a、b、c、d）的内引脚交错排列。
6.一种如权利要求1所述多圈排列双IC芯片封装件的生产方法，其工艺步骤如下：
步骤1： 减薄
晶圆减薄厚度100μm～250μm，其中带凸点芯片的晶圆厚度为250μm，粗磨速度：3μm/ s～6μm/s，精磨速度:0.6μm/s～1.0μm/s；不带凸点的IC芯片（7）晶圆厚度100μm，粗磨速度：2μm/ s～4μm/s；精磨速度:0.4μm/s～0.8μm/s； 
步骤2：划片   
≤8吋的晶圆采用DISC 3350双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机，划片进刀速度控制在≤10mm/s；
步骤3：一次上芯
    一次上芯采用有载体框架和不带凸点的IC芯片（7），使用导电胶（5）一次上芯，其上芯及烘烤使用的设备和工艺同普通QFN；
步骤4 ：压焊
对不带凸点的IC芯片（7）进行第一次焊线压焊，与第二圈内引脚（9）之间采用低弧度键合方法焊接，弧高控制在100μm以内，形成第一键合线（11），对第一层无凸点芯片（7）进行第二次焊线压焊，使用金线或铜线，与第一圈内引脚（8）之间采用低弧度反向键合方法，弧高控制在80μm以内，形成第二键合线（12），所采用弧形是防止塑封冲线；
步骤5 ：二次倒装上芯 
二次倒装上芯，在不带凸点的IC芯片（7）上，采用倒装上芯机，将带凸点的IC芯片（3）沾上焊料（2）放置在不带凸点的IC芯片（7）的相对位置上，第二层带凸点的IC芯片（3）倒装上芯后，进行回流焊；
步骤6 ：底部填充&固化
对倒装上芯的半成品，选用热膨胀系数低α1＜1的绝缘材料，将下填料（10）加热到80℃～110℃，采用抽真空技术，将凸点（4）与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料（10）结束后的产品烘烤15分钟～30分钟；
步骤7：塑封及后固化
选用吸水率≤0.25%、应力膨胀系数α1≤1塑封；
使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件：温度为150℃，时间：5小时；
步骤8 ：打印
同QFN打印；
步骤9： 分离引脚
磨削法分离：
先将打印完的产品框架底部进行腐蚀，腐蚀深度0.04mm～0.06mm，然后磨削, 磨削深度0.065mm～0.045mm，使相邻引脚分离；
步骤10 ：电镀
采用化学镀系统，先电镀一层8μm～10μm的铜，然后再镀7μm～15μm的纯锡；
其烘烤设备和工艺同QFN；
   步骤11 ：分离产品 
采用双刀切割机，将单元型产品分离成单个产品；
步骤12：产品测试、包装入库
产品测试、包装入库同QFN产品。
7.根据权利要求6所述一种多圈排列无多圈排列双IC芯片封装件的生产方法，其特征在于所述步骤9 分离引脚采用激光法分离，从切口（15）将内外引脚的连筋激光切断，以分离每一圈上的引脚，激光切割深度为0.11mm～0.13mm。
8. 根据权利要求6所述多圈排列双IC芯片封装件的生产方法，其特征在于所述步骤10电镀，对于激光切割分离引脚间连筋的半成品，电镀7μm～15μm的纯锡。
9.根据权利要求6所述多圈排列双IC芯片封装件的生产方法，其特征在于所述步骤3双芯片一次上芯时，采用QFN胶膜片（6）和不带凸点的IC芯片（7），使用具备胶膜片（6）粘片工艺的上芯机，双芯片二次上芯采用倒装上芯机，将带凸点的IC芯片（3）的凸点（4）沾上焊料（2）放置在已键合引线的不带凸点的IC芯片（7）相应位置上，全部上完芯后，进行回流焊。
CN201110181831XA 2011-06-30 2011-06-30 多圈排列双ic芯片封装件及其生产方法 Active CN102222657B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110181831XA CN102222657B (zh) 2011-06-30 2011-06-30 多圈排列双ic芯片封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110181831XA CN102222657B (zh) 2011-06-30 2011-06-30 多圈排列双ic芯片封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102222657A CN102222657A (zh) 2011-10-19
CN102222657B true CN102222657B (zh) 2013-12-04

Family

ID=44779168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110181831XA Active CN102222657B (zh) 2011-06-30 2011-06-30 多圈排列双ic芯片封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102222657B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107098B (zh) * 2011-11-14 2016-05-04 美新半导体（无锡）有限公司 方形扁平无引脚的封装方法及其封装结构
CN102446882B (zh) 2011-12-30 2013-12-04 北京工业大学 一种半导体封装中封装系统结构及制造方法
CN102543937B (zh) 2011-12-30 2014-01-22 北京工业大学 一种芯片上倒装芯片封装及制造方法
CN102522392B (zh) * 2011-12-31 2014-11-05 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件及其生产方法
CN102610584B (zh) * 2012-02-21 2015-02-04 三星半导体(中国)研究开发有限公司 用于基板的交错布置的引脚结构
CN102683230B (zh) * 2012-05-30 2015-06-17 天水华天科技股份有限公司 四边扁平无引脚多圈排列ic芯片封装件生产方法及封装件
TW201438173A (zh) * 2013-03-18 2014-10-01 矽品精密工業股份有限公司 導線架、封裝件及其製法
CN103515316B (zh) * 2013-09-10 2016-05-04 天水华天科技股份有限公司 一种50μm超薄芯片生产方法
CN103579012B (zh) * 2013-10-24 2016-08-17 天水华天科技股份有限公司 带焊球面阵列四面扁平无引脚封装件生产方法
CN103594447B (zh) * 2013-10-24 2017-01-04 天水华天科技股份有限公司 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
US9054092B2 (en) * 2013-10-28 2015-06-09 Texas Instruments Incorporated Method and apparatus for stopping resin bleed and mold flash on integrated circuit lead finishes
CN104701290A (zh) * 2013-12-06 2015-06-10 上海北京大学微电子研究院 一种多圈引线框qfn封装结构
TWI550784B (zh) * 2014-04-18 2016-09-21 南茂科技股份有限公司 扁平無引腳封裝及其製造方法
CN104103619B (zh) * 2014-06-30 2017-05-24 通富微电子股份有限公司 半导体功率器件的导线强化焊接结构
US10134660B2 (en) * 2017-03-23 2018-11-20 Nxp Usa, Inc. Semiconductor device having corrugated leads and method for forming
CN110193602B (zh) * 2018-02-27 2022-04-22 西门子公司 改善3d打印件内表面质量的方法
CN112614786A (zh) * 2020-12-18 2021-04-06 龙南骏亚电子科技有限公司 一种集成电路板的组装方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740407A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 四方扁平无外引脚封装结构的封装工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202394892U (zh) * 2011-06-30 2012-08-22 天水华天科技股份有限公司 多圈排列双ic芯片封装件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740407A (zh) * 2008-11-25 2010-06-16 三星电子株式会社 四方扁平无外引脚封装结构的封装工艺

Also Published As

Publication number Publication date
CN102222657A (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
CN102222657B (zh) 多圈排列双ic芯片封装件及其生产方法
KR101533866B1 (ko) 통합된 간섭 차폐물을 갖는 반도체 패키지 및 그 제조 방법
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
US7981796B2 (en) Methods for forming packaged products
CN207852653U (zh) 具有天线组件的半导体封装结构
CN103022021A (zh) 半导体装置及其制造方法
CN102163591B (zh) 一种球型光栅阵列ic芯片封装件及其生产方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
US20070278701A1 (en) Semiconductor package and method for fabricating the same
WO2014131152A1 (en) Semiconductor device including alternating stepped semiconductor die stacks
CN102446882A (zh) 一种半导体封装中封装系统结构及制造方法
CN207852888U (zh) 具有天线组件的半导体封装结构
CN102543937A (zh) 一种芯片上倒装芯片封装及制造方法
CN106449525A (zh) 半导体封装件
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN207852654U (zh) 具有天线组件的半导体封装结构
CN101090077A (zh) 半导体封装件及其制法
CN202633291U (zh) 一种芯片上芯片封装结构
CN202394892U (zh) 多圈排列双ic芯片封装件
CN202111082U (zh) 多圈排列ic芯片封装件
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN202384324U (zh) 一种半导体封装中封装系统结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant