CN102522392B - 一种具有接地环的e/LQFP平面封装件及其生产方法 - Google Patents

一种具有接地环的e/LQFP平面封装件及其生产方法 Download PDF

Info

Publication number
CN102522392B
CN102522392B CN201110455061.3A CN201110455061A CN102522392B CN 102522392 B CN102522392 B CN 102522392B CN 201110455061 A CN201110455061 A CN 201110455061A CN 102522392 B CN102522392 B CN 102522392B
Authority
CN
China
Prior art keywords
carrier
chip
lqfp
ground loop
adopt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110455061.3A
Other languages
English (en)
Other versions
CN102522392A (zh
Inventor
李习周
慕蔚
郭小伟
李存满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN201110455061.3A priority Critical patent/CN102522392B/zh
Publication of CN102522392A publication Critical patent/CN102522392A/zh
Application granted granted Critical
Publication of CN102522392B publication Critical patent/CN102522392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种具有接地环的e/LQFP平面封装件，包括粘贴有一至两块IC芯片的载体和环形的接地环，IC芯片通过键合线与内引脚相连接，内引脚与外引脚相连接，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；载体不粘接IC芯片的端面上设置有防溢料环，载体上固封有塑封体，接地环、内引脚、键合线和IC芯片均封装于塑封体内，外引脚位于塑封体外，并处于同一平面，载体下端面位于塑封体外，或者载体下端面也封装于塑封体内。经过晶圆减薄、划片、上芯、压焊等工序制成具有接地环的e/LQFP平面封装件。本封装件避免了在载体上打地线造成的分层或地线脱落现象，载体不镀银，提高了封装的可靠性。

Description

一种具有接地环的e/LQFP平面封装件及其生产方法
技术领域
本发明属于电子信息化元器件制造技术领域，涉及一种具有接地环的e/LQFP平面封装件，本发明还涉及一种该平面封装件的生产方法。
背景技术
80年代开始，电子产品向多功能和轻薄短小方向发展，对封装技术提出了高速化、高密度化的要求，因而开发了SMT封装，SMT封装的代表形式有：PLCC、SOP、SOJ、TSOP、TSSOP、PQFP、QFJ、LQFP、TQFP等。
LQFP（LOW-Profile Quad package）是封装高度为1.4mm的方型扁平式封装技术（QFP），适于高密度细间距的薄型产品封装，属于中端产品封装技术，常用于CP封装，操作方便，可靠性高，其外形尺寸较小，寄生参数小，适应于高频，并且由于其封装密度高，与BGA同引脚封装相比，封装成本低，设备投入低（只需切筋、成形系统，不需要高投入的植球机、回流焊炉和清洗机），市场占有率大。
常规eLQFP（exposed-Pad  Low-Profile Quad package，载体外露的方型扁平式封装技术）的基岛（Pad）一般比较大，当有打地线时，一般都在基岛上打地线，芯片尺寸较大时，受粘接材料（导电胶或绝缘胶）溢出的影响，打线不粘；芯片较小时，芯片面积与载体面积比小（小于40%），由于银与塑封体粘接差，因此载体上易出现离层。
发明内容
为了克服上述现有技术中存在的问题，本发明的目的是提供一种具有接地环的eLQFP平面封装件，解决了现有eLQFP封装件存在的芯片较大打线不粘和芯片较小时载体镀银区易出现扫描离层的问题。
本发明的另一目的是提供一种上述平面封装件的生产方法。
为实现上述目的，本发明所采用的技术方案是，一种具有接地环的e/LQFP平面封装件，包括载体，载体上粘贴有一至两块IC芯片， IC芯片与内引脚通过键合线相连接，内引脚与外引脚相连接，该平面封装件还包括环形的接地环，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；载体不粘接IC芯片的端面上设置有防溢料环，载体上固封有塑封体，接地环、内引脚、键合线和IC芯片均封装于塑封体内，外引脚位于塑封体外，所有的外引脚处于同一平面，载体的下端面位于塑封体外，或者载体的下端面也封装于塑封体内。
载体为长方体，接地环为长方体环，载体的四个侧壁上均设置有多个凸台，相邻两凸台之间设置有凹坑，凸台与接地环不接触，载体长边与相对的接地环长边之间通过两根连筋相连接，载体短边与相对的接地环短边之间通过一根连筋相连接；载体的四角分别通过边筋与接地环的四角相连，接地环的四个角上分别设置有锁定孔；载体不粘接IC芯片的端面设置有防溢料环。
或者，接地环为正方体环，载体为正方体，载体和接地环相对的边之间通过两根连筋相连接，载体的四角分别通过边筋与接地环的四角相连；载体不粘接IC芯片的端面设置有防溢料环。
本发明所采用的另一技术方案是，一种上述具有接地环的e/LQFP平面封装件的生产方法，具体按以下步骤进行：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄时采用防止芯片翘曲工艺；
步骤2：划片
8吋及8吋以下的减薄后的晶圆采用DISC 3350划片机或双刀划片机进行划片；8吋到12吋的减薄后的晶圆采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯
取载体和接地环构成带接地环的引线框架，接地环下端面的位置高于载体上端面的位置，载体通过筋板与接地环相连接；
对于单芯片封装件：
若采用导电胶或绝缘胶粘贴IC芯片，通过导电胶或绝缘胶将一个IC芯片粘贴在载体上，粘完一条引线框架送至收料盒；粘完本批全部IC芯片后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时；
若采用胶膜片粘贴IC芯片，则将贴有胶膜片的IC芯片直接放在载体上进行粘贴，粘完一条引线框架送至收料盒；依同样方法粘完本批全部IC芯片后，将半成品引线框架盒送烘烤，在150℃下，采用防离层烘烤工艺烘烤3小时；
对于双芯片封装件：
 2a.第一次上芯
采用与单芯片封装件上芯相同的方法在载体上粘贴一个IC芯片，并采用与单芯片封装件上芯后相同工艺进行烘烤；
2b.第二次上芯
采用与单芯片封装件上芯相同的方法在载体上粘贴另一个IC芯片，使两个IC芯片并排设置，并采用与单芯片封装件上芯后相同的工艺进行烘烤；
步骤4：压焊
对于单芯片封装件
采用现有普通框架e/LQFP压焊的工艺进行压焊；
对于双芯片封装件
先压焊一个IC芯片与接地环间的键合线，再压焊两个IC芯片之间的键合线，然后压焊已压焊键合线的IC芯片与内引脚间的键合线，最后压焊另一个IC芯片与内引脚间的键合线；
然后，采用与现有e/LQFP普通产品塑封相同的工艺进行塑封，载体下端面封装于塑封体内，或者载体下端面露出塑封体外；
再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
所述步骤1中晶圆减薄的粗磨速度3μm/s～5μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度0.5μm/s～1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度。
所述步骤4中采用平弧方式或反打方式进行压焊。
本发明平面封装件采用具有防分层、防溢料、防载体扭曲，打地线不粘设计的引线框架，缩小载体，提高了封装比（芯片面积/载体比），既可以采用载体不镀银框架，增加塑封料与框架的结合力，载体上不打地线，可避免因打地线而产生的应力造成的分层和打地线不粘现象，可提高可靠性和测试良率。该封装件结构合理简单，具有防分层避免打线脱焊造成缺陷等显著特点，可靠性和测试良率高，适合于高密度窄间距产品的封装。
附图说明
图1是本发明封装件中载体外露单芯片封装件的结构示意图。
图2是本发明封装件中载体不外露单芯片封装件的结构示意图。
图3是本发明封装件中载体外露双芯片封装件的结构示意图。
图4是本发明封装件中载体不外露双芯片封装件的结构示意图。
图5是本发明封装件一种引线框架的结构示意图。
图6是图5所示引线框架中载体与接地环的连接示意图。
图7是本发明封装件中另一种引线框架的结构示意图。
图8是图7所示引线框架中载体与接地环的结构示意图。
图中，1.载体，2.接地环，3.连筋，4.边筋，5.防溢料环，6.内引脚，7.凸台，8.凹坑，9.锁定孔，10.第一粘接材料，11.第一IC芯片，12.第一键合线，13.第二键合线，14.塑封体，15.外引脚，16.第二IC芯片，17.第二粘接材料，18.第三键合线。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明封装件有单芯片封装和双IC芯片平面封装两种形式。
如图1所示，本发明平面封装件中载体外露单芯片封装件的结构，包括载体1和环形的接地环2，载体1通过连筋3与接地环2相连接；接地环2下端面的位置高于载体1上端面的位置，连筋3倾斜设置；载体1下端面设置有防溢料环5，载体1上端面粘接有第一IC芯片11，第一IC芯片11通过第一粘接材料10与载体1粘接，第一粘接材料10采用绝缘胶或导电胶；第一IC芯片11通过第一键合线12与接地环2相连接；第一IC芯片11通过第二键合线13与内引脚6相连接，内引脚6与外引脚15相连接。接地环2、载体1的上端面及侧面、连筋3、第一键合线12、第二键合线13和内引脚6的一端封装于塑封体14内；载体1的下端面和外引脚15位于塑封体14外，所有的外引脚15处于同一平面上。
本发明封装件中载体不外露单芯片封装件，如图2所示，其结构与图1所示载体外露单芯片封装件的结构基本相同，两者之间的区别在于：载体不外露单芯片封装件中载体1的下端面也封装于塑封体14内。
如图3所示，本发明封装件中载体外露双芯片封装件的结构，包括载体1和环形的接地环2，载体1通过连筋3与接地环2相连接；接地环2下端面的位置高于载体1上端面的位置，连筋3倾斜设置；载体1的下端面设置有防溢料环5，载体1上端面并排粘接有第一IC芯片11和第二IC芯片16，第一IC芯片11通过第一粘接材料10与载体1粘接，第一粘接材料10采用绝缘胶、导电胶或胶膜片；第二IC芯片16通过第二粘接材料17与载体1粘接，第二粘接材料17采用绝缘胶、导电胶或胶膜片；第一IC芯片11和第二IC芯片16分别通过第一键合线12与接地环2相连接；第一IC芯片11和第二IC芯片16分别通过第二键合线13与内引脚6相连接，内引脚6与外引脚15相连接；第一IC芯片11通过第三键合线18与第二IC芯片16相连接。接地环2、载体1的上端面及侧面、连筋3、第一键合线12、第二键合线13和内引脚6封装于塑封体14内；载体1的下端面和外引脚15位于塑封体14外；所有的外引脚15处于同一平面上。
双芯片封装件中还有一种载体不外露的封装件，如图4所示，其结构与图3所示的载体外露双芯片封装件的结构基本相同，两者之间存在如下区别：载体不外露双芯片封装件中载体1的下端面也封装于塑封体14内。
载体1和接地环2构成引线框架，该引线框架的结构为两种：其中一种的结构如图5和图6所示，载体1为长方体，接地环2为长方体环，载体1的四个侧壁上均设置有多个凸台7，相邻两凸台7之间设置有凹坑8，凸台7与接地环2不接触，接地环2和载体1间通过连筋3相连；凸台7和凹坑8可增强塑封体14与载体1的结合力，载体1不粘接芯片的端面（背面）加工有一圈凹槽，该凹槽为防溢料环5。载体1长边与相对的接地环2长边之间通过两根连筋3相连接，载体1短边与相对的接地环2短边之间通过一根连筋3相连接；载体1的四个角分别通过边筋4与接地环2的四个角相连；接地环2、载体1、连筋3和边筋4形成四边有空心的倒置的四棱台；接地环2的四个角上分别设置有锁定孔9；边筋4与接地环2的四个角连接后直接与边框相连，锁定孔9既增加了接地环2与塑封体14的结合力，又可减弱切筋成形时外力对塑封体14的影响，提高了产品的可靠性。接地环2以及载体1边沿分布的多个凸台7和凹坑8能增强塑封体14与引线框架的结合力，有效地提高封装件的可靠性和封装良品率。
引线框架的另一种结构如图7和图8所示，接地环2为正方形环，载体1为正方形，载体1的边缘陡直，载体1不粘接芯片的端面（背面）上加工有一圈凹槽，该凹槽为防溢料环5；载体1和接地环2相对的边之间通过两根连筋3相连接，载体1的四个角分别通过边筋4与接地环2的四个角相连；边筋4直接与边框相连，既保证了载体1的平整度，又增加了强度。
为了满足不同封装的需要，上述两种结构引线框架中的载体1有外露和不外露两种；有功率和散热要求的产品封装使用载体1外露引线框架，无功率和散热要求的产品封装使用载体1不外露的引线框架。
单芯片封装件中，第一粘接材料10、第一IC芯片11、第一键合线12、第二键合线13、内引脚6、凸台7、凹坑8、锁定孔9、防溢料环5（载体不外露）和外引脚15形成了电路整体。由第一IC芯片11、载体1、第一键合线12、第二键合线13、内引脚6、接地环2和外引脚15构成了电路的电源和信号通道。
双芯片封装件中，第一键合线12、第二键合线13、第三键合线18、凹坑8、凸台7形成了电路整体。由第一IC芯片11、第二IC芯片16、第一粘接材料10、载体1、第一键合线12、第二键合线13、第三键合线18、接地环2、内引脚6和外引脚15构成了电路的电源和信号通道。
本发明封装件中所有的地线都打在接地环2上，避免了在载体1上打地线时，影响粘接材料不粘或出现应力造成离层的缺陷，并且可缩小载体1的面积，提高了封装比（芯片面积/载体面积）；同时，接地环2有利于增强载体1的强度和保证共面性，使载体1不易扭曲。既增加了塑封体和引线框架的结合力，提高了封装产品的可靠性，又可增强抗击切筋、成形时的剪切力冲击；
本发明具有接地环的e/LQFP平面封装件避免了因在载体1上打地线造成的分层或地线脱落现象，引线框架载体1上不镀银，提高了封装的可靠性；载体1通过连筋3和边筋4与接地环2相连，不仅保证了载体1、接地环2的平整度和强度；而且增加了塑封体14和载体1之间的结合力，进一步提高了封装的可靠性。
不同类型本发明封装件的生产工艺流程如下：
1.单芯片封装件
晶圆减薄—晶圆划片—上芯（导电胶或绝缘胶）及烘烤—压焊—塑封及后固化—切筋—电镀—打印—成形分离—测试—检验—包装—入库。
2.双芯片封装件
晶圆减薄—晶圆划片—双芯片上芯及烘烤—压焊—塑封及后固化—切筋—电镀—打印—成形分离—测试—检验—包装—入库。
本发明还提供了一种上述封装件的生产方法：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄过程中，粗磨速度3μm/s～5μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度0.5μm/s～1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度，减薄时采用防止芯片翘曲工艺；
步骤2：划片
8吋及8吋以下的减薄后的晶圆采用DISC 3350划片机或双刀划片机进行划片；8吋到12吋的减薄后的晶圆采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯
取载体1和接地环2构成带接地环的引线框架，接地环2下端面的位置高于载体1上端面的位置，载体1通过筋板与接地环2相连接；
对于单芯片封装件：
若采用导电胶或绝缘胶粘贴IC芯片，则在粘片机上固定IC芯片，将带接地环的引线框架（载体外露或不外露）送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上导电胶或绝缘胶，该导电胶或绝缘胶为第一粘接材料10，接着吸取一只IC芯片放置在导电胶或绝缘胶上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
若采用胶膜片粘贴IC芯片，则通过胶膜片上芯机将贴有胶膜片的IC芯片直接放在载体1上，使该IC芯片与载体1粘接，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在150℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；
对于双芯片封装件：
 2a.第一次上芯
采用与单芯片上芯相同的方法在引线框架上粘贴第一IC芯片11，并采用与单芯片上芯后相同的设备和工艺条件进行烘烤；
2b.第二次上芯
采用与单芯片上芯相同的方法在引线框架上粘贴第二IC芯片16，第二IC芯片16与第一IC芯片11并排设置，并采用与单芯片上芯后相同的设备和工艺条件进行烘烤；
步骤4：压焊
对于单芯片封装件压焊
采用现有普通框架e/LQFP压焊的设备及工艺进行压焊，键合线采用金线或铜线；
对于双芯片封装件压焊
使用具有细间距低弧度压焊功能的焊线机，先压焊第一IC芯片11与接地环2间的第一键合线12，再压焊第一IC芯片11与和第二芯片IC16间的第三键合线18，然后压焊第一IC芯片11与内引脚6间的第二键合线13，最后压焊第二IC芯片16与内引脚6间的第四键合线18，所有的键合线均采用金线或铜线，压焊时用平弧方式或反打方式；
步骤5：采用与现有e/LQFP普通产品塑封相同的设备和工艺进行塑封；载体1下端面封装于塑封体内，或者载体1下端面露出塑封体外；
步骤6：采用普通LQFP的后固化设备及工艺封装进行后固化；
步骤7：采用与现有普通e/LQFP封装相同的设备和工艺切中筋；
步骤8：采用与现有普通e/LQFP封装相同的设备和工艺进行电镀；
步骤9：采用与现有普通e/LQFP封装相同的设备及其工艺，对电镀后的塑封件依次进行打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例1
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm的减薄晶圆；减薄过程中，粗磨速度5μm/s，粗磨后的晶圆厚度为200μm+胶膜厚度；精磨速度0.5μm/s，精磨后的晶圆厚度为150μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用DISC 3350划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用导电胶粘贴IC芯片，在粘片机上固定IC芯片，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上导电胶，该导电胶为第一粘接材料10，接着吸取一只IC芯片放置在导电胶上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；采用现有普通框架e/LQFP压焊的设备及工艺压焊金线；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封、后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例2
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为200μm的减薄晶圆；减薄过程中，粗磨速度3μm/s，粗磨后的晶圆厚度为250μm +胶膜厚度；精磨速度0.8μm/s，精磨后的晶圆厚度为200μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用双刀划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用绝缘胶粘贴IC芯片，在粘片机上固定IC芯片，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上绝缘胶，该绝缘胶为第一粘接材料10，接着吸取一只IC芯片放置在绝缘胶上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；采用现有普通框架e/LQFP压焊的设备及工艺压焊铜线；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封，载体1下端面封装于塑封体内，再进行后固化、切中筋、电镀；打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例3
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为175μm的减薄晶圆；减薄过程中，粗磨速度4μm/s，粗磨后的晶圆厚度为225μm +胶膜厚度；精磨速度0.5μm/s，精磨后的晶圆厚度为175μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用胶膜片粘贴IC芯片，通过胶膜片上芯机将贴有胶膜片的IC芯片直接放在载体1上，使该IC芯片与载体1粘接，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在150℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；采用现有普通框架e/LQFP压焊的设备及工艺压焊金线；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封，载体1下端面露出塑封体外；再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例4
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为160μm的减薄晶圆；减薄过程中，粗磨速度5μm/s，粗磨后的晶圆厚度为210μm +胶膜厚度；精磨速度0.6μmum/s，精磨后的晶圆厚度为160μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用DISC 3350划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用导电胶粘贴IC芯片，则在粘片机上固定IC芯片，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上导电胶，该导电胶为第一粘接材料10，接着吸取一只IC芯片放置在导电胶上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；然后按粘接第一IC芯片11的方法在载体1上粘接第二IC芯片16，第二IC芯片16与第一IC芯片11并排设置，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；使用具有细间距低弧度压焊功能的焊线机，先压焊第一IC芯片11与接地环2间的第一键合线12，再压焊第一IC芯片11与和第二芯片IC16间的第三键合线18，然后压焊第一IC芯片11与内引脚6间的第二键合线13，最后压焊第二IC芯片16与内引脚6间的第四键合线18，压焊时用平弧方式；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封，载体1下端面封装于塑封体内，再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例5
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为170μm的减薄晶圆；减薄过程中，粗磨速度4μm/s，粗磨后的晶圆厚度为220μm+胶膜厚度；精磨速度0.9μmum/s，精磨后的晶圆厚度为170μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用双刀划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用绝缘胶粘贴IC芯片，则在粘片机上固定IC芯片，将带接地环的引线框架送至上料台，粘片机抓取一条引线框架送入轨道，传送至粘片台后在载体1上点上绝缘胶，该绝缘胶为第一粘接材料10，接着吸取一只IC芯片放置在导电胶上，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；然后按粘接第一IC芯片11的方法在载体1上粘接第二IC芯片16，第二IC芯片16与第一IC芯片11并排设置，在175℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；使用具有细间距低弧度压焊功能的焊线机，先压焊第一IC芯片11与接地环2间的第一键合线12，再压焊第一IC芯片11与和第二芯片IC16间的第三键合线18，然后压焊第一IC芯片11与内引脚6间的第二键合线13，最后压焊第二IC芯片16与内引脚6间的第四键合线18，压焊时用平弧方式；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封，载体1下端面露出塑封体外，再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
实施例6
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为190μm的减薄晶圆；减薄过程中，粗磨速度3μm/s，粗磨后的晶圆厚度为240μm +胶膜厚度；精磨速度0.8μmum/s，精磨后的晶圆厚度为190μm+胶膜厚度，减薄时采用防止芯片翘曲工艺；采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；采用胶膜片粘贴IC芯片，通过胶膜片上芯机将贴有胶膜片的IC芯片直接放在载体1上，使该IC芯片与载体1粘接，该IC芯片为第一IC芯片11，粘完一条引线框架送至收料盒；依同样方法粘完本批全部第一IC芯片11后，将半成品引线框架盒送烘烤，在150℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；然后按粘接第一IC芯片11的方法在载体1上粘接第二IC芯片16，第二IC芯片16与第一IC芯片11并排设置，在150℃下，采用防离层烘烤工艺烘烤3小时，使用的烘箱同普通LQFP产品烘烤；使用具有细间距低弧度压焊功能的焊线机，先压焊第一IC芯片11与接地环2间的第一键合线12，再压焊第一IC芯片11与和第二芯片IC16间的第三键合线18，然后压焊第一IC芯片11与内引脚6间的第二键合线13，最后压焊第二IC芯片16与内引脚6间的第四键合线18，压焊时反打方式；采用与现有e/LQFP普通产品相同的设备和工艺进行塑封，载体1下端面露出塑封体外，再进行后固化、切中筋、电镀、打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
虽然结合优选实施例已经示出并描述了本发明，本领域技术人员可以人理解，在不违背所附权利要求限定的本发明的精神和范围的前提下可以进行修改和变换。

Claims (3)

1.一种具有接地环的e/LQFP平面封装件的生产方法，其特征在于，采用该方法生产的e/LQFP平面封装件包括载体（1），载体（1）上粘贴有一至两块IC芯片， IC芯片与内引脚（6）通过键合线相连接，内引脚（6）与外引脚（15）相连接，其特征在于，该平面封装件还包括环形的接地环（2），接地环（2）下端面的位置高于载体（1）上端面的位置，载体（1）通过筋板与接地环（2）相连接；载体（1）不粘接IC芯片的端面上设置有防溢料环（5），载体（1）上固封有塑封体（14），接地环（2）、内引脚（6）、键合线和IC芯片均封装于塑封体（14）内，外引脚（15）位于塑封体（14）外，所有的外引脚（15）处于同一平面，所述载体（1）的下端面位于塑封体（14）外，或者载体（1）的下端面也封装于塑封体（14）内；
所述载体（1）为长方体，接地环（2）为长方体环，载体（1）的四个侧壁上均设置有多个凸台（7），相邻两凸台（7）之间设置有凹坑（8），凸台（7）与接地环（2）不接触，载体（1）长边与相对的接地环（2）长边之间通过两根连筋（3）相连接，载体（1）短边与相对的接地环（2）短边之间通过一根连筋（3）相连接；载体（1）的四角分别通过边筋（4）与接地环（2）的四角相连，接地环（2）的四个角上分别设置有锁定孔（9）；载体（1）不粘接IC芯片的端面设置有防溢料环（5）；
该e/LQFP平面封装件的生产，具体按以下步骤进行：
步骤1：晶圆减薄
用现有工艺方法对晶圆进行减薄，得到最终减薄厚度为150μm～200μm的减薄晶圆；减薄时采用防止芯片翘曲工艺；
步骤2：划片
8吋及8吋以下的减薄后的晶圆采用DISC 3350划片机或双刀划片机进行划片；8吋到12吋的减薄后的晶圆采用A-WD-300TXB划片机进行划片；划片时，控制划片进刀速度≤10mm/s，并采用防碎片、防裂纹划片工艺软件控制技术；
步骤3：上芯
采用接地环（2）和载体（1）组成带接地环的引线框架，接地环（2）下端面的位置高于载体（1）上端面的位置，接地环（2）和载体（1）通过筋板相连接；
对于单芯片封装件：
若采用导电胶或绝缘胶粘贴IC芯片，通过导电胶或绝缘胶将一个IC芯片粘贴在载体（1）上，粘完一条引线框架送至收料盒；粘完本批全部IC芯片后，将半成品引线框架盒送烘烤，在175℃下，采用防离层烘烤工艺烘烤3小时；
若采用胶膜片粘贴IC芯片，则将贴有胶膜片的IC芯片直接放在载体（1）上进行粘贴，粘完一条引线框架送至收料盒；依同样方法粘完本批全部IC芯片后，将半成品引线框架盒送烘烤，在150℃下，采用防离层烘烤工艺烘烤3小时；
对于双芯片封装件：
 2a.第一次上芯
采用与单芯片封装件上芯相同的方法在载体（1）上粘贴一个IC芯片，并采用与单芯片封装件上芯后相同工艺进行烘烤；
2b.第二次上芯
采用与单芯片封装件上芯相同的方法在载体（1）上粘贴另一个IC芯片，使两个IC芯片并排设置，并采用与单芯片封装件上芯后相同的工艺进行烘烤；
步骤4：压焊
对于单芯片封装件
采用现有普通框架e/LQFP压焊的工艺进行压焊；
对于双芯片封装件
先压焊一个IC芯片与接地环（2）间的键合线，再压焊两个IC芯片之间的键合线，然后压焊已压焊键合线的IC芯片与内引脚（6）间的键合线，最后压焊另一个IC芯片与内引脚间的键合线；
步骤5：采用与现有e/LQFP普通产品塑封相同工艺进行塑封；载体（1）下端面封装于塑封体内，或者载体（1）下端面露出塑封体外；
步骤6：采用普通LQFP的后固化工艺封装进行后固化；
步骤7：采用与现有普通e/LQFP封装相同的工艺切中筋；
步骤8：采用与现有普通e/LQFP封装相同的工艺进行电镀；
步骤9：采用与现有普通e/LQFP封装相同的工艺，对电镀后的塑封件依次进行打印、测试、检验、入库，制得具有接地环的e/LQFP平面封装件。
2.根据权利要求1所述的具有接地环的e/LQFP平面封装件的生产方法，其特征在于，所述步骤1中晶圆减薄的粗磨速度3μm/s～5μm/s，粗磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度+50μm；精磨速度0.5μm/s～1.0μmum/s，精磨后的晶圆厚度为晶圆最终减薄厚度+胶膜厚度。
3.根据权利要求1所述的具有接地环的e/LQFP平面封装件的生产方法，其特征在于，所述步骤4中采用平弧方式或反打方式进行压焊。
CN201110455061.3A 2011-12-31 2011-12-31 一种具有接地环的e/LQFP平面封装件及其生产方法 Active CN102522392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110455061.3A CN102522392B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP平面封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110455061.3A CN102522392B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP平面封装件及其生产方法

Publications (2)

Publication Number Publication Date
CN102522392A CN102522392A (zh) 2012-06-27
CN102522392B true CN102522392B (zh) 2014-11-05

Family

ID=46293260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110455061.3A Active CN102522392B (zh) 2011-12-31 2011-12-31 一种具有接地环的e/LQFP平面封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102522392B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337483B (zh) * 2013-05-14 2016-07-06 天水华天科技股份有限公司 一种超薄型vsop封装件及其生产方法
CN104332453A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 基于塑封式ipm引线框架的双边固定散热结构
CN105097749B (zh) * 2014-04-15 2019-01-08 恩智浦美国有限公司 组合的qfn和qfp半导体封装
CN109243986B (zh) * 2018-08-20 2020-04-14 浙江亚芯微电子股份有限公司 一种多芯片封装工艺
CN111816576B (zh) * 2020-07-01 2022-09-30 浙江亚芯微电子股份有限公司 3d封装工艺
CN112563233B (zh) * 2020-12-09 2023-04-11 天水七四九电子有限公司 一种平面封装件及其生产方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN101740536A (zh) * 2008-11-19 2010-06-16 联发科技股份有限公司 半导体封装
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN102222656A (zh) * 2010-04-13 2011-10-19 联发科技股份有限公司 应用于高速数据传输的导线架封装结构
CN202394965U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740536A (zh) * 2008-11-19 2010-06-16 联发科技股份有限公司 半导体封装
CN101697348A (zh) * 2009-10-11 2010-04-21 天水华天科技股份有限公司 一种小载体四面扁平无引脚封装件及其制备方法
CN102222656A (zh) * 2010-04-13 2011-10-19 联发科技股份有限公司 应用于高速数据传输的导线架封装结构
CN102222657A (zh) * 2011-06-30 2011-10-19 天水华天科技股份有限公司 多圈排列双ic芯片封装件及其生产方法
CN202394965U (zh) * 2011-12-31 2012-08-22 天水华天科技股份有限公司 一种具有接地环的e/LQFP平面封装件

Also Published As

Publication number Publication date
CN102522392A (zh) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102522392B (zh) 一种具有接地环的e/LQFP平面封装件及其生产方法
US6943450B2 (en) Packaged microelectronic devices and methods of forming same
TW579581B (en) Semiconductor device with chip separated from substrate and its manufacturing method
CN102522391B (zh) 一种具有接地环的e/LQFP堆叠封装件及其生产方法
TWI404148B (zh) Semiconductor device and manufacturing method thereof
CN102437147B (zh) 密节距小焊盘铜线键合双ic芯片堆叠封装件及其制备方法
CN102437141B (zh) 密节距小焊盘铜线键合单ic芯片封装件及其制备方法
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
US7247933B2 (en) Thin multiple semiconductor die package
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
US20080246129A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN202394966U (zh) 一种具有接地环的e/LQFP堆叠封装件
CN202394965U (zh) 一种具有接地环的e/LQFP平面封装件
CN112563233B (zh) 一种平面封装件及其生产方法
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN103021882A (zh) 一种基于磨屑塑封体的扁平封装件制作工艺
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
JPH08153819A (ja) ボールグリッドアレイ型半導体パッケージの製造方法
CN202178252U (zh) 多圈排列无载体双ic芯片封装件
CN202339915U (zh) 密节距小焊盘铜线键合单ic芯片封装件
CN202736909U (zh) 一种引线框架的宝塔式ic芯片堆叠封装件
JP2001085604A (ja) 半導体装置
CN203339152U (zh) 一种基于冲压框架的单芯片扁平封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant