CN202196776U - 一种扁平无载体无引线引脚外露封装件 - Google Patents

一种扁平无载体无引线引脚外露封装件 Download PDF

Info

Publication number
CN202196776U
CN202196776U CN201120197483.0U CN201120197483U CN202196776U CN 202196776 U CN202196776 U CN 202196776U CN 201120197483 U CN201120197483 U CN 201120197483U CN 202196776 U CN202196776 U CN 202196776U
Authority
CN
China
Prior art keywords
chip
pin
bonding line
packaging part
interior pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201120197483.0U
Other languages
English (en)
Inventor
郭小伟
刘建军
陈欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN TIANSHENG ELECTRONICS CO Ltd filed Critical XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority to CN201120197483.0U priority Critical patent/CN202196776U/zh
Application granted granted Critical
Publication of CN202196776U publication Critical patent/CN202196776U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本实用新型公开了一种扁平无载体无引线引脚外露封装件，包括引线框架及其上设置的内引脚，内引脚上设置有IC芯片，IC芯片通过键合线与内引脚相连接，该IC芯片通过该IC芯片自身携带的IC芯片凸点与内引脚相连接。本实用新型封装件将芯片直接粘贴于引线框架引脚上，使得芯片与框架结合特别好，并且膜厚度均匀，偏差也非常小；键合线直接从芯片打到引线框架内引脚上，或者从芯片打到芯片上，从而大大缩短了键合线长度，节省材料，且此框架可以采用倒装IC芯片封装。

Description

一种扁平无载体无引线引脚外露封装件
技术领域
本实用新型属于集成电路封装制造技术领域，涉及一种IC芯片封装结构，具体涉及一种扁平无载体无引线引脚外露封装件。
背景技术
DFN系列微小形封装集成电路是近几年发展起来的，为满足手机、MP3、MP4等超薄型电子产品的发展需要应用而生的一种新型微小形封装。具有无引脚、贴装占有面积小、安装高度低等特点，而且引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30％～50％。所以，该微小型封装能提供卓越的电性能，同时，通过外露的引线框架焊盘提供了出色的散热性能。但现有的普通DFN封装，只用于一般产品，没有高可靠性要求，使用的引线框架没有专门的防分层缺陷设计要求，使用的封装材料也是一般材料。同时，在制造过程中没有采取防缺陷(分层)工艺措施，导致普通DFN封装存在以下不足：
1)集成电路芯片和载体的结合力不好，当受外界环境变化的影响时，会造成产品内部产生分层缺陷，致使性能褪化，甚至失效；
2)载体背面和塑封料的结合力不好，当受外界环境的影响，会造成产品产生缺陷(分层)；或外露载体(基岛)上有较厚的溢料，给后续去溢料带来困难，增加了产生分层缺陷的几率；
3)DFN封装的第一脚位置不易区分，对封装制造过程和客户使用带来了不必要的麻烦。
实用新型内容
为了克服上述现有技术中存在的缺点，本实用新型的目的是提供一种扁平无载体无引线引脚外露封装件，能够使集成电路芯片和引线框架内引脚之间结合牢固，不受外界环境的影响。
为实现上述目的，本实用新型所采用的技术方案是：
一种扁平无载体无引线引脚外露封装件，包括引线框架及其上设置的内引脚1，内引脚1上设置有IC芯片，该IC芯片通过键合线与内引脚1相连接，所述的IC芯片自身带有IC芯片凸点11，IC芯片通过IC芯片凸点11与内引脚1相连接。
所述的IC芯片上通过DAF膜粘接有另一IC芯片，该另一IC芯片通过另一键合线与内引脚1相连接，该另一IC芯片还通过第三条键合线与IC芯片相连接。
所述的IC芯片上焊接有自身携带有IC芯片凸点11的第三块IC芯片，该第三块IC芯片通过另一键合线与内引脚1相连接，该第三块IC芯片还通过第三条键合线与IC芯片相连接。
本实用新型IC芯片封装件通过DAF膜将芯片直接粘贴于引线框架引脚上，使得芯片与框架结合特别好，并且膜厚度均匀，偏差也非常小；键合线直接从芯片打到引线框架内引脚上，或者从芯片打到芯片上，从而大大缩短了键合线长度，节省材料，且此框架可以采用倒装IC芯片封装。
附图说明
图1是本实用新型封装件单芯片倒装封装的结构图。
图2是图1的剖视图。
图3是本实用新型封装件多芯片堆叠式下层芯片倒装封装的结构示意图。
图4是图3的剖视图。
图5是本实用新型封装件多芯片堆叠式上层芯片倒装封装的结构示意图。
图6是图5的剖视图。
具体实施方式
下面结合附图对本实用新型进行详细说明。
本实用新型封装件包括单芯片倒装封装和多芯片堆叠式倒装封装。
如图1和图2所示，本实用新型封装件单芯片倒装封装的结构，包括引线框架及其上设置的内引脚1，内引脚1上焊接有第二IC芯片6，第二IC芯片6上带有IC芯片凸点11，IC芯片凸点11通过焊料12与内引脚1焊合，第二IC芯片6通过IC芯片凸点11与内引脚1相连接；内引脚1的表面固封有塑封体5；第二IC芯片6和IC芯片凸点11均封装于塑封体5内。
上述单芯片倒装封装通过倒装技术将IC芯片倒过来直接贴于引线框架上，省去了IC芯片与内引脚1间的键合线。塑封料5包围的引线框架内引脚1、IC芯片凸点11、第二IC芯片6和焊料12构成了电路整体，并且塑封体5对第二IC芯片6、IC芯片凸点11、内引脚1和焊料12起到了支撑保护作用，内引脚1、第二IC芯片6及IC芯片凸点11构成了电路的电源和信号通道。由于该封装件可以进行芯片倒装封装，直接将IC芯片凸点11通过焊料12粘贴于引线框架上而不用打线，避免了塑封过程中的冲线、塌丝等问题，还可以节省成本。
本实用新型封装件多芯片堆叠式下层芯片倒装封装的结构，如图3和图4所示，包括引线框架及其上设置的内引脚1，内引脚1上焊接有第二IC芯片6，第二IC芯片6带有IC芯片凸点11，该IC芯片凸点11通过焊料12与内引脚1焊合，第二IC芯片6通过IC芯片凸点11与内引脚1相连接；第二IC芯片6上通过第二DAF膜7粘接有第三IC芯片8，第三IC芯片8通过第三键合线10与内引脚1相连接；内引脚1上固封有塑封体5。IC芯片凸点11、第二IC芯片6、第二DAF膜7、第三IC芯片8和第三键合线10均封装于塑封体5内。
多芯片堆叠式下层芯片倒装封装中塑封体5包围的第三IC芯片8、第二DAF膜7、第三键合线10、第二IC芯片6、IC芯片凸点11及内引脚1构成电路整体，并且塑封体5对第三IC芯片8、第二IC芯片6及第三键合线10起到了支撑和保护作用。第三IC芯片8、第二IC芯片6、第三键合线10及内引脚1构成了电路的电源和保护通道。
如图5和图6所示，本实用新型封装件多芯片堆叠式上层芯片倒装封装的结构，包括引线框架及其上设置的内引脚1，内引脚1上通过第一DAF膜2粘接有第一IC芯片3，第一IC芯片3上焊接有第二IC芯片6，第二IC芯片6带有IC芯片凸点11，该IC芯片凸点11通过焊料12与第一IC芯片3焊合，第二IC芯片6通过IC芯片凸点11与第一IC芯片3相连接，第二IC芯片6通过第三键合线10与内引脚1相连接；内引脚1上固封有塑封体5。第一DAF膜2、第一IC芯片3、IC芯片凸点11、第二IC芯片6和第三键合线10均封装于塑封体5内。
多芯片堆叠式上层芯片倒装中塑封体5包围的第二IC芯片6、第一键合线4、IC芯片凸点11、第一IC芯片3、第一DAF膜2及内引脚1构成电路整体，并且塑封体5对第二IC芯片6、第一IC芯片3及第一键合线4起到支撑和保护作用。第二IC芯片6、第一键合线4、第一IC芯片3及内引脚1构成电路的电源和保护通道。
多芯片堆叠式封装形式，可以将多个芯片集成于一个塑封体内，集成度高、产品尺寸非常小，能够满足集成电路封装高性能、小载体、薄外形的要求。
第一键合线4、第二键合线9和第三键合线10采用金线或铜线。
本实用新型封装件包括框架内引脚、芯片、DAF膜、键合线、塑封体，引线框架通过DAF膜与芯片相连接。传统集成电路封装的上芯过程，采用粘片胶粘片，溢胶量很难控制，而且容易产生分层和粘片厚度不均匀等缺陷，本实用新型采用DAF膜粘片，将芯片用DAF直接粘贴于框架上，芯片与框架100％结合，且胶膜的厚度均匀，偏差在±25μm，上芯的良率极高。
本封装件具有无载体无引脚的特点，将芯片直接与引线框架表面相结合，打线时直接将键合线从芯片打到管脚上，十分方便；其管脚排列非常密集，能够使整个塑封体的宽度在1.2mm～2.2mm之间，可极大地减小产品尺寸，还可以在具备足够引脚间隙的情况下进行倒装封装。
无载体封装中IC芯片的尺寸可以尽可能减小，IC芯片可以直接贴在引线框架上，键合线可以从IC芯片打到引线框架内引脚上，也可以从芯片直接打到另一个芯片上，从而大大缩短键合线的长度，节省材料，并且可以减小封装尺寸。
本塑封件的生产工艺流程如下：
1)单芯片倒装封装
晶圆减薄→划片→倒装上芯&回流焊→底部胶填充&固化→塑封→后固化→电镀→打印→产品分离→外观检验→测试编带包装→入库。
2)多芯片堆叠式下层芯片倒装封装
晶圆减薄→划片→倒装上芯&回流焊→底部胶填充&固化→二次上芯→压焊→塑封→后固化→电镀→打印→产品分离→外观检验→测试编带包装→入库。
3)多芯片堆叠式上层芯片倒装封装
晶圆减薄→划片→一次上芯→倒装上芯&回流焊→胶填充&固化→压焊→塑封→后固化→电镀→打印→产品分离→外观检验→测试编带包装→入库。
晶圆减薄工序中采用防止芯片翘曲工艺。划片时，8时及8时以下的晶圆采用DISC 3350划片机或双划片机进行划片，8时到12时晶圆采用PG300RM/TCN划片机划片，并应用防碎片、防裂纹划片工艺软件控制技术。选用低吸湿(吸湿率≤0.25％)、低应力(膨胀系数α1≤1)的环保型塑封。采用超薄型封装防翘曲工艺，解决封装过程中冲丝、翘曲和离层的难题。电镀工序前，先去溢料，采用热煮软化和高压水冲击相结合的去溢料工艺，先将后固化后的塑封件放入配有S700系列等化学材料的软化液槽中浸泡25min～40min，然后将该塑封件送到高压水去溢料机上，通过高压水的压力和冲刷力，将塑封件上泡软的溢料打掉，达到去溢料效果；再在全自动电镀线电镀，电镀后烘烤2小时。采用双刀切割机，将单元产品从框架上分离，在切割分离过程中考虑防胶体技术。
多芯片堆叠封装使用具备胶膜片和粘片胶膜粘片的上芯机，采用胶膜片(DAF膜)，注意控制溢出量和胶膜片尺寸(最好略小于芯片)。胶膜片上芯两次都要烘烤，采用防分层烘烤工艺。多芯片堆叠封装由于芯片与芯片、芯片与引脚、同一芯片焊盘上既有芯片与芯片、又有芯片与内引脚打线，并且芯片与芯片间焊线短，而芯片到内引脚间的焊线较长。采用叠层打线和反向打线工艺，使用精度较高的多功能键合机，满足高低弧、短线打线和反向打线功能。多芯片堆叠封装考虑到上层芯片与下层芯片间焊线较短，塑封有开路的潜在隐患，上层芯片焊点与内引脚间的焊线较长，冲弯率大或存在短路隐患，需采用多段注塑防冲丝、防离层工艺技术，满足工艺质量要求。

Claims (3)

1.一种扁平无载体无引线引脚外露封装件，包括引线框架及其上设置的内引脚(1)，内引脚(1)上设置有IC芯片，该IC芯片通过键合线与内引脚(1)相连接，其特征在于，所述的IC芯片自身带有IC芯片凸点(11)，IC芯片通过IC芯片凸点(11)与内引脚(1)相连接。
2.根据权利要求1所述的一种扁平无载体无引线引脚外露封装件，其特征在于，所述的IC芯片上通过DAF膜粘接有另一IC芯片，该另一IC芯片通过另一键合线与内引脚(1)相连接，该另一IC芯片还通过第三条键合线与IC芯片相连接。
3.根据权利要求1所述的一种扁平无载体无引线引脚外露封装件，其特征在于，所述的IC芯片上焊接有自身携带有IC芯片凸点(11)的第三块IC芯片，该第三块IC芯片通过另一键合线与内引脚(1)相连接，该第三块IC芯片还通过第三条键合线与IC芯片相连接。
CN201120197483.0U 2011-06-13 2011-06-13 一种扁平无载体无引线引脚外露封装件 Expired - Lifetime CN202196776U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201120197483.0U CN202196776U (zh) 2011-06-13 2011-06-13 一种扁平无载体无引线引脚外露封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201120197483.0U CN202196776U (zh) 2011-06-13 2011-06-13 一种扁平无载体无引线引脚外露封装件

Publications (1)

Publication Number Publication Date
CN202196776U true CN202196776U (zh) 2012-04-18

Family

ID=45951675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201120197483.0U Expired - Lifetime CN202196776U (zh) 2011-06-13 2011-06-13 一种扁平无载体无引线引脚外露封装件

Country Status (1)

Country Link
CN (1) CN202196776U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071078A (zh) * 2014-08-22 2019-07-30 苏州日月新半导体有限公司 扁平无引脚封装体
CN114646423A (zh) * 2022-03-15 2022-06-21 无锡胜脉电子有限公司 一种高可靠性绝压压力传感器及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071078A (zh) * 2014-08-22 2019-07-30 苏州日月新半导体有限公司 扁平无引脚封装体
CN114646423A (zh) * 2022-03-15 2022-06-21 无锡胜脉电子有限公司 一种高可靠性绝压压力传感器及封装方法

Similar Documents

Publication Publication Date Title
CN101442035B (zh) 一种扁平无引线封装件及其生产方法
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN102263078A (zh) 一种wlcsp封装件
CN103022021A (zh) 半导体装置及其制造方法
CN104332462B (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN101697348A (zh) 一种小载体四面扁平无引脚封装件及其制备方法
JP2011142264A (ja) 半導体装置の製造方法
CN103456645B (zh) 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
WO2012068763A1 (zh) 一种无载体栅格阵列ic芯片封装件及其制备方法
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN103219324A (zh) 堆叠式半导体芯片封装结构及工艺
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN101694838A (zh) 一种双扁平无引脚封装件及其生产方法
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN102842558A (zh) 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102222658A (zh) 多圈排列ic芯片封装件及其生产方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102842560A (zh) 一种wlcsp多芯片堆叠式封装件及其封装方法
CN102842551A (zh) 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN110648991A (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C53 Correction of patent of invention or patent application
C56 Change in the name or address of the patentee

Owner name: HUATIAN TECHNOLOGY (XI'AN) CO., LTD.

Free format text: FORMER NAME: XI'AN TIANSHENG ELECTRONICS CO., LTD.

CB03 Change of inventor or designer information

Inventor after: Guo Xiaowei

Inventor after: Liu Jianjun

Inventor after: Pu Hongming

Inventor after: Ma Mianzhi

Inventor after: Chen Xin

Inventor before: Guo Xiaowei

Inventor before: Liu Jianjun

Inventor before: Chen Xin

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: GUO XIAOWEI LIU JIANJUN CHEN XIN TO: GUO XIAOWEI LIU JIANJUN PU HONGMING MA MIANZHI CHEN XIN

CP01 Change in the name or title of a patent holder

Address after: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Patentee after: Huatian Technology (Xi'an) Co., Ltd.

Address before: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Patentee before: Xi'an TianSheng Electronics Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20120418