CN101694838A - 一种双扁平无引脚封装件及其生产方法 - Google Patents

一种双扁平无引脚封装件及其生产方法 Download PDF

Info

Publication number
CN101694838A
CN101694838A CN200910117517A CN200910117517A CN101694838A CN 101694838 A CN101694838 A CN 101694838A CN 200910117517 A CN200910117517 A CN 200910117517A CN 200910117517 A CN200910117517 A CN 200910117517A CN 101694838 A CN101694838 A CN 101694838A
Authority
CN
China
Prior art keywords
carrier
plastic
chip
sealed body
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910117517A
Other languages
English (en)
Inventor
郭小伟
慕蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN200910117517A priority Critical patent/CN101694838A/zh
Publication of CN101694838A publication Critical patent/CN101694838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种双扁平无引脚封装件及其生产方法，其封装载体设有单载体封装，或双载体封装两种形式；所述塑封体包括上塑封体和下塑封体；上、下塑封体将载体从上、下双面包围封装不外露。上塑封体包围载体上表面及侧面、粘接材料、IC芯片、键合线、内引脚的上表面、载体间的凹槽；下塑封体包围载体下表面的凹坑、内引脚下端的凹坑及载体的下侧面。经过减薄、划片、上芯、压焊、塑封、电镀、切割等工艺程序加工生产。本发明的特点是载体缩小，不仅节约塑封料成本显著，而且可实现便携式产品薄型、小型化封装。载体双面封装不外露，克服了翘曲和易产生离层的隐患，解决了载体溢料去除不干净问题。上下塑封体起到降低翘曲度作用。

Description

一种双扁平无引脚封装件及其生产方法
技术领域
本发明涉及电子信息自动化元器件制造技术领域，尤其涉及到双扁平无引脚封装件，本发明还包括该封装件的生产方法。
背景技术
近年来，移动通信和移动计算机领域的便捷式电子机器市场火爆，直接推动了小型封装和高密度组装技术的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小(尤其是封装高度小于1mm)。封装后的连接可靠性尽可能提高，适应无铅化焊接(保护环境)和力图降低成本。
DFN(Dual Flat No Package)型集成电路封装技术是近几年发展起来的一种新型微小形封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、手机、MP3、MP4等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的双扁平无引脚封装件，载体外露，塑封料只包封住载体上表面的IC芯片、键合线、载体下表面一圈和引脚的上表面及侧面，属于单面封装，容易产生翘曲，靠后固化模具加压矫正，仍存在产生翘曲和离层隐患，并且有载体背面溢料去除不干净的现象。同时，现有的DFN一般厚度控制在0.82mm～1.0mm，满足不了超薄型封装产品的需要。
发明内容
本发明的目的就是针对目前普通双扁平无引脚封装(DFN)单面封装塑封时翘曲，存在产生离层的隐患和载体背面溢料去除不干净等现象，提供一种载体不外露的双扁平无引脚封装件，并且提供一种0.75mm薄型DFN(TDFN)和0.50mm超薄型DFN(UDFN)封装方法。
本发明的目的通过下述技术方案实现：
一种双扁平无引脚封装件，包括引线框架载体、粘片胶、IC芯片、IC芯片上的焊盘、键合线、框架内引脚及塑封体。所述封装载体设有单载体封装，载体下表面设有凹坑；所述塑封体包括上塑封体和下塑封体；上塑封体和下塑封体将载体从上、下双面包围封装，不外露。
所述封装载体设有双载体封装；所述塑封体包括上塑封体和下塑封体；上塑封体和下塑封体将载体从上、下双面包围封装，不外露。
所述双载体的每个载体下表面设有凹坑，两个凹坑之间设一棱。
所述上塑封体包围引线框架载体的上表面及侧面、粘接材料、IC芯片、键合线、内引脚的上表面、载体间的凹槽；所述下塑封体包围载体下表面的凹坑、内引脚下端的凹坑，载体的下侧面；上、下塑封体连同被包围的部分构成电路的整体。
上述封装件按下述方法和步骤生产：
a、减薄
封装成形为0.75mm，晶圆厚度为70μm～220μm。
b、划片
180μm～220μm晶圆划片同普通DFN划片工艺，150μm及其以下厚度的晶圆采用双刀划片机及其工艺；
c、上芯、粘片
d、压焊
采用低弧度压焊工艺，弧度在150μm以内；
e、塑封
上塑封体厚0.30mm～0.55mm，下塑封体0.10mm，选择膨胀系数：α1≤1，α2≤3.5的低应力、吸水率：0.40％的塑封料，并使用自动包封系统的多段注塑程序，调整控制塑封过程，防止冲线和芯片表面分层。
f、电镀
采用自动电镀线电镀；
g、切割、分离
先沿载体背面中间的棱切割0.11mm±0.015mm深度，将一个大载体分割成2个小载体；再切割分离、产品自动入管或入料盘同普通DFN。
所述芯片采用堆叠封装时，下层芯片70μm～90μm，上层芯片130μm～150μm；上芯时下面芯片采用导电胶或绝缘胶，工艺同普通DFN上芯；上层芯片采用绝缘胶使用上芯机上芯。
封装成形为0.5mm时：
a、减薄、划片
IC芯片厚度为70μm～90μm；
b、划片
划片使用双刀划片机及操作工艺方法；
c、上芯、粘片
粘片厚度在20μm以内，采用绝缘胶或着绝缘胶膜两种工艺；
d、压焊
采用超低弧度压焊工艺，弧高在100μm以内。
本发明的特点是载体缩小，不仅节约塑封料成本显著，而且可实现便携式产品薄型(1.0mm以下)、小型化封装。载体双面封装不外露，克服了翘曲和易产生离层的隐患，解决了载体溢料去除不干净问题。上下塑封体起到降低或缓解翘曲度的作用。
附图说明
图1双扁平无引脚封装单载体产品剖视图；
图2双扁平无引脚封装双载体产品剖视图；
图3双扁平无引脚封装双载体产品图背面图。
具体实施方式
下面结合附图对本发明进行详细说明：
一种双扁平无引脚封装件，包括引线框架载体、粘片胶、IC芯片、IC芯片上的焊盘、键合线、框架内引脚及塑封体。本发明封装载体设有单载体封装，或双载体封装两种形式。单载体封装的载体1下表面设有凹坑9；所述塑封体包括上塑封体8和下塑封体15，将载体从上、下双面包围封装，不外露。
单载体封装由引线框架载体1通过粘片胶3粘接IC芯片4，IC芯片4上的焊盘通过键合线6与引线框架的内引脚5相连，构成电路的电流和信号通道。粘片胶3可以是导电胶或导电胶膜、绝缘胶或绝缘胶膜。上塑封体8包围IC芯片4、粘片胶3的侧面、引线框架载体1的上表面、内引线脚5的上表面及IC芯片4上的焊盘与内引线脚5上表面的键合线6；下塑封体13包围载体1下表面的凹坑9及侧面、以及内引线脚5底面的凹槽7。上塑封体8和下塑封体15及其包围部分构成了电路的整体。
双载体封装设有载体1、载体2封装；载体1下表面设有凹坑9，载体2下表面设有凹坑13，凹坑9和13之间设一棱14，棱14在切割时被切割线16切开，将载体1和载体2分开。塑封体包括上塑封体8和下塑封体15；上塑封体8和下塑封体15将载体从上、下双面包围封装，不外露。
双载体封装由引线框架载体1和载体2通过粘片胶3和粘片胶10粘接IC芯片4和IC芯片11，IC芯片4和IC芯片11上的焊盘通过键合线6与引线框架的内引脚5相连，构成电路的电流和信号通道。上塑封体8包围IC芯片4和IC芯片11、粘片胶3和粘片胶10的侧面、引线框架载体1和载体2的上表面、内引线脚5的上表面及IC芯片4和IC芯片11上的焊盘与内引线脚5上表面的键合线6；下塑封体13包围载体的下表面的凹坑9及侧面、载体2的下表面凹坑13及其侧面，以及内引线脚5底面的凹槽7，载体1和载体2之间的凹槽12。上塑封体8和下塑封体15及其包围部分构成电路的整体。
塑封体的作用是对IC芯片以及键合线起到保护和支撑的作用。并且上塑封体8和下塑封体13起到降低塑封翘曲度作用，内引脚5底面的凹槽7及其它凹坑、凹槽增加了塑封料与框架的结合力，起到了防离层作用，同时避免了普通QFN载体背面溢料去除不干净的问题。双载体1和2切割分离前是连在一起的，切割分离时先将载体1和载体2间的棱14切割分离开，保证不要短路。
本发明的生产方法如下：
a、减薄
封装成形为0.75mm时，晶圆减薄厚度为70μm～220μm，其中芯片堆叠封装：上层芯片厚度70μm～90μm，下层芯片厚度130μm～150μm，普通封装：晶圆减薄厚度为180μm～220μm。采用先粗磨，后细磨的防翘曲、防碎片减薄工艺。
b、划片
180μm～220μm晶圆划片同普通DFN划片工艺，而对于150μm及其以下厚度的晶圆要采用双刀划片机及其工艺。
c、上芯
对于0.75mm普通封装，上芯同一般DFN封装上芯，而芯片堆叠封装(Stackdie Package)，底层芯片为130μm～150μm，使用导电胶(或绝缘胶)，上层芯片70μm～90μm，采用绝缘胶或绝缘胶膜，上芯的设备应该使用具备胶膜片上芯和精确定位的上芯设备。
d、压焊
对于0.75mm厚度的普通封装，采用一般低弧度压焊工艺，弧度控制在150μm以内；对于芯片堆叠封装(Stack die Package)的压焊，选择柱状劈刀和适合的内角角度，采用高低弧和低弧反打键合方式。
e、塑封
上塑封体厚0.30mm～0.55mm，下塑封体仅为0.10mm，选用选择膨胀系数：α1≤1，α2≤3.5的低应力、低吸水率(小于0.30％)、高粘度、低翘曲的塑封料，使用自动包封系统的多段注塑程序，调整控制塑封过程，防止冲线和芯片表面分层。
f、电镀
采用自动电镀线。
g、切割、分离
先沿载体背面中间的棱(14)精确切割0.11mm±0.015mm深度，将一个大载体分割成2个小载体；再进行切割分离、产品自动入管或入料盘同普通DFN。
当封装成形为0.5mm时：
a、减薄、划片
IC芯片厚度为70μm～90μm，采用防翘曲、防碎片减薄工艺。晶圆减薄厚度在100μm～130μm。
b、划片
划片使用双刀划片机其操作方法；
c、上芯
对于0.75mm普通封装，上芯同一般DFN封装上芯，而芯片堆叠封装，底层芯片为130μm～150μm，使用导电胶或绝缘胶，上层芯片70μm～90μm，采用绝缘胶或绝缘胶膜，使用上芯机上芯。
d、压焊
对于0.75mm厚度的普通封装，采用一般低弧度压焊工艺，弧度控制在150μm以内；对于芯片堆叠封装的压焊，选择柱状劈刀和适合的内角角度，采用高低弧和低弧反打键合方式。
实施例1
封装成形为0.75mm：
1、减薄、划片
芯片厚度为220μm，采用通用减薄划片工艺。
2、上芯
上芯同一般DFN封装上芯。
3、压焊
采用低弧度压焊，弧度150μm以内。
4、塑封
上塑封体厚0.30mm，下塑封体为0.10mm，选用选择膨胀系数：α1≤1，α2≤3.5的低应力、吸水率小于0.15％、低翘曲度高粘度的塑封料，普通后固化，采用固化夹具矫正，防止翘曲。
5、电镀
采用自动电镀线。
6、切割、分离
先沿载体背面中间的棱切割0.095mm深度，将一个大载体分割成2个小载体；再切割分离、产品自动入管或入料盘同普通DFN。
实施例2
封装成形为0.75mm：
1、减薄、划片
芯片厚度为220μm，采用防翘曲、防碎片减薄工艺；采用通用减薄划片工艺。
2、上芯
上芯同一般DFN封装上芯；
3、压焊
采对于0.75mm厚度的普通封装，采用一般低弧度压焊工艺，弧度控制在150μm以内。
4、塑封
上塑封体厚0.55mm，下塑封体为0.10mm，选用低应力、低吸水率、低翘曲度的塑封料，采用多段注塑软件控制注塑过程，防止冲丝，背面出现反包或空洞现象。后固化同普通DFN，采用专用DFN固化夹具矫正，防止翘曲。
5、电镀
采用自动电镀线。
6、切割、分离
先沿载体背面中间的棱切割0.125mm深度，将一个大载体分割成2个小载体；再切割分离、产品自动入管或入料盘同普通DFN。
实施例3
封装成形为0.5mm时：
1、减薄
IC芯片厚度为70μm，采用先粗磨、后细磨、抛光的超薄型减薄工艺，晶圆减薄厚度100μm。
2、划片
使用双刀划片机及其工艺划片。
4、上芯
上芯粘片厚度在20μm以内，采用绝缘胶；
5、压焊
采用超低弧度压焊工艺，弧高在100μm以内。
其它工序同实施例1。
实施例4
封装成形为0.5mm时：
1、减薄
IC芯片厚度为90μm，采用本公司开发的先粗磨、后细磨、抛光的超薄型、防裂片、防翘曲减薄工艺，晶圆减薄厚度在130μm。
其它工序同实施例3。

Claims (10)

1.一种双扁平无引脚封装件，包括引线框架载体、粘片胶、IC芯片、IC芯片上的焊盘、键合线、框架内引脚及塑封体，其特征在于：
所述封装载体设有单载体(1)封装，载体(1)下表面设有凹坑(9)；所述塑封体包括上塑封体(8)和下塑封体(15)；上塑封体(8)和下塑封体(15)将载体从上、下双面包围封装，不外露。
2.根据权利要求1所述的一种双扁平无引脚封装件，其特征在于所述上塑封体(8)包围引线框架载体(1)的上表面及侧面、粘接材料(3)、IC芯片(4)、键合线(6)、内引脚(5)的上表面；所述下塑封体(15)包围载体(1)下表面的凹坑(9)、内引脚(5)下端的凹坑(7)，载体(1)的下侧面；上、下塑封体连同被包围的部分构成电路的整体。
3.一种双扁平无引脚封装件，包括引线框架载体、粘片胶、IC芯片、IC芯片上的焊盘、键合线、框架内引脚及塑封体，其特征在于：
所述封装载体设有双载体(1)、(2)封装；所述塑封体包括上塑封体(8)和下塑封体(15)；上塑封体(8)和下塑封体(15)将载体从上、下双面包围封装，不外露。
4.根据权利要求3所述的一种双扁平无引脚封装件，其特征在于所述双载体的载体(1)下表面设有凹坑(9)，载体(2)下表面设有凹坑(13)，凹坑(9)和(13)之间设一棱(14)。
5.根据权利要求3所述的一种双扁平无引脚封装件，其特征在于所述上塑封体(8)包围引线框架载体(1)和载体(2)的上表面及侧面、粘接材料(3)和(10)、IC芯片(4)和(11)、键合线(6)、内引脚(5)的上表面、载体(1)和载体(2)间的凹槽(12)；所述下塑封体(15)包围载体(1)下表面的凹坑(9)和载体(2)下表面的凹坑(13)、内引脚(5)下端的凹坑(7)，载体(1)和载体(2)的下侧面；上、下塑封体连同被包围的部分构成电路的整体。
6.一种生产如权利要求1所述双扁平无引脚封装件的方法，其特征在于按下述方法和步骤生产：
a、减薄、封装成形为0.75mm时，晶圆减薄厚度为70μm～220μm，芯片堆垒封装，上层芯片厚度70μm～90μm，下层芯片厚度130μm～150μm，普通封装：晶圆减薄厚度为180μm～220μm；采用先粗磨，后细磨的防翘曲、防碎片减薄工艺，其中芯片堆叠封装：
b、划片
180μm～220μm晶圆划片同普通DFN划片工艺，150μm及其以下厚度的晶圆采用双刀划片机及其工艺；
c、上芯、粘片
d、压焊
采用低弧度压焊工艺，弧度在150μm以内；
e、塑封
上塑封体厚0.30mm～0.55mm，下塑封体0.10mm，选择膨胀系数：α1≤1，α2≤3.5的低应力、吸水率：0.40％的塑封料，并使用自动包封系统的多段注塑程序，调整控制塑封过程，防止冲线和芯片表面分层；
f、电镀
采用自动电镀线电镀；
g、切割、分离
先沿载体背面中间的棱切割0.11mm±0.015mm深度，将一个大载体分割成2个小载体；再切割分离、产品自动入管或入料盘同普通DFN。
7.根据权利要求6所述的一种生产双扁平无引脚封装件的方法，其特征在于所述芯片采用堆叠封装时，下层芯片70μm～90μm，上层芯片130μm～150μm；上芯时下面芯片采用导电胶或绝缘胶，工艺同普通DFN上芯；上层芯片采用绝缘胶使用上芯机上芯。
8.根据权利要求7所述的一种生产双扁平无引脚封装件的方法，其特征在于所述上层芯片采用绝缘胶膜片使用上芯机上芯。
9.根据权利要求6所述的一种生产双扁平无引脚封装件的方法，其特征在于所述堆叠封装的划片，使用双刀划片机及其工艺。
10.根据权利要求6所述的生产方法，其特征在于所述封装成形为0.5mm时：
a、减薄、划片
IC芯片厚度为70μm～90μm；
b、划片
划片使用双刀划片机及其操作方法；
c、上芯、粘片
粘片厚度在20μm以内，采用绝缘胶或着绝缘胶膜两种工艺；
d、压焊
采用超低弧度压焊工艺，弧高在100μm以内；
e、塑封
上塑封体厚0.30mm～0.55mm，下塑封体0.10mm，选择膨胀系数：α1≤1，α2≤3.5的低应力、吸水率：0.40％的塑封料，并使使用自动包封系统的多段注塑程序，调整控制塑封过程，防止冲线和芯片表面分层；
f、电镀
采用自动电镀线电镀；
g、切割、分离
先沿载体背面中间的棱切割0.11mm±0.015mm深度，将一个大载体分割成2个小载体；再切割分离、产品自动入管或入料盘同普通DFN。
CN200910117517A 2009-10-17 2009-10-17 一种双扁平无引脚封装件及其生产方法 Pending CN101694838A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910117517A CN101694838A (zh) 2009-10-17 2009-10-17 一种双扁平无引脚封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910117517A CN101694838A (zh) 2009-10-17 2009-10-17 一种双扁平无引脚封装件及其生产方法

Publications (1)

Publication Number Publication Date
CN101694838A true CN101694838A (zh) 2010-04-14

Family

ID=42093793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910117517A Pending CN101694838A (zh) 2009-10-17 2009-10-17 一种双扁平无引脚封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN101694838A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN102738009A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
CN102779763A (zh) * 2012-06-05 2012-11-14 华天科技（西安）有限公司 一种基于腐蚀的aaqfn产品的二次塑封制作工艺
CN102983108A (zh) * 2012-11-27 2013-03-20 杭州士兰集成电路有限公司 封装结构及封装工艺
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN111816576A (zh) * 2020-07-01 2020-10-23 浙江亚芯微电子股份有限公司 3d封装工艺

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN102779763A (zh) * 2012-06-05 2012-11-14 华天科技（西安）有限公司 一种基于腐蚀的aaqfn产品的二次塑封制作工艺
CN102738009A (zh) * 2012-06-13 2012-10-17 华天科技（西安）有限公司 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
CN103579167A (zh) * 2012-07-23 2014-02-12 矽品精密工业股份有限公司 半导体封装件及其制法
CN103579167B (zh) * 2012-07-23 2016-09-07 矽品精密工业股份有限公司 半导体封装件及其制法
CN102983108A (zh) * 2012-11-27 2013-03-20 杭州士兰集成电路有限公司 封装结构及封装工艺
CN111816576A (zh) * 2020-07-01 2020-10-23 浙江亚芯微电子股份有限公司 3d封装工艺

Similar Documents

Publication Publication Date Title
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN101697348B (zh) 一种小载体四面扁平无引脚封装件及其制备方法
TWI277500B (en) Method of resin encapsulation, apparatus for resin encapsulation, method of manufacturing semiconductor device, semiconductor device and resin material
CN101694838A (zh) 一种双扁平无引脚封装件及其生产方法
CN101442035A (zh) 一种扁平无引线封装件及其生产方法
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN102522383B (zh) 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103094223B (zh) 封装基板及其制法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN102543931B (zh) 一种中心布线双圈排列单ic芯片封装件的制备方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
JP2008091527A (ja) 半導体装置の製造方法
CN103094234B (zh) 一种扩展引脚的扇出型面板级bga封装件及其制作工艺
CN201508834U (zh) 一种双扁平无引脚封装件
CN103050451A (zh) 一种双排引脚四面扁平无引脚封装件及其绝缘处理方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN102074542A (zh) 一种双扁平短引脚ic芯片封装件及其生产方法
CN102254893A (zh) 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN109791925A (zh) 使用堆叠引线框架的3d芯片组件
CN203055892U (zh) 一种采用绿漆绝缘的双排引脚四面扁平无引脚封装件
CN102013419A (zh) 一种微型射频模块封装用载带

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100414