CN103094223B - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN103094223B
CN103094223B CN201110365045.5A CN201110365045A CN103094223B CN 103094223 B CN103094223 B CN 103094223B CN 201110365045 A CN201110365045 A CN 201110365045A CN 103094223 B CN103094223 B CN 103094223B
Authority
CN
China
Prior art keywords
layer
base plate
line layer
metal pressing
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110365045.5A
Other languages
English (en)
Other versions
CN103094223A (zh
Inventor
王维宾
林邦群
萧锦池
郑坤一
邱正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103094223A publication Critical patent/CN103094223A/zh
Application granted granted Critical
Publication of CN103094223B publication Critical patent/CN103094223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装基板及其制法，该制法包括：提供表面上依序具有第一与第二金属压合层的承载件，再形成第一线路层于该第二金属压合层上，且形成分离部于该第二金属压合层的边缘，再形成介电层于该第二金属压合层与该第一线路层上以令部分该介电层位于该第一线路层与该分离部之间，之后形成第二线路层与绝缘保护层于该介电层上；接着，利用该分离部作为施力点，而移除该第一金属压合层与承载件，以保持该第一线路层的完整性。

Description

封装基板及其制法
技术领域
本发明涉及一种半导体封装基板，尤指一种可保持线路完整的封装基板及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，所以朝着降低承载芯片的封装基板的厚度发展。
因此，于制作封装基板的过程中，通过于厚度较薄的芯层上进行线路制作，但若封装基板厚度过薄，则将导致生产作业性不佳，例如：该封装基板于各工艺作业站中移动时容易卡板，而不利于生产，又即使能够生产，在运送或封装时也容易因厚度太薄而弯翘或破裂，导致无法使用或产品不良。
因此，业界遂发展出SLP(SmallLeadlessPackage)技术，也就是说，于制作封装基板时，于其一侧增加承载件，再于模压工艺后移除该承载件，不仅可满足微小化的需求，且利于量产，以降低生产成本。
如图1A所示，SLP技术所用的封装基板1包括：表面依序具有第一与第二压合铜层101，102的承载件10、及设于该第二压合铜层102上的基板本体1a。其中，该第一与第二压合铜层101，102为真空压合。
此外，该基板本体1a包含：电镀形成于该第二压合铜层102上的第一线路层11、设于该第二压合铜层102与该第一线路层11上的介电层12、电镀形成于该介电层12上的第二线路层13、电镀形成于该介电层12中以电性连接该第一及第二线路层11，13的导电盲孔14、以及设于该介电层12与该第二线路层13上的绝缘保护层15。
如图1B所示，借由破除真空的工艺，剥除该第一压合铜层101，使该第一与第二压合铜层101，102分离，以移除该承载件10。
然而，现有封装基板1的第一线路层11为电镀铜材，所以该第一线路层11(电镀铜)与第二压合铜层102(压合铜)的结合力大于该第一线路层11(电镀铜)与该介电层12(非金属材质)的结合力。当剥除该第一压合铜层101时，该第一压合铜层101会将该第二压合铜层102a的边缘部分一并移除，此时，该第二压合铜层102a因对电镀铜的结合力大于该介电层12而会顺势剥离该第一线路层11a的部分材质，导致该第一线路层11受损，进而使该受损的区域无法使用，影响产品的良率。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明揭露一种封装基板的制法，其包括：提供一承载件，其表面上依序具有第一金属压合层与第二金属压合层；形成第一线路层于该第二金属压合层上，且形成分离部于该第二金属压合层的边缘，使该第一线路层与该分离部之间具有间距；形成介电层于该第二金属压合层与该第一线路层上，令该第一线路层与该分离部嵌埋于该介电层中，且部分该介电层形成于该第一线路层与该分离部之间的间距；形成第二线路层于该介电层上，且形成多个导电盲孔于该介电层中以电性连接该第一及第二线路层；以及借由该分离部移除该分离部下方的第二金属压合层，以沿该承载件边缘，移除该第一金属压合层与承载件，以于该介电层边缘形成凹部，而令所保留的该第二金属压合层位于该介电层与第一线路层上并外露出该凹部。
本发明还提供一种封装基板，其包括：承载件，其具有第一金属压合层，且该第一金属压合层上压合有第二金属压合层；第一线路层，其设于该第二金属压合层上；分离部，其设于该第二金属压合层的边缘上；介电层，其设于该第二金属压合层上，令该第一线路层与该分离部嵌埋于该介电层中，且部分该介电层位于该第一线路层与该分离部之间；以及第二线路层，其设于该介电层上，且部份该第二线路层位于该介电层中以电性连接该第一线路层。
前述的封装基板及其制法中，该第一金属压合层以真空压合方式与该第二金属压合层结合。
本发明再提供一种封装基板，其包括：介电层，其具有相对的第一表面与第二表面，且该第一表面的边缘具有凹部；第一线路层，其嵌埋于该介电层的第一表面，且该第一线路层与该第一表面齐平，部分该介电层并位于该第一线路层与凹部之间；金属压合层，其设于该介电层的第一表面与第一线路层上，且外露该凹部；以及第二线路层，其设于该介电层的第二表面上，且部份该第二线路层位于该介电层中以电性连接该第一线路层。
前述的封装基板及其制法中，可形成表面处理层于该开孔中的第二线路层上。
另外，前述的封装基板及其制法，可包括设置芯片于该绝缘保护层上，且该芯片可借由多个焊线电性连接该第二线路层，再形成封装胶体包覆该芯片与焊线。
由上可知，本发明的封装基板及其制法，借由该第二金属压合层的边缘上形成分离部，使该第一线路层与该分离部之间为介电层，所以当剥除该第一金属压合层时，可利用该分离部及其下的第二金属压合层作为施力点，而移除该第一金属压合层与承载件，且利用介电层对压合金属的结合力大于两压合金属之间的结合力，使该第二金属压合层无法由与该介电层的结合处上剥落，因而可避免剥除该第一线路层下方的第二金属压合层，进而避免第二金属压合层顺势剥除该第一线路层的问题，得以保持该第一线路层的完整性，以提高剥板良率。
附图说明
图1A至图1B为现有封装基板的制法的剖视示意图；
图1C为图1B的局部放大图；
图2A至图2B为本发明的封装基板的制法的剖视示意图，其中，图2A’为图2A的上视示意图；以及
图2C为图2B的后续工艺。
主要组件符号说明
1，2，2a封装基板
1a基板本体
10，20承载件
101第一压合铜层
102，102a第二压合铜层
11，11a，21第一线路层
12，22，22’介电层
13，23第二线路层
14，24导电盲孔
15，25绝缘保护层
20a铜箔基板
200结合层
201第一金属压合层
202，202a，202’第二金属压合层
203定位缺角
204定位孔
22a第一表面
22b第二表面
220凹部
250开孔
26表面处理层
27芯片
270焊线
28封装胶体
280灌胶口
29分离部
L间距
S虚线矩形。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“侧边”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图2A至图2B，其为本发明的封装基板的制法的剖视示意图。
如图2A及图2A’所示，提供一承载件20，该承载件20包含铜箔基板(Coppercladlaminate，CCL)20a与设于该铜箔基板20a上的结合层200，且于该结合层200上具有第一金属压合层201、及压合于该第一金属压合层201上的第二金属压合层202。
接着，电镀形成第一线路层21于该第二金属压合层202上，且于该第二金属压合层202的边缘处电镀形成分离部29，使该第一线路层21与该分离部29之间具有间距L。
接着，形成介电层22于该第二金属压合层202与该第一线路层21上，令该第一线路层21与该分离部29嵌埋于该介电层22中，且部分该介电层22’形成于该第一线路层21与该分离部29之间的间距L中。
接着，电镀形成第二线路层23于该介电层22上，且电镀形成导电盲孔24于该介电层22中以电性连接该第一及第二线路层21，23。
再形成绝缘保护层25于该介电层22与该第二线路层23上，且于该绝缘保护层25上形成多个开孔250，以令该第二线路层23的部分表面对应外露于该些开孔250，以供作为电性连接垫，以形成表面处理层26于其上。
于本实施例中，该第一金属压合层201与第二金属压合层202为铜材，且该第一金属压合层201以真空压合方式与该第二金属压合层202结合，又该结合层200为介电材、绝缘材或胶材。而有关铜箔基板的种类繁多，且为业界所熟知，所以不再赘述。
此外，该介电层22为预浸材(prepreg，PP)，该第一线路层21与分离部29为铜材，且该第一线路层21与分离部29可同时进行电镀制作，而有关线路工艺的种类繁多，并无特别限制。
再者，形成该表面处理层26的材质为镍/金(Ni/Au)、化镍钯金(ElectrolessNickel/ElectrolessPalladium/ImmersionGold，ENEPIG)或直接浸金(DirectImmersionGold，DIG)。
另外，如图2A’所示，该分离部29仅需位于该封装基板整版面(pannel)的其中一角落，以作为后续剥除工艺的起始端，且虚线矩形S用以定义出多个基板单元，该基板单元于后续工艺中可置放芯片的区域，且经由封装工艺后，可将该基板单元切单为多个封装体。并且因线路层可依需求布设，所以未于图式中表示，而该封装基板2上具有设于其中一角落的定位缺角203、位于边缘的定位孔204与后续封装工艺用的灌胶口(moldinggate)280。
如图2B所示，该第一线路层21与该分离部29之间的介电层22’与该第二金属压合层202结合，使该介电层22’与压合铜材(该第二金属压合层202)的结合力大于两压合铜材相结合(该第一与第二金属压合层201，202之间)的结合力。
当进行破除真空的工艺以剥除该第一金属压合层201时，借由该分离部29(电镀铜材)及其下的第二金属压合层202a作为施力点(电镀铜与压合铜的结合力大于电镀铜与非金属材质的结合力)，而沿该承载件20的边缘顺势移除该第一金属压合层201与承载件20(铜箔基板与结合层200)。
因该介电层22’对第二金属压合层202的结合力大于该第一金属压合层201对第二金属压合层202的结合力，因而该介电层22’可稳固结合该第二金属压合层202，所以该第二金属压合层202a的边缘处剥落后即断裂，而无法由与该介电层22’的结合处上剥落，因而无法顺势剥离该第一线路层21。因此，本发明得以保持该第一线路层21的完整性。
另外，当移除该第一金属压合层201与承载件20之后，该介电层22的边缘将形成一凹部220，且剩余的第二金属压合层202’保持设于该介电层22与第一线路层21上并外露该凹部220。
请一并参阅图2C，其为本发明的封装基板之后续封装工艺的剖视示意图。如图2C所示，借由该定位缺角203(如图2A’所示)与定位标示(图未示)将芯片27设于该绝缘保护层25上，且借由多个焊线270电性连接该芯片27与该开孔250中的第二线路层23，再经该灌胶口280(如图2A’所示)与模具(图未示)形成封装胶体28包覆该芯片27与焊线270。该灌胶口具有一镍/金镀层，以利后续模压后去除胶渣。该灌胶口的设计为部分设置于至少两个基板单元中间，部份设置对应于单个基板单元。且定位孔204(如图2A’所示)于在模压过程中，使模具与本发明的基板对位，以利后续模压作业的进行。于其它实施方式中，也可先进行封装工艺，再进行如图2B的移除工艺。
本发明还提供一种封装基板2，如图2A所示，其包括：表面上依序具有第一与第二金属压合层201，202的承载件20、设于该第二金属压合层202上的第一线路层21、设于该第二金属压合层202上且埋设该第一线路层21的介电层22、嵌埋于该介电层22中且位于该第二金属压合层202边缘上的分离部29、设于该介电层22上的第二线路层23、以及设于该介电层22与该第二线路层23上的绝缘保护层25。
所述的第二金属压合层202压合于该第一金属压合层201上。
部分所述的介电层22’位于该第一线路层21与该分离部29之间。
所述的第二线路层23具有设于该介电层22中的导电盲孔24以电性连接该第一线路层21。
所述的绝缘保护层25具有多个开孔250，以令该第二线路层23的部分表面外露于各该开孔250，以形成表面处理层26于该开孔250中的第二线路层23上。
本发明还提供一种封装基板2a，如图2C所示，包括：具有相对的第一表面22a与第二表面22b的介电层22、嵌埋于该介电层22的第一表面22a的第一线路层21、设于该介电层22的第一表面22a与第一线路层21上的第二金属压合层202’、设于该介电层22的第二表面22b上的第二线路层23、以及设于该介电层22的第二表面22b与该第二线路层23上的绝缘保护层25。
所述的介电层22的第一表面22a的边缘具有凹部220，且部分该介电层22’位于该第一线路层21与该凹部220之间。
所述的第一线路层21与该介电层22的第一表面22a齐平。
所述的第二金属压合层202’外露该凹部220。
所述的第二线路层23具有设于该介电层22中的导电盲孔24以电性连接该第一线路层21。
所述的绝缘保护层25具有多个开孔250，以令该第二线路层23的部分表面外露于该些开孔250，以形成表面处理层26于该开孔250中的第二线路层23上。
综上所述，本发明封装基板及其制法，借由该第二金属压合层202的边缘上形成分离部29，所以当剥除该第一金属压合层201时，可利用该分离部29及其下的第二金属压合层202a作为施力点，而移除该第一金属压合层201与承载件20，以保持该第一线路层21的完整性，因而可提升产品的电性连接良率。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种封装基板，其包括：
承载件；
第一金属压合层，其设于该承载件上；
第二金属压合层，其压合于该第一金属压合层上；
第一线路层，其设于该第二金属压合层上；
分离部，其设于该第二金属压合层的边缘上；
介电层，其设于该第二金属压合层上，令该第一线路层与该分离部嵌埋于该介电层中，且部分该介电层位于该第一线路层与该分离部之间；以及
第二线路层，其设于该介电层上，且部分该第二线路层位于该介电层中以电性连接该第一线路层。
2.根据权利要求1所述的封装基板，其特征在于，该封装基板还包括绝缘保护层，其设于该介电层与该第二线路层上，且具有多个开孔，以令该第二线路层的部分表面外露于该开孔。
3.根据权利要求1所述的封装基板，其特征在于，该第一金属压合层以真空压合方式与该第二金属压合层结合。
4.根据权利要求2所述的封装基板，其特征在于，该封装基板还包括设于该绝缘保护层上的芯片与封装胶体，该芯片借由多个焊线电性连接该第二线路层，而该封装胶体则用以包覆该芯片与焊线。
5.根据权利要求2所述的封装基板，其特征在于，该封装基板还包括形成于该开孔中的第二线路层上的表面处理层。
6.一种封装基板，其包括：
介电层，其具有相对的第一表面与第二表面，且该第一表面的边缘具有凹部；
第一线路层，其嵌埋于该介电层的第一表面，且该第一线路层与该第一表面齐平，部分该介电层位于该第一线路层与凹部之间；
金属压合层，其设于该介电层的第一表面与第一线路层上，且外露该凹部；以及
第二线路层，其设于该介电层的第二表面上，且部分该第二线路层位于该介电层中以电性连接该第一线路层。
7.根据权利要求6所述的封装基板，其特征在于，该封装基板还包括绝缘保护层，其设于该介电层的第二表面与该第二线路层上，且具有多个开孔，以令该第二线路层的部分表面外露于该开孔。
8.根据权利要求7所述的封装基板，其特征在于，该封装基板还包括设于该绝缘保护层上的芯片与封装胶体，且该芯片借由多个焊线电性连接该第二线路层，该封装胶体则用以包覆该芯片与焊线。
9.根据权利要求7所述的封装基板，其特征在于，该封装基板还包括形成于该开孔中的第二线路层上的表面处理层。
10.一种封装基板的制法，其包括：
提供一承载件，其表面上依序具有第一金属压合层与第二金属压合层；
形成第一线路层于该第二金属压合层上，且形成分离部于该第二金属压合层的边缘，使该第一线路层与该分离部之间具有间距；
形成介电层于该第二金属压合层与该第一线路层上，令该第一线路层与该分离部嵌埋于该介电层中，且部分该介电层形成于该第一线路层与该分离部之间的间距；
形成第二线路层于该介电层上，且形成多个导电盲孔于该介电层中以电性连接该第一及第二线路层；以及
借由该分离部移除该分离部下方的第二金属压合层，以沿该承载件边缘，移除该第一金属压合层与承载件，以于该介电层边缘形成凹部，而令所保留的该第二金属压合层位于该介电层与第一线路层上并外露出该凹部。
11.根据权利要求10所述的封装基板的制法，其特征在于，该制法还包括形成绝缘保护层于该介电层与该第二线路层上，并于该绝缘保护层上形成多个开孔，以令该第二线路层的部分表面外露于该开孔。
12.根据权利要求10所述的封装基板的制法，其特征在于，该第一金属压合层以真空压合方式与该第二金属压合层结合。
13.根据权利要求11所述的封装基板的制法，其特征在于，该制法还包括设置芯片于该绝缘保护层上，且该芯片借由焊线电性连接该第二线路层，并以封装胶体包覆该芯片与焊线。
14.根据权利要求11所述的封装基板的制法，其特征在于，该制法还包括形成表面处理层于该开孔中的第二线路层上。
CN201110365045.5A 2011-11-07 2011-11-17 封装基板及其制法 Active CN103094223B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100140495 2011-11-07
TW100140495A TWI560835B (en) 2011-11-07 2011-11-07 Package substrate and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN103094223A CN103094223A (zh) 2013-05-08
CN103094223B true CN103094223B (zh) 2015-12-09

Family

ID=48206628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110365045.5A Active CN103094223B (zh) 2011-11-07 2011-11-17 封装基板及其制法

Country Status (3)

Country Link
US (2) US9171741B2 (zh)
CN (1) CN103094223B (zh)
TW (1) TWI560835B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
TWI576032B (zh) * 2014-05-26 2017-03-21 旭德科技股份有限公司 基板結構及其製作方法
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
CN108666293B (zh) * 2017-03-30 2020-08-04 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN111354650A (zh) * 2018-12-21 2020-06-30 深南电路股份有限公司 一种埋入式元件电路板及其制作方法
TWI736421B (zh) 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1980541A (zh) * 2005-12-07 2007-06-13 新光电气工业株式会社 制造布线基板的方法和制造电子元件安装结构的方法
CN101989592A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板与其制法及基材
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1980541A (zh) * 2005-12-07 2007-06-13 新光电气工业株式会社 制造布线基板的方法和制造电子元件安装结构的方法
CN101989592A (zh) * 2009-07-30 2011-03-23 全懋精密科技股份有限公司 封装基板与其制法及基材
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法

Also Published As

Publication number Publication date
US20160013074A1 (en) 2016-01-14
US9455159B2 (en) 2016-09-27
TWI560835B (en) 2016-12-01
CN103094223A (zh) 2013-05-08
US20130115738A1 (en) 2013-05-09
TW201320276A (zh) 2013-05-16
US9171741B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN103094223B (zh) 封装基板及其制法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
US20140084435A1 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN102569242B (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN107851619A (zh) 半导体装置和半导体装置的制造方法
CN103579173A (zh) 半导体封装件及其制法
CN102054714A (zh) 封装结构的制法
CN104299919A (zh) 无芯层封装结构及其制造方法
CN101800184A (zh) 具凹穴结构的封装基板及其制作方法
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
CN103426855B (zh) 半导体封装件及其制法
CN103632980A (zh) 封装基板的制法
CN103094234B (zh) 一种扩展引脚的扇出型面板级bga封装件及其制作工艺
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN102446775A (zh) 无载具的半导体封装件及其制造方法
CN104576402B (zh) 封装载板及其制作方法
CN102709199B (zh) 包覆基板侧边的模封阵列处理方法
CN202633291U (zh) 一种芯片上芯片封装结构
CN104112673B (zh) 芯片封装基板及其制作方法
CN103137568A (zh) 具有支撑体的封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant