CN102254893A - 一种带双凸点的四边扁平无引脚封装件及其生产方法 - Google Patents

一种带双凸点的四边扁平无引脚封装件及其生产方法 Download PDF

Info

Publication number
CN102254893A
CN102254893A CN2011102158711A CN201110215871A CN102254893A CN 102254893 A CN102254893 A CN 102254893A CN 2011102158711 A CN2011102158711 A CN 2011102158711A CN 201110215871 A CN201110215871 A CN 201110215871A CN 102254893 A CN102254893 A CN 102254893A
Authority
CN
China
Prior art keywords
pin
lead
carrier
scribing
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102158711A
Other languages
English (en)
Inventor
郭小伟
慕蔚
何文海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Original Assignee
Tianshui Huatian Technology Co Ltd
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Technology Co Ltd, Huatian Technology Xian Co Ltd filed Critical Tianshui Huatian Technology Co Ltd
Priority to CN2011102158711A priority Critical patent/CN102254893A/zh
Publication of CN102254893A publication Critical patent/CN102254893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及电子信息自动化元器件制造技术领域，特别是一种带双凸点的四边扁平无引脚封装件还包括该封装件的生产方法。其工艺步骤如下：a.减薄b.划片c.上芯d.压焊e.塑封f.电镀和打印g.切割，本发明的封装件内引脚为柱形引脚，每只引脚有1个外露的凸点，引脚向内延伸，并且延伸部分的底部外露形成一个小凸点，将焊线打在外露凸点上面的引脚上，此时引脚不悬空，减少了引线长度，不仅可以节约焊线长度和焊线成本，而且还可提高频率特性。引脚底部的凹坑较大，而柱形外露部分同普通引线框架。内引脚底部凹坑长度加长，塑封料嵌入多可增加引脚与塑封料的结合力，有利于防止第二焊点离层；载体缩小，提高了芯片和载体的匹配性，同时提高了产品封装质量和可靠性。

Description

一种带双凸点的四边扁平无引脚封装件及其生产方法
技术领域
本发明涉及电子信息自动化元器件制造技术领域，特别是一种带双凸点的四边扁平无引脚封装件，本发明还包括该封装件的生产方法。
背景技术    
近年来，移动通信和移动计算机领域的便捷式电子机器市场火爆，直接推动了小型封装和高密度组装技术的发展。同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1㎜；封装后的产品可靠性尽可能提高，为了保护环境适应无铅化焊接，并力求降低成本等。QFN（Quad Flat Non-Leaded Package方形扁平无引脚封装）由于具有良好的电和热性能、体积小、重量轻、其应用正在快速增长。但是目前如QFN（0505×0.75-0.50）～QFN（0909×0.75-0.50）载体较大，通常内引脚长度固定，靠近载体的内引脚底面已被蚀刻成凹坑，而当IC芯片较小时，从芯片焊盘到引脚部分的距离较大，由于靠近载体的引脚底面悬空，打线时会晃动，焊球打不牢，只能在靠近外露引脚部分打线，致使焊线长度长，造成焊线成本较高，制约了产品的利润空间。
发明内容
本发明所要解决的技术问题就是针对上述QFN缺点，提供一种缩小载体尺寸，所有的内引脚向内延伸靠近载体，从芯片上的焊盘(PAD)到内引脚的距离缩短，从而缩短从芯片焊盘到内引脚的焊线长度，降低焊线成本，适合于小芯片的一种带双凸点的四边扁平无引脚封装件，本发明还提供该封装件的生产方法。
本发明的技术问题通过下述技术方案解决：
一种带双凸点的四边扁平无引脚封装件，包括引线框架载体、安装在引线框架载体上的IC芯片、内引脚、键合线及塑封体，所述的内引脚向内延伸，靠近所述的载体，载体缩小，所述内引脚底部的凹坑长度加长，每只内引脚在靠近载体一侧下表面形成一外露的凸点和外露的柱形外引脚，外露的凸点上面的内引脚上表面为柱形内引脚,所述的键合线打在柱形内引脚上，并与IC芯片焊接，通过外露柱形外引脚与PCB（引线框架载体）线路连通。
所述的内引脚向内延伸0.2mm～0.8mm。
所述的载体缩小0.4mm～1.6mm。
所述内引脚底部的凹坑长度加长0.2mm～0.5mm。
上述四边扁平无引脚封装件的生产方法如下：
a减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ，采用粗磨和细磨相结合工艺；
b 划片
8〞～12〞划片机,厚度在150μm以上的晶圆同普通QFN划片工艺，厚度在150μm以下晶圆，使用双刀划片机及防碎片划片工艺；
c上芯
8〞选用AD829或AD889上芯机,粘片材料采用8200系列和8352系列，或者84-3J绝缘胶，引线框架选用带双凸点的四面扁平无引脚框架；
d压焊
选用ESEC3100和Eagle60键合机,焊线材料选用金线,封装厚度0.75mm,压焊采用低弧度压焊工艺；
e.塑封
塑封采用QFN自动包封系统,塑封料选用低应力、低吸水率的CEL9220系列环保塑封料,模温165℃～180℃,注塑压力30～35Kgf/C㎡。后固化时，使用带螺旋加压装置的专用防翘曲固化夹具；
f、电镀和打印
同普通QFN工艺；
g、切割
切割机选用DAD3350,清洗机选用DCS1440,QFN双焊点切割夹具,将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查后,放入料盘。
所述的步骤c上芯使用粘片胶烘烤工艺，烘箱氮气流量25ml～30ml/分。
本发明的封装件内引脚为柱形引脚，每只引脚有1个外露的凸点，引脚向内延伸，并且延伸部分的底部外露形成一个小凸点，将焊线打在外露凸点上面的引脚上，此时引脚不悬空，减少了引线长度，不仅可以节约焊线长度和焊线成本，而且还可提高频率特性。引脚底部的凹坑较大，而柱形外露部分同普通引线框架。内引脚底部凹坑长度加长，塑封料嵌入多可增加引脚与塑封料的结合力，有利于防止第二焊点离层；载体缩小，提高了芯片和载体的匹配性，同时提高了产品封装质量和可靠性。
附图说明
图1为本发明外露凸点的压焊平面示意图；
图2为本发明结构示意图；
图3为本发明外露凸点底面示意图。
图中：1—载体，2—粘片胶，3—IC芯片，4—内引脚，5—芯片与内引脚之间的键合线，6—塑封料，7—凸点 ，8—凹坑，9—柱形外引脚。
具体实施方式
下面结合附图对本发明进行详细说明：
本发明包括引线框架载体1，粘片胶2（绝缘胶或导电胶），粘片胶2（绝缘胶或导电胶）上是IC芯片3，IC芯片3上的焊盘与内引脚4的焊线是键合线5，构成了电路的电源和信号通道。本发明的内引脚4向内延伸0.2mm～0.8mm，靠近所述的载体1，载体1缩小0.4mm～1.6mm，内引脚(4)底部凹坑8长度加长0.2mm～0.5mm，每只内引脚4在靠近载体一侧下表面形成一外露的凸点7和外露的柱形外引脚9，外露的凸点7上面的内引脚上表面为柱形内引脚,所述的键合线5打在柱形内引脚4上，并与IC芯片3焊接，通过外露柱形外引脚9与PCB线路连通。塑封料6包围了引线框架载体1、粘片胶2（绝缘胶或导电胶）、 IC芯片3及其上的焊盘与内引脚4的焊线即键合线5，柱形外引脚9的上表面构成电路整体，并对其起到了保护作用。
本发明的生产方法如下:
a、减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ，采用粗磨和细磨相结合工艺，及防翘曲抛光工艺；
b、划片 
8〞～12〞划片机,厚度在150μm以上的晶圆同普通QFN划片工艺，厚度在150μm以下晶圆，使用双刀划片机及防碎片划片工艺；
c上芯
 8〞选用AD829或AD889上芯机,粘片材料采用8200系列和8352系列，或者84-3J绝缘胶，引线框架选用带双凸点的四面扁平无引脚框架；或使用粘片胶烘烤工艺，烘箱N2流量25ml～30ml/分；
d、压焊
选用ESEC3100和Eagle60键合机,焊线材料选用金线,由于封装厚度0.75mm,压焊采用低弧度压焊工艺；
e、塑封
塑封设备采用通用QFN自动包封系统,塑封料选用低应力、低吸水率的CEL9220系列和普通环保塑封料,模温165℃～180℃,注塑压力30～35Kgf/C㎡ , 使用自动包封系统的多段注塑程序，调整控制塑封过程，防止冲线和芯片表面等分层。后固化使用带螺旋加压装置的专用防翘曲固化夹具；
f、电镀和打印
同普通QFN工艺；
g、切割
切割机选用DAD3350,清洗机选用DCS1440,QFN双焊点切割夹具,将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查后,放入料盘。
    实施例1 
1、减薄
减薄厚度200μm，粗糙度Ra 0.10mm；
 8〞～12〞晶圆厚度减薄:贴片机用DR3000Ⅲ/NITI0，
 8〞～12〞减薄机:PG300RM/TSN.测厚仪DH151/TSK；
 采用粗磨、细磨工艺；
2. 划片
8〞～12〞划片机:WD300TXB,贴片用DR3000Ⅲ/TSK，晶圆厚度200μm，划片工艺同普通QFN；
3.上芯
  8〞选用AD829或AD889上芯机；粘片材料采用8200系列和8352系列，或者84-3J绝缘胶，引线框架选用带双凸点的四面扁平无引脚框架；
4.压焊
选用ESEC3100和Eagle60键合机,焊线材料选用金线,由于封装厚度0.75mm,压焊采用低弧度压焊工艺；
5.塑封
塑封采用QFN自动包封系统,塑封料选用低应力、低吸水率的CEL9220系列环保塑封料,模温165℃,注塑压力30Kgf/C㎡；
后固化时，使用带螺旋加压装置的专用防翘曲固化夹具；
6.电镀和打印
同普通QFN工艺；
7.切割
切割机选用DAD3350,清洗机选用DCS1440,QFN双焊点切割夹具；
在切割机上,将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查UV照射后,放入料盘。
实施例2
1、减薄
减薄厚度50μm，粗糙度Ra 0.05mm；
 8〞～12〞晶圆厚度减薄:贴片机用DR3000Ⅲ/NITI0，
 8〞～12〞减薄机:PG300RM/TSN.测厚仪DH151/TSK；
 采用粗磨、细磨工艺；
2. 划片
晶圆厚度50μm，使用双刀划片机及防碎片划片工艺；
3.上芯
使用粘片胶烘烤工艺，烘箱N2流量25ml/分；
4.压焊
选用ESEC3100和Eagle60键合机,焊线材料选用金线,由于封装厚度0.75mm,压焊采用低弧度压焊工艺；
5.塑封
塑封采用QFN自动包封系统,塑封料选用低应力、低吸水率的CEL9220系列环保塑封料,模温180℃,注塑压力35Kgf/C㎡；
后固化时，使用带螺旋加压装置的专用防翘曲固化夹具；
6.电镀和打印
同普通QFN工艺；
7.切割
切割机选用DAD3350,清洗机选用DCS1440,QFN双焊点切割夹具；
在切割机上,将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查UV照射后,放入料盘。
实施例3
1、减薄
减薄厚度200μm，粗糙度Ra 0.10mm；
 8〞～12〞晶圆厚度减薄:贴片机用DR3000Ⅲ/NITI0，
 8〞～12〞减薄机:PG300RM/TSN.测厚仪DH151/TSK；
 采用粗磨、细磨工艺；
2. 划片
8〞～12〞划片机:WD300TXB,贴片用DR3000Ⅲ/TSK，晶圆厚度150μm，划片工艺同普通QFN；
3.上芯
使用粘片胶烘烤工艺，烘箱N2流量30ml/分；
4.压焊
选用ESEC3100和Eagle60键合机,焊线材料选用金线,由于封装厚度0.75mm,压焊采用低弧度压焊工艺；
5.塑封
塑封采用QFN自动包封系统,塑封料选用低应力、低吸水率的CEL9220系列环保塑封料,模温165℃,注塑压力30Kgf/C㎡；
后固化时，使用带螺旋加压装置的专用防翘曲固化夹具；
6.电镀和打印
同普通QFN工艺；
7.切割
切割机选用DAD3350,清洗机选用DCS1440,QFN双焊点切割夹具；
在切割机上,将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查UV照射后,放入料盘。

Claims (6)

1.一种带双凸点的四边扁平无引脚封装件，包括引线框架载体、安装在引线框架载体上的IC芯片、内引脚、键合线及塑封体，其特征在于所述的内引脚（4）向内延伸，靠近所述的载体（1），载体（1）缩小，所述内引脚底部的凹坑(8)长度加长，每只内引脚（4）在靠近载体一侧下表面形成一外露的凸点(7)和外露的柱形外引脚（9），外露的凸点(7)上面的内引脚上表面为柱形内引脚,所述的键合线（5）打在柱形内引脚（4）上，并与IC芯片（3）焊接，通过外露柱形外引脚（9）与引线框架载体线路连通。
2.根据权利要求1所述的一种带双凸点的四边扁平无引脚封装，其特征在于所述的内引脚（4）向内延伸0.2mm～0.8mm。
3.根据权利要求1所述的一种带双凸点的四边扁平无引脚封装件，其特征在于所述的载体（1）缩小0.4mm～1.6mm。
4.根据权利要求1所述的一种带双凸点的四边扁平无引脚封装件，其特征在于所述内引脚底部的凹坑(8)长度加长0.2mm～0.5mm。
5.根据权利要求1所述一种带双凸点的四边扁平无引脚封装件的生产方法，其工艺步骤如下：
a减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm ，采用粗磨和细磨相结合工艺；
b 划片
8〞～12〞划片机,厚度在150μm以上的晶圆同普通QFN划片工艺，厚度在150μm以下晶圆，使用双刀划片机及防碎片划片工艺；
c上芯
 选用上芯机,粘片材料采用绝缘胶，引线框架选用带双凸点的四面扁平无引脚框架；
d压焊
采用键合机,焊线材料选用金线,压焊采用低弧度压焊工艺；
e.塑封
采用QFN自动包封系统,塑封料选用低应力、低吸水率的环保塑封料,模温165℃～180℃,注塑压力30～35Kgf/C㎡；
f.电镀和打印
同普通QFN工艺；
g.切割                                                         
将矩阵式框架封装产品按产品设计规格切割成单个电路,经检查后,放入料盘。
6.根据权利要求5所述一种带双凸点的四边扁平无引脚封装件的生产方法，其特征在于所述的步骤c上芯使用粘片胶烘烤工艺，烘箱氮气流量25ml～30ml/分。
CN2011102158711A 2011-07-29 2011-07-29 一种带双凸点的四边扁平无引脚封装件及其生产方法 Pending CN102254893A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102158711A CN102254893A (zh) 2011-07-29 2011-07-29 一种带双凸点的四边扁平无引脚封装件及其生产方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102158711A CN102254893A (zh) 2011-07-29 2011-07-29 一种带双凸点的四边扁平无引脚封装件及其生产方法

Publications (1)

Publication Number Publication Date
CN102254893A true CN102254893A (zh) 2011-11-23

Family

ID=44982042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102158711A Pending CN102254893A (zh) 2011-07-29 2011-07-29 一种带双凸点的四边扁平无引脚封装件及其生产方法

Country Status (1)

Country Link
CN (1) CN102254893A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449090A (zh) * 2018-09-28 2019-03-08 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109719381A (zh) * 2019-02-21 2019-05-07 巴中市特兴智能科技有限公司 一种自动焊接键合金线的工艺方法
CN113690662A (zh) * 2021-08-04 2021-11-23 苏州浪潮智能科技有限公司 一种连接器和印刷线路板总成

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US20030025189A1 (en) * 2001-05-31 2003-02-06 Stmicroelectronics S.A. Semiconductor package with recessed leadframe and a recessed leadframe
US20030234454A1 (en) * 2002-06-24 2003-12-25 Serafin Pedron Integrated circuit package and method of manufacturing the integrated circuit package
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452255B1 (en) * 2000-03-20 2002-09-17 National Semiconductor, Corp. Low inductance leadless package
US20030025189A1 (en) * 2001-05-31 2003-02-06 Stmicroelectronics S.A. Semiconductor package with recessed leadframe and a recessed leadframe
US20030234454A1 (en) * 2002-06-24 2003-12-25 Serafin Pedron Integrated circuit package and method of manufacturing the integrated circuit package
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN101694837A (zh) * 2009-10-17 2010-04-14 天水华天科技股份有限公司 一种双排引脚的四面扁平无引脚封装件及其生产方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449090A (zh) * 2018-09-28 2019-03-08 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109449090B (zh) * 2018-09-28 2020-10-16 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109719381A (zh) * 2019-02-21 2019-05-07 巴中市特兴智能科技有限公司 一种自动焊接键合金线的工艺方法
CN113690662A (zh) * 2021-08-04 2021-11-23 苏州浪潮智能科技有限公司 一种连接器和印刷线路板总成
CN113690662B (zh) * 2021-08-04 2023-08-11 苏州浪潮智能科技有限公司 一种连接器和印刷线路板总成

Similar Documents

Publication Publication Date Title
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN101697348B (zh) 一种小载体四面扁平无引脚封装件及其制备方法
CN101562191B (zh) 带腔体的光电封装件及其生产方法
CN102222657A (zh) 多圈排列双ic芯片封装件及其生产方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103094235A (zh) 一种应用电镀工艺的aaqfn封装件及其制作工艺
CN102254893A (zh) 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102074534B (zh) 一种微型pcb射频模块及其封装方法
CN102222658B (zh) 多圈排列ic芯片封装件及其生产方法
CN102263080B (zh) 带双凸点的四边扁平无引脚三ic芯片封装件及其生产方法
CN101694838A (zh) 一种双扁平无引脚封装件及其生产方法
CN101017785A (zh) 半导体堆栈结构及其制法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN202339912U (zh) 一种带双凸点的四边扁平无引脚封装件
CN102263081A (zh) 带双凸点的四边扁平无引脚双ic芯片封装件及其生产方法
US20190221538A1 (en) Semiconductor structure
CN202339910U (zh) 带双凸点的四边扁平无引脚三ic芯片封装件
CN202339911U (zh) 带双凸点的四边扁平无引脚双ic芯片封装件
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN102426657A (zh) 一种新型双界面智能卡
CN201523005U (zh) 一种双排引脚的四面扁平无引脚封装件
CN202394892U (zh) 多圈排列双ic芯片封装件
CN103400811A (zh) 一种基于框架采用特殊点胶技术的扁平封装件及其制作工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111123