CN109449090B - 一种超小型微处理器的封装方法 - Google Patents

一种超小型微处理器的封装方法 Download PDF

Info

Publication number
CN109449090B
CN109449090B CN201811139390.5A CN201811139390A CN109449090B CN 109449090 B CN109449090 B CN 109449090B CN 201811139390 A CN201811139390 A CN 201811139390A CN 109449090 B CN109449090 B CN 109449090B
Authority
CN
China
Prior art keywords
chip
lead
wafer
pin
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811139390.5A
Other languages
English (en)
Other versions
CN109449090A (zh
Inventor
杨浩
余波
喻宁
张萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen STS Microelectronics Co Ltd
Original Assignee
Shenzhen STS Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen STS Microelectronics Co Ltd filed Critical Shenzhen STS Microelectronics Co Ltd
Priority to CN201811139390.5A priority Critical patent/CN109449090B/zh
Publication of CN109449090A publication Critical patent/CN109449090A/zh
Application granted granted Critical
Publication of CN109449090B publication Critical patent/CN109449090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种超小型微处理器的封装方法，包括以下步骤：晶圆研磨；晶圆切割；贴片；焊线；模封；切筋；测试；标记；成型分离；晶圆研磨步骤中，对晶圆的衬底进行研磨，以便降低晶圆的厚度；贴片步骤中，芯片贴装在芯片贴区的居中偏上部分；焊线步骤中，引线焊接在芯片的焊区与引线框架的管脚之间，第五引线焊接在芯片的第五焊区与引线框架的第五管脚之间，第六引线焊接在芯片的第六焊区与引线框架的第六管脚的左焊接部之间。本发明能解决引线在受重力影响下导致线弧下沉或在“模封”工序中有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，或者，第五引线和第六引线之间的距离小于安全距离，处理器可靠性低的问题。

Description

一种超小型微处理器的封装方法
技术领域
本发明涉及处理器封装技术领域，尤其涉及一种超小型微处理器的封装方法。
背景技术
智能设备在最近几年得到快速的发展，使得智能设备中的集成电路越来越高功率化、高集成度化，电子元器件的组装密度也持续增加，集成电路(IC)芯片(例如微处理器)通常使用封装装置(“封装”)来物理地和/或电子地将IC芯片附连到电路板，IC芯片(例如“管芯”)典型地安装在微电子衬底封装中，而微处理器是其中最重要的芯片，对微处理器的需求也是越来越多，使用现有技术中的封装方法对微处理器进行封装存在以下不足之处：
(1)在对处理器进行封装时，需要将引线焊接在芯片和引线框架之间，焊接好的引线与芯片表面之间存在一定距离，在封装的“模封”工序中，树脂在模腔中流动有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，处理器可靠性低；
(2)由于引线焊接在芯片和引线框架之间，芯片和引线框架之间的引线长度过大，引线在受重力影响下导致线弧下沉，进而使得引线与芯片表面之间的距离小于安全距离；
(3)在将引线焊接在芯片和引线框架之间时，由于第五引线连接芯片与引线框架的第五管脚，第六引线连接芯片与引线框架的第六管脚，而第五引线和第六引线之间的距离非常靠近，即第五引线和第六引线之间的距离小于安全距离，导致处理器可靠性低。
即现有技术中对处理器进行封装时，由于引线过长，引线在受重力影响下导致线弧下沉或在“模封”工序中有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，或者，第五引线和第六引线之间的距离小于安全距离，处理器可靠性低。
发明内容
为了克服现有技术的不足，本发明的目的在于一种超小型微处理器的封装方法，其能解决现有技术中对处理器进行封装时，由于引线过长，引线在受重力影响下导致线弧下沉或在“模封”工序中有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，或者，第五引线和第六引线之间的距离小于安全距离，处理器可靠性低的问题。
本发明的目的采用如下技术方案实现：
一种超小型微处理器的封装方法，在引线框架上将芯片封装成超小型微处理器，其中，引线框架包括管脚和芯片贴区，芯片上设有焊区；
包括以下步骤：
晶圆研磨：将晶圆进行研磨并通过蓝膜粘贴在晶圆框架上；
晶圆切割：将粘贴在晶圆框架上的晶圆沿切割道进行切割，以便将晶圆切割成多个芯片；
贴片：将多个芯片分别贴装在引线框架上；
焊线：将引线焊接在芯片与引线框架的管脚之间，即对芯片进行焊线处理，以便使得引线连接芯片的焊区和引线框架的管脚之间，进而通过引线框架管脚连接内部和外部电路；
模封：将部分引线框架和焊线后的芯片用模封材料进行封装，以便防止芯片和引线受到外部物理和\或化学的影响；
切筋：将管脚之间的区域进行切割，使得管脚之间进行分离，即对焊接好的芯片进行切割；
测试：将完成切割的芯片进行测试；
标记：将完成测试的芯片进行标记；
成型分离；将完成标记的芯片从引线框架上分离并形成微处理器，之后，对该微处理器进行打包处理；
在晶圆研磨步骤中，对晶圆的衬底进行研磨，以便降低晶圆的厚度；
在贴片步骤中，芯片贴装在芯片贴区的居中偏上部分；
焊线步骤中，引线焊接在芯片的焊区与引线框架的管脚之间，其中，管脚包括第五管脚和第六管脚，第六管脚位于引线框架上侧中部偏右位置，具有左右两个焊接部，第五管脚位于第六管脚右侧；
芯片的第六焊区位于其右侧中部位置，芯片的第五焊区位于其右侧位置，并位于第六焊区下方；
引线包括第五引线和第六引线，第五引线焊接在芯片的第五焊区与引线框架的第五管脚之间，第六引线焊接在芯片的第六焊区与引线框架的第六管脚的左焊接部之间。
进一步地，晶圆切割步骤中，将晶圆进行研磨，以便降低晶圆的衬底厚度，使得晶圆的厚度范围为：190-230微米之间。
进一步地，晶圆切割步骤中，将晶圆进行研磨，以便降低晶圆的衬底厚度，使得晶圆的厚度范围为：200-220微米之间。
进一步地，焊线步骤中，不同引线之间的最小距离为h2，h2大于两倍引线直径。
进一步地，焊线步骤中，第五引线和第六引线均为J-Loop线型。
进一步地，引线是金线、铜线或银线。
进一步地，焊线步骤中，引线焊接在芯片的焊区A与引线框架的管脚C之间并形成线弧AC，线弧AC包括AB段线和BC段线，AB段线和BC段线相交于线弧点B，线弧AC的长度为h3，芯片的焊区A与线弧点B之间的AB段线长度大于1/3h3。
进一步地，AB段线的延长线与BC段线之间的角度小于45°。
进一步地，线弧AC上设有线弧点E，线弧点E为线弧AC的顶点，线弧点E与引线框架上表面之间的距离为h4，h4大于120微米；
线弧点B为线弧AC的折点。
进一步地，焊线步骤中，芯片的相邻的两个焊区中心点之间的距离为h5，h5大于80微米。
进一步地，标记步骤中，引线框架上设有序号，将完成测试的芯片分成坏产品和好产品，在坏产品表面标记序号，在好产品表面标记正常信息，正常信息代表芯片为合格产品。
进一步地，芯片用银胶贴装在芯片贴区的居中偏上部分。
根据本发明的其它技术方案，其还可以包括以下一个或多个技术特征。只要这样的技术特征的组合是可实施的，由此组成的新的技术方案都属于本发明的一部分。
相比现有技术，本发明的有益效果在于：
本发明的超小型微处理器的封装方法，在引线框架上将芯片封装成超小型微处理器，其中，引线框架包括管脚和芯片贴区，芯片上设有焊区；包括以下步骤：晶圆研磨：将晶圆进行研磨并通过蓝膜粘贴在晶圆框架上；晶圆切割：将粘贴在晶圆框架上的晶圆沿切割道进行切割，以便将晶圆切割成多个芯片；贴片：将多个芯片分别贴装在引线框架上；焊线：将引线焊接在芯片与引线框架的管脚之间，即对芯片进行焊线处理，以便使得引线连接芯片的焊区和引线框架的管脚之间，进而通过引线框架管脚连接内部和外部电路；模封：将部分引线框架和焊线后的芯片用模封材料进行封装，以便防止芯片和引线受到外部物理和\或化学的影响；切筋：将管脚之间的区域进行切割，使得管脚之间进行分离，即对焊接好的芯片进行切割；测试：将完成切割的芯片进行测试；标记：将完成测试的芯片进行标记；成型分离；将完成标记的芯片从引线框架上分离并形成微处理器，之后，对该微处理器进行打包处理；在晶圆研磨步骤中，对晶圆的衬底进行研磨，以便降低晶圆的厚度；在贴片步骤中，芯片贴装在芯片贴区的居中偏上部分；焊线步骤中，引线焊接在芯片的焊区与引线框架的管脚之间，其中，管脚包括第五管脚和第六管脚，第六管脚位于引线框架上侧中部偏右位置，具有左右两个焊接部，第五管脚位于第五管脚位于第六管脚右侧；芯片的第六焊区位于其右侧中部位置，芯片的第五焊区位于其右侧位置，并位于第六焊区下方；引线包括第五引线和第六引线，第五引线焊接在芯片的第五焊区与引线框架的第五管脚之间，第六引线焊接在芯片的第六焊区与引线框架的第六管脚的左焊接部之间。在对处理器进行封装时，对晶圆的衬底进行研磨，以便降低晶圆的厚度，之后将晶圆进行切割，以便形成多个芯片，将引线焊接在芯片的焊区和引线框架的管脚之间，由于对晶圆的衬底进行研磨，降低了晶圆的厚度，因此焊接好的引线与芯片表面之间存在足够的距离，在封装过程中，可以避免由于引线过长，引线在受重力影响下导致线弧下沉，进而避免引线与芯片表面之间的距离小于安全距离，或者，可以避免树脂在模腔中流动冲压引线，进而避免引线与芯片表面之间的距离小于安全距离；其次，将芯片贴装在芯片贴区的居中偏上部分，可以缩短第五引线和第六引线的长度，避免受重力影响下导致线弧下沉；再次，第六引线焊接在芯片的第六焊区与引线框架的第六管脚的左焊接部之间，可以增大第五引线和第六引线之间的距离，在封装的“模封”工序中，可以避免第五引线和第六引线之间的距离小于安全距离。能解决现有技术中对处理器进行封装时，由于引线过长，引线在受重力影响下导致线弧下沉或在“模封”工序中有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，或者，第五引线和第六引线之间的距离小于安全距离，处理器可靠性低的问题。
附图说明
参照附图，本发明的特征、优点和特性通过下文的具体实施方式的描述得以更好的理解，附图中：
图1为本发明的超小型微处理器的封装方法的流程图；
图2为图1所示超小型微处理器的封装方法中芯片贴装在芯片贴区的居中偏上部分的结构示意图；
图3为图1所示超小型微处理器的封装方法中芯片贴装在芯片贴区的居中偏上部分的实物结构示意图；
图4为图1所示超小型微处理器的封装方法中芯片贴装在芯片贴区的居中偏上部分的另一结构示意图；
图5为现有的芯片贴装在芯片贴区的居中位置的结构示意图；
图6为图1所示超小型微处理器的封装方法中芯片分别贴装在引线框架上的实物结构示意图。
按法律要求上述图片都按黑白图显示，但是，由于显示屏上的真实的图形界面是彩色的，上述图例的原始形态都彩色的，因此，下文中描述所提到的颜色，需要参见原图来理解，在需要的情况下，可由申请人提供原始色彩的图片。
附图标记：11、第一管脚；12、第二管脚；13、第三管脚；14、第四管脚；15、第五管脚；16、第六管脚；161、左焊接部；162、右焊接部；17、第七管脚；18、第八管脚。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
需要说明的是，当组件被称为“固定于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。当一个组件被认为是“设置于”另一个组件，它可以是直接设置在另一个组件上或者可能同时存在居中组件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
智能设备在最近几年得到快速的发展，微处理器是其中最重要的芯片，对微处理器的需求也是越来越多，但是现有的封装形式，管脚多，尺寸大，成本高。另外，在现有文件规定中，线弧的最高点离芯片表面的距离要大于一倍线径，线与线之间的距离要大于两倍线径。
微处理器芯片首次使用SO8封装工艺(可以应用于扫地机器人、玩具平衡车上)，微处理器芯片上具备十八至二十根焊线，而且焊线位置的特殊分布，有些管脚焊线长度比较长，线靠近芯片和线弯的问题很难解决，通过多次的实验和多个工位的综合分析，找到了解决的办法：通过打磨晶圆的厚度，从标准的280微米磨薄到210微米，经过实验，在不影响芯片性能的情况下，把晶圆的厚度从标准的280微米磨薄到210微米，降低了焊线靠近芯片的风险；另外，针对第六管脚的焊线过长且经过芯片表面距离长的问题，在贴片工位上移芯片位置，以缩短第六管脚的焊线的长度，降低了焊线被冲压的风险，第五管脚15和第六管脚16均使用J-LOOP的线型，并且改变第六管脚16位置由右侧改到左侧，减少被模封工位冲压的风险。其中，焊线即为引线。
如图1-6所示，本发明提供了一种超小型微处理器的封装方法，在引线框架上将芯片封装成超小型微处理器，其中，引线框架包括管脚和芯片贴区，芯片上设有焊区，包括以下步骤：
晶圆研磨：在该步骤中，由于晶圆的厚度是280微米，对晶圆的衬底进行研磨，以便降低晶圆的厚度，使得晶圆的厚度被打磨为210微米。以使得在后续工序中，将引线焊接在芯片的焊区和引线框架的管脚之间的时候，由于降低了晶圆衬底厚度，使得晶圆的厚度被打磨为210微米，焊接好的引线与芯片表面之间存在足够的距离，在后续的封装过程中，可以避免由于引线过长，导致引线在受重力影响下导致线弧下沉，进而避免引线与芯片表面之间的距离小于安全距离，或者，可以避免树脂在模腔中流动冲压引线，进而避免引线与芯片表面之间的距离小于安全距离(即使由于引线过长导致线弧下沉，但是引线与芯片表面之间依然存在足够的距离，使得引线与芯片表面之间的距离大于安全距离)。之后，将进行研磨后的晶圆通过蓝膜粘贴在晶圆框架上。
本实施例中，将晶圆进行研磨，以便降低晶圆的衬底厚度，使得晶圆的厚度被打磨为210微米。在其他实施例中，将晶圆进行研磨后，导致晶圆的厚度值可以根据实际情况进行变更，例如将晶圆进行研磨，使得晶圆的厚度被打磨为200微米，或者，将晶圆进行研磨，使得晶圆的厚度被打磨为205微米，或者，将晶圆的衬底进行研磨，使得晶圆的厚度被打磨为208微米，或者，将晶圆进行研磨，使得晶圆的厚度被打磨为211微米，或者，将晶圆进行研磨，使得晶圆的厚度被打磨为215微米，或者，将晶圆进行研磨，使得晶圆的厚度被打磨为217微米，或者，将晶圆进行研磨，使得晶圆的厚度被打磨为220微米，只要保证将晶圆进行研磨，使得晶圆的厚度范围为：190-230微米之间，以使得在后续工序中，将引线焊接在芯片的焊区和引线框架的管脚之间的时候，焊接好的引线与芯片表面之间存在足够的距离，在后续封装的“模封”工序中，可以避免树脂在模腔中流动冲压引线，进而避免引线与芯片表面之间的距离小于安全距离即可。
晶圆切割：将粘贴在晶圆框架上的晶圆沿切割道进行研磨(切割道位于晶圆上)，以便将晶圆切割成多个芯片(即切割成多个芯片粒)。
贴片：将多个芯片分别贴装在引线框架上，由于引线框架包括管脚和芯片贴区，芯片用银胶贴装在芯片贴区的居中偏上部分位置，以便固定芯片，为焊线工序做装备，以便实现导电。由于将芯片贴装在芯片贴区的居中偏上部分，可以缩短第五引线和第六引线的长度，避免受重力影响下导致线弧下沉，从而使得引线与芯片表面之间的距离大于安全距离。其中，本实施例中，芯片用银胶贴装在芯片贴区的居中偏上部分位置，而现有的芯片一般贴装在芯片贴区的居中位置。
参见表1和表2：
Figure GDA0002435278520000091
Figure GDA0002435278520000101
表1
Figure GDA0002435278520000102
Figure GDA0002435278520000111
表2
焊线：将引线焊接在芯片与引线框架管脚之间，即对芯片进行焊线处理，以便使得引线连接芯片的焊区和引线框架的管脚之间，进而可以通过引线框架管脚连接内部和外部电路，即引线焊接在芯片的焊区与引线框架的管脚之间。
在芯片上可以具有十八个焊区(在其他实施例中，焊区的数量可以根据实际情况进行变更)，引线框架包括八个管脚(即引线框架上的管脚包括第一管脚11、第二管脚12、第三管脚12、第四管脚14、第五管脚15、第六管脚16、第七管脚17和第八管脚18，详细请参考图4)，另外，引线包括十八根引线，将十八根引线焊接在芯片的十八个焊区与引线框架的八个管脚之间，并且，引线一端焊接在芯片的焊区上。其中，引线是金线、铜线或银线。
另外，不同引线之间的最小距离为h2，该h2大于两倍引线直径，其中，引线的直径为33微米(在其他实施例中，引线的直径可以根据实际情况进行变更)。即不同引线之间的最小距离为h2，该h2大于66微米(当引线的直径为其它大小时，h1的数值随着改变)。在后续封装的工序中，当不同引线之间的最小距离大于66微米时，可以避免树脂在模腔中流动因为冲压引线而使得相邻两引线之间的距离小于安全距离。
引线焊接在芯片的焊区A与引线框架的管脚C之间并形成线弧AC，线弧AC包括AB段线和BC段线，所述AB段线和所述BC段线相交于线弧点B，所述线弧AC的长度为h3，所述芯片焊区A与线弧点B之间的AB段线长度大于1/3h3，而AB段线的延长线与所述BC段线之间的角度小于45°(线弧点B为线弧AC的折点)。其次，线弧AC上可以设有线弧点E，该线弧点E为线弧AC的顶点，此时，线弧点E与引线框架上表面之间的距离为h4，h4大于120微米。再次，芯片的相邻的两个焊区中心之间的距离为h5，h5大于80微米。
其中，第六管脚16位于引线框架上侧中部偏右位置，并且，第六管脚16具有左右两个焊接部(左焊接部161和右焊接部162)，第五管脚15位于第六管脚16右侧(即第五管脚15位于引线框架右侧上部偏右上角位置)；而芯片的第六焊区位于其右侧中部位置，芯片的第五焊区位于其右侧位置，并位于第六焊区下方。
这十八根引线中包括第五引线和第六引线，第五引线焊接在芯片的第五焊区与引线框架的第五管脚15之间，第六引线焊接在芯片的第六焊区与引线框架的第六管脚16的左焊接部161之间，可以增大第五引线和第六引线之间的距离，在后续封装的“模封”工序中，可以避免第五引线和第六引线之间的距离小于安全距离(例如相互接触)。其中，第五引线和第六引线均为J-Loop线型。
本实施例中，第五引线的数量为两根。在其他实施例中，第五引线的数量可以根据实际情况进行变更，例如，第五引线的数量可以为一根，或者，第五引线的数量可以为三根。
模封：将部分引线框架和焊线后的芯片用模封材料进行封装(模封材料为树脂)，以便防止芯片和引线受到外部物理和\或化学的影响；
切筋：将管脚之间的区域进行切割，使得管脚之间进行分离，即对焊接好的芯片进行切割；
测试：将完成切割的芯片进行测试，即对每个芯片单元进行测试；
标记：将完成测试的芯片进行标记，即在每个芯片单元表面进行标记，在此步骤中，引线框架上标示有序号，将完成测试的芯片分成坏产品和好产品，在坏产品表面标记该序号，在好产品表面标记正常信息，该正常信息代表该芯片为合格产品；
成型分离；将完成标记的芯片从引线框架上分离并形成微处理器，之后，对该微处理器进行打包处理。
本发明的超小型微处理器的封装方法，在引线框架上将芯片封装成超小型微处理器，其中，引线框架包括管脚和芯片贴区，芯片上设有焊区；包括以下步骤：晶圆研磨：将晶圆进行研磨并通过蓝膜粘贴在晶圆框架上；晶圆切割：将粘贴在晶圆框架上的晶圆沿切割道进行切割，以便将晶圆切割成多个芯片；贴片：将多个芯片分别贴装在引线框架上；焊线：将引线焊接在芯片与引线框架的管脚之间，即对芯片进行焊线处理，以便使得引线连接芯片的焊区和引线框架的管脚之间，进而通过引线框架管脚连接内部和外部电路；模封：将部分引线框架和焊线后的芯片用模封材料进行封装，以便防止芯片和引线受到外部物理和\或化学的影响；切筋：将管脚之间的区域进行切割，使得管脚之间进行分离，即对焊接好的芯片进行切割；测试：将完成切割的芯片进行测试；标记：将完成测试的芯片进行标记；成型分离；将完成标记的芯片从引线框架上分离并形成微处理器，之后，对该微处理器进行打包处理；在晶圆研磨步骤中，对晶圆的衬底进行研磨，以便降低晶圆的厚度；在贴片步骤中，芯片贴装在芯片贴区的居中偏上部分；焊线步骤中，引线焊接在芯片的焊区与引线框架的管脚之间，其中，管脚包括第五管脚15和第六管脚16，第六管脚16位于引线框架上侧中部偏右位置，具有左右两个焊接部，第五管脚15位于第六管脚16右侧(即第五管脚15位于引线框架右侧上部偏右上角位置)；芯片的第六焊区位于其右侧中部位置，芯片的第五焊区位于其右侧位置，并位于第六焊区下方；引线包括第五引线和第六引线，第五引线焊接在芯片的第五焊区与引线框架的第五管脚15之间，第六引线焊接在芯片的第六焊区与引线框架的第六管脚16的左焊接部161之间。在对处理器进行封装时，将晶圆进行研磨，以便降低晶圆的衬底厚度，之后将晶圆进行切割，以便形成多个芯片，将引线焊接在芯片的焊区和引线框架的管脚之间，由于降低晶圆的衬底厚度，所以焊接好的引线与芯片表面之间存在足够的距离，在封装过程中，可以避免由于引线过长，而导致引线在受重力影响下导致线弧下沉，进而避免引线与芯片表面之间的距离小于安全距离，或者，可以避免树脂在模腔中流动冲压引线，进而避免引线与芯片表面之间的距离小于安全距离；其次，将芯片贴装在芯片贴区的居中偏上部分，可以缩短第五引线和第六引线的长度，避免受重力影响下导致线弧下沉；再次，第六引线焊接在芯片的第六焊区与引线框架的第六管脚16的左焊接部161之间，可以增大第五引线和第六引线之间的距离，在封装的“模封”工序中，可以避免第五引线和第六引线之间的距离小于安全距离，可以提高处理器的可靠性。能解决现有技术中对处理器进行封装时，由于引线过长，引线在受重力影响下导致线弧下沉或在“模封”工序中有冲弯引线的风险，进而使得引线与芯片表面之间的距离小于安全距离，或者，第五引线和第六引线之间的距离小于安全距离，处理器可靠性低的问题。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。

Claims (9)

1.一种超小型微处理器的封装方法，在引线框架上将芯片封装成超小型微处理器，其中，所述引线框架包括管脚和芯片贴区，所述芯片上设有焊区；
包括以下步骤：
晶圆研磨：将晶圆进行研磨并通过蓝膜粘贴在晶圆框架上；
晶圆切割：将粘贴在晶圆框架上的晶圆沿切割道进行切割，以便将晶圆切割成多个芯片；
贴片：将多个芯片分别贴装在引线框架上；
焊线：将引线焊接在芯片与引线框架的管脚之间，即对芯片进行焊线处理，以便使得引线连接芯片的焊区和引线框架的管脚之间，进而通过引线框架管脚连接内部和外部电路；
模封：将部分引线框架和焊线后的芯片用模封材料进行封装，以便防止芯片和引线受到外部物理和\或化学的影响；
切筋：将管脚之间的区域进行切割，使得管脚之间进行分离，即对焊接好的芯片进行切割；
测试：将完成切割的芯片进行测试；
标记：将完成测试的芯片进行标记；
成型分离；将完成标记的芯片从引线框架上分离并形成微处理器，之后，对该微处理器进行打包处理；
其特征在于，
在所述晶圆研磨步骤中，对所述晶圆的衬底进行研磨，以便降低所述晶圆的厚度；
在所述贴片步骤中，所述芯片贴装在所述芯片贴区的居中偏上部分；
所述焊线步骤中，所述引线焊接在所述芯片的焊区与所述引线框架的管脚之间，所述引线框架包括八个管脚，其中，所述引线框架的管脚包括第五管脚和第六管脚，所述第六管脚位于所述引线框架上侧中部偏右位置，具有左右两个焊接部，所述第五管脚位于所述第六管脚右侧；
所述芯片的第六焊区位于其右侧中部位置，所述芯片的第五焊区位于其右侧位置，并位于所述第六焊区下方；
所述引线包括第五引线和第六引线，所述第五引线焊接在所述芯片的第五焊区与所述引线框架的第五管脚之间，所述第六引线焊接在所述芯片的第六焊区与所述引线框架的第六管脚的左焊接部之间；
所述焊线步骤中，所述第五引线和第六引线均为J-Loop线型；
所述焊线步骤中，所述引线焊接在所述芯片的焊区A与所述引线框架的管脚C之间并形成线弧AC，所述线弧AC包括AB段线和BC段线，所述AB段线和所述BC段线相交于线弧点B，所述线弧AC的长度为h3，所述芯片的焊区A与所述线弧点B之间的AB段线长度大于1/3h3；
所述AB段线的延长线与所述BC段线之间的角度小于45°。
2.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述晶圆切割步骤中，将所述晶圆进行研磨，以便降低所述晶圆的衬底厚度，使得所述晶圆的厚度范围为：190-230微米之间。
3.如权利要求2所述的超小型微处理器的封装方法，其特征在于，所述晶圆切割步骤中，将所述晶圆进行研磨，以便降低所述晶圆的衬底厚度，使得所述晶圆的厚度范围为：200-220微米之间。
4.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述焊线步骤中，不同所述引线之间的最小距离为h2，所述h2大于两倍引线直径。
5.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述引线是金线、铜线或银线。
6.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述线弧AC上设有线弧点E，所述线弧点E为所述线弧AC的顶点，所述线弧点E与所述引线框架上表面之间的距离为h4，所述h4大于120微米；
所述线弧点B为所述线弧AC的折点。
7.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述焊线步骤中，所述芯片的相邻的两个焊区中心点之间的距离为h5，所述h5大于80微米。
8.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述标记步骤中，所述引线框架上设有序号，将完成测试的芯片分成坏产品和好产品，在所述坏产品表面标记所述序号，在所述好产品表面标记正常信息，所述正常信息代表所述芯片为合格产品。
9.如权利要求1所述的超小型微处理器的封装方法，其特征在于，所述芯片用银胶贴装在所述芯片贴区的居中偏上部分。
CN201811139390.5A 2018-09-28 2018-09-28 一种超小型微处理器的封装方法 Active CN109449090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811139390.5A CN109449090B (zh) 2018-09-28 2018-09-28 一种超小型微处理器的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811139390.5A CN109449090B (zh) 2018-09-28 2018-09-28 一种超小型微处理器的封装方法

Publications (2)

Publication Number Publication Date
CN109449090A CN109449090A (zh) 2019-03-08
CN109449090B true CN109449090B (zh) 2020-10-16

Family

ID=65546203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811139390.5A Active CN109449090B (zh) 2018-09-28 2018-09-28 一种超小型微处理器的封装方法

Country Status (1)

Country Link
CN (1) CN109449090B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254893A (zh) * 2011-07-29 2011-11-23 天水华天科技股份有限公司 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN205248260U (zh) * 2015-12-15 2016-05-18 深圳市三浦半导体有限公司 一种电子器件封装结构
CN205723522U (zh) * 2016-04-26 2016-11-23 上海爱矽半导体科技有限公司 一种引线框架
CN107531982A (zh) * 2015-04-30 2018-01-02 住友电木株式会社 密封用树脂组合物和电子部件装置
CN107742620A (zh) * 2017-09-30 2018-02-27 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块
CN108074823A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN207753003U (zh) * 2017-12-28 2018-08-21 上海东软载波微电子有限公司 封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065165B1 (ko) * 2008-09-11 2011-09-19 알파 앤드 오메가 세미컨덕터, 인코포레이티드 반도체 장치 패키지의 본드 와이어 재 루트를 위한 디스크리트 도전층을 사용한 반도체 장치
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254893A (zh) * 2011-07-29 2011-11-23 天水华天科技股份有限公司 一种带双凸点的四边扁平无引脚封装件及其生产方法
CN107531982A (zh) * 2015-04-30 2018-01-02 住友电木株式会社 密封用树脂组合物和电子部件装置
CN205248260U (zh) * 2015-12-15 2016-05-18 深圳市三浦半导体有限公司 一种电子器件封装结构
CN205723522U (zh) * 2016-04-26 2016-11-23 上海爱矽半导体科技有限公司 一种引线框架
CN108074823A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107742620A (zh) * 2017-09-30 2018-02-27 杭州士兰微电子股份有限公司 用于电机驱动的集成功率模块和智能功率模块
CN207753003U (zh) * 2017-12-28 2018-08-21 上海东软载波微电子有限公司 封装结构

Also Published As

Publication number Publication date
CN109449090A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US7273768B2 (en) Wafer-level package and IC module assembly method for the wafer-level package
KR20010067329A (ko) 반도체 장치의 제조방법
KR20030014637A (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP2009105334A (ja) 半導体装置及びその製造方法
US9397082B2 (en) Multiple die lead frame packaging
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
JP2012059782A (ja) 樹脂封止型半導体装置及びその製造方法
JP2004056023A (ja) 半導体装置及びその製造方法
CN110473795B (zh) 一种大尺寸芯片的分层隔离封装结构及工艺
CN109449090B (zh) 一种超小型微处理器的封装方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
US8698288B1 (en) Flexible substrate with crimping interconnection
US8097952B2 (en) Electronic package structure having conductive strip and method
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
CN204361080U (zh) 电路系统及其芯片封装
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
CN220821555U (zh) 传感器芯片qfn封装过渡结构
JP5308464B2 (ja) 半導体装置の製造方法
JP4658987B2 (ja) 半導体装置
CN210805761U (zh) 一种半导体芯片
CN207587727U (zh) 一种多载体引线框架
US20130075885A1 (en) Lead frame and packaging method
JP5444382B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant