CN205248260U - 一种电子器件封装结构 - Google Patents

一种电子器件封装结构 Download PDF

Info

Publication number
CN205248260U
CN205248260U CN201521046188.XU CN201521046188U CN205248260U CN 205248260 U CN205248260 U CN 205248260U CN 201521046188 U CN201521046188 U CN 201521046188U CN 205248260 U CN205248260 U CN 205248260U
Authority
CN
China
Prior art keywords
horizontal part
chip
pad
vertical component
electron device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201521046188.XU
Other languages
English (en)
Inventor
谷岳生
申云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sanpu Semiconductor Co Ltd
Original Assignee
Shenzhen Sanpu Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sanpu Semiconductor Co Ltd filed Critical Shenzhen Sanpu Semiconductor Co Ltd
Priority to CN201521046188.XU priority Critical patent/CN205248260U/zh
Application granted granted Critical
Publication of CN205248260U publication Critical patent/CN205248260U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种电子器件封装结构,包括基板、焊盘,以及设置在基板上的芯片,还包括连接芯片与焊盘的引线,所述引线包括从芯片垂直向上延伸的垂直部,从垂直部上端向焊盘方向水平延伸的水平部,以及连接水平部自由端头与焊盘的倾斜部;其中,所述水平部的自由端头超出芯片的边缘。本实用新型的电子器件封装结构,引线包括垂直部、水平部、倾斜部,且,水平部的端头超出了芯片的边缘,采用这样的结构设计,可以允许增大键合线弧高度,有效地增加了爬电距离,提高了导体之间的安全距离;由于水平部的存在,使得倾斜部的长度可以大大减小,大大降低了踏线的风险。

Description

一种电子器件封装结构
技术领域
本实用新型涉及一种电子器件例如半导体的封装结构。
背景技术
现在半导体的封装结构中,各部件之间须有安全距离的规定,安全距离包括电气间隙、爬电距离和绝缘穿透距离。其中,爬电距离是指两相邻导体或一个导体至相邻导体绝缘表面的最短距离。键合线弧高度是连接芯片与框架的导电线材的倾斜度(芯片表面至导电线最高点的距离来表征)。
现有半导体封装结构中,线弧高度只能控制在120-140um之间,当线孤高度进一步增加时,倾斜连接至焊盘的线材的长度也会增加,因重力的作用容易造成踏线,造成生产的成品不良率上升。而且线弧高度的拉高对产品爬电距离的变化较小,还是不能解决高压产品在使用中因爬电距离不够而损坏产品的问题。
实用新型内容
本实用新型为了解决现有技术中存在的问题,提供了一种电子器件封装结构。
为了实现上述的目的,本实用新型的技术方案是:一种电子器件封装结构,包括基板、焊盘,以及设置在基板上的芯片,还包括连接芯片与焊盘的引线,所述引线包括从芯片垂直向上延伸的垂直部,从垂直部上端向焊盘方向水平延伸的水平部,以及连接水平部自由端头与焊盘的倾斜部;其中,所述水平部的自由端头超出芯片的边缘。
优选的是,所述垂直部的上部具有一朝水平部相反方向弯曲的弯曲部。
优选的是,所述垂直部的高度为200-260um。
本实用新型的电子器件封装结构,引线包括垂直部、水平部、倾斜部,且,水平部的端头超出了芯片的边缘,采用这样的结构设计,可以允许增大键合线弧高度,有效地增加了爬电距离,提高了导体之间的安全距离;由于水平部的存在,使得倾斜部的长度可以大大减小,大大降低了踏线的风险。
附图说明
图1示出了本实用新型电子器件封装结构的结构示意图。
具体实施方式
为了使本实用新型解决的技术问题、采用的技术方案、取得的技术效果易于理解,下面结合具体的附图,对本实用新型的具体实施方式做进一步说明。
参考图1,本实用新型提供了一种电子器件封装结构,其包括基板1、焊盘3,以及设置在基板1上的芯片2,还包括连接芯片2与焊盘3的引线,当然,对于本领域的技术人员来说,还包括盖体,以及芯片2封装在基板1上,在某一些具体的实施方式中,基本1可以是电路板,焊盘3可以设置在框架上或者电路板上等等,这些都属于本领域技术人员的公知常识,在此不再具体说明。
本实用新型的电子器件封装结构,所述引线包括从芯片2垂直向上延伸的垂直部7,从垂直部7的上端向焊盘3方向水平延伸的水平部5,以及连接水平部5自由端头与焊盘3的倾斜部6。也就是说,该引线包括一垂直部7、水平部5以及倾斜部6,通过垂直部7可以将水平部5支撑在芯片的上方,水平部5的自由端头通过一倾斜部6倾斜向下连接焊盘3。其中,所述水平部5的自由端头超出芯片2的边缘。
本实用新型的电子器件封装结构,垂直部的高度记为L,亦即键合线弧高度,水平部5、倾斜部6中距离芯片的最近距离记为H,亦即爬电距离,倾斜部6的长度记为D。在本实用新型一个具体的实施方式中,所述垂直部7的高度为200-260um。
本实用新型的电子器件封装结构,引线包括垂直部、水平部、倾斜部,且,水平部的端头超出了芯片的边缘,采用这样的结构设计,可以允许增大键合线弧高度,有效地增加了爬电距离,提高了导体之间的安全距离;由于水平部的存在,使得倾斜部的长度可以大大减小,大大降低了踏线的风险。
本实用新型优选的是,所述垂直部7的上部具有一朝水平部5相反方向弯曲的弯曲部4,该弯曲部4在垂直部上的弯曲方向与水平部5的延伸方向相反,从而可以提高垂直部7的支撑强度。
本实用新型已通过优选的实施方式进行了详尽的说明。然而,通过对前文的研读,对各实施方式的变化和增加对于本领域的一般技术人员来说是显而易见的。申请人的意图是所有的这些变化和增加都落在了本实用新型权利要求所保护的范围中。

Claims (3)

1.一种电子器件封装结构,包括基板、焊盘,以及设置在基板上的芯片,还包括连接芯片与焊盘的引线,其特征在于:所述引线包括从芯片垂直向上延伸的垂直部,从垂直部上端向焊盘方向水平延伸的水平部,以及连接水平部自由端头与焊盘的倾斜部;其中,所述水平部的自由端头超出芯片的边缘。
2.根据权利要求1所述的电子器件封装结构,其特征在于:所述垂直部的上部具有一朝水平部相反方向弯曲的弯曲部。
3.根据权利要求1所述的电子器件封装结构,其特征在于:所述垂直部的高度为200-260um。
CN201521046188.XU 2015-12-15 2015-12-15 一种电子器件封装结构 Expired - Fee Related CN205248260U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201521046188.XU CN205248260U (zh) 2015-12-15 2015-12-15 一种电子器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201521046188.XU CN205248260U (zh) 2015-12-15 2015-12-15 一种电子器件封装结构

Publications (1)

Publication Number Publication Date
CN205248260U true CN205248260U (zh) 2016-05-18

Family

ID=55947339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201521046188.XU Expired - Fee Related CN205248260U (zh) 2015-12-15 2015-12-15 一种电子器件封装结构

Country Status (1)

Country Link
CN (1) CN205248260U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449090A (zh) * 2018-09-28 2019-03-08 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109461711A (zh) * 2018-10-30 2019-03-12 格力电器(合肥)有限公司 光耦器件和包括其的设备
CN110473954A (zh) * 2018-05-09 2019-11-19 江西鸿利光电有限公司 一种低成本高可靠性的led芯片连接结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473954A (zh) * 2018-05-09 2019-11-19 江西鸿利光电有限公司 一种低成本高可靠性的led芯片连接结构
CN109449090A (zh) * 2018-09-28 2019-03-08 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109449090B (zh) * 2018-09-28 2020-10-16 深圳赛意法微电子有限公司 一种超小型微处理器的封装方法
CN109461711A (zh) * 2018-10-30 2019-03-12 格力电器(合肥)有限公司 光耦器件和包括其的设备

Similar Documents

Publication Publication Date Title
CN205248260U (zh) 一种电子器件封装结构
KR101443972B1 (ko) 일체형 전력 반도체 모듈
CN106449538A (zh) 贴片式整流器件结构
CN104157634A (zh) 一种分裂电容中间布局的低寄生电感GaN功率集成模块
CN105118818A (zh) 一种方形扁平无引脚封装结构的功率模块
CN201447897U (zh) 一种大偏移跳线转角塔
CN201937484U (zh) 超薄型表面贴装桥式整流器
CN104659197B (zh) 发光二极管封装体
CN204011390U (zh) 一种倒装安装芯片的陶瓷封装外壳
CN203367269U (zh) 一种引线框架
CN103050448B (zh) 母排型功率模块支架
CN205881943U (zh) 一种新型led灯珠支架
CN203118937U (zh) 便于定位的半导体封装结构
CN203659846U (zh) 一种引线框架及封装体
KR20200093636A (ko) 전력 반도체 패치 패키징 구조
CN215933591U (zh) 高功率密度的半导体器件
CN203118938U (zh) 一种igbt弹性主电极
CN213816146U (zh) 芯片引线框架
CN203826366U (zh) 一种二极管跳线
CN203339161U (zh) 射频芯片系统级封装结构
CN204441276U (zh) 用于小信号的二极管器件
CN215933590U (zh) 通讯用半导体整流桥
CN203941764U (zh) 一种汽车线束摆放支架
CN217035627U (zh) 贴片式电力电子器件
CN206364009U (zh) 一种支撑架式电感结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160518

Termination date: 20161215

CF01 Termination of patent right due to non-payment of annual fee