CN103094235A - 一种应用电镀工艺的aaqfn封装件及其制作工艺 - Google Patents

一种应用电镀工艺的aaqfn封装件及其制作工艺 Download PDF

Info

Publication number
CN103094235A
CN103094235A CN2012105421972A CN201210542197A CN103094235A CN 103094235 A CN103094235 A CN 103094235A CN 2012105421972 A CN2012105421972 A CN 2012105421972A CN 201210542197 A CN201210542197 A CN 201210542197A CN 103094235 A CN103094235 A CN 103094235A
Authority
CN
China
Prior art keywords
lead frame
pin
chip
copper lead
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012105421972A
Other languages
English (en)
Inventor
王虎
谌世广
刘卫东
李涛涛
马利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN2012105421972A priority Critical patent/CN103094235A/zh
Publication of CN103094235A publication Critical patent/CN103094235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种应用电镀工艺的AAQFN封装件及其制作工艺，所述封装件主要由铜引线框架、粘片胶、芯片、键合线、塑封料、阻焊层和锡球组成。所述的铜引线框架为蚀刻，通过粘片胶与芯片粘接，芯片与铜引线框架引脚由键合线连接，并由塑封料塑封，所述阻焊层填充铜引线框架底部蚀刻掉的引脚空隙，锡球电镀引脚上。所述制作工艺主要有以下步骤：铜框架半蚀刻、晶圆减薄、晶圆划片、上芯、压焊、塑封、框架、背面蚀刻、背面刷阻焊层、电镀锡球、切割。本发明节约了封装成本，提高了电性能和产品可靠性。

Description

一种应用电镀工艺的AAQFN封装件及其制作工艺
技术领域
本发明涉及半导体封装技术领域，具体是一种应用电镀工艺的AAQFN封装件及其制作工艺。
背景技术
随着技术的不断发展，电子封装不但要提供芯片的保护，同时还要在一定的成本下满足不断增加的性能、可靠性、散热、功率分配等要求，功能芯片速度及处理能力的增加需要更多的引脚数，更快的时钟频率和更好的电源分配。
传统的QFN封装方法由于受到框架的限制，I/0 Pad的互联线分布固定，引脚数较少、间距较大，不能实现功能芯片的速度及处理能力的增加。
在成熟的蚀刻工艺技术基础上，AAQFN封装从框架设计、材料选择、焊盘结构优化等方面入手，建立完善的封装工艺技术，不断调整优化，突破窄间距（0.4mm）、超薄型（0.5mm 以下）封装§技术难点，实现面内I/O 布局列阵AAQFN 封装，形成成套封装工艺技术，在一定的成本下满足了不断增加的性能、可靠性、散热、功率分配等要求。
然而，传统的AAQFN封装工艺主要采用钢网刷锡膏，然后将锡膏进行回流，这在一定程度上不仅增加了封装成本，而且封装工艺流程繁琐。
为了在低成本要求下满足满足不断增加的性能、可靠性、散热、功率分配等要求，简化封装工艺流程，应用电镀工艺的AAQFN封装克
服了当前封装存在的高成本、流程繁琐问题，而且可提高导电性、润滑性、耐热性、和表面美观，具有明显的技术优势，能够实现多引脚、高密度、小型薄型化封装，具有散热性、电性能以及共面性好等特点。
发明内容
本发明的目的在于克服传统AAQFN封装技术存在的问题，开发出一种应用电镀工艺的AAQFN封装件及其制作工艺，不仅简化了封装流程，具有更有效的成本效益。
本发明的技术方案是：一种应用电镀工艺的AAQFN封装件，主要由铜引线框架、粘片胶、芯片、键合线、塑封料、阻焊层 和锡球组成。所述的铜引线框架为蚀刻，通过粘片胶与芯片粘接，芯片与铜引线框架引脚由键合线连接，并由塑封料塑封，所述阻焊层 填充铜引线框架底部蚀刻掉的引脚空隙，锡球电镀引脚上。
一种应用电镀工艺的AAQFN封装件的制作工艺，主要有以下步骤：铜框架半蚀刻、晶圆减薄、晶圆划片、上芯、压焊、塑封、框架、背面蚀刻、背面刷阻焊层、电镀锡球、切割。
本发明的有益效果是：（1）AAQFN封装技术在传统技术的基础上不断改进，在阻焊层底部填充之后，省去了钢网刷锡膏与锡膏回流焊流程，节省了材料的消耗、与相关设备的使用，从而就节约了封装成本，简化了封装流程。（2）应用电镀工艺的AAQFN封装根据芯片打线方式，I/O Pad的互联线可以灵活分布，使得金丝的长度和弧度变小，减小了封装成本和封装尺寸，整个布线技术在框架设计时完成，产品具有更多的I/O数与更好的电性能，缩短了电流和信号传输距离，提高了电性能和产品可靠性，具有明显的市场竞争优势。（3）通过电镀锡球能增强金属的抗腐蚀性、增加硬度、防止磨耗，提高导电性、润滑性、耐热性和表面美观。本发明为无铅、无卤素的环保型先进封装技术，可应用于更大范围的移动、消费电子产品上，满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要，是迅速成长起来的一种新型封装技术。
说明书附图
图1 引线框架剖面图；
图2 上芯后产品剖面图；
图3 压焊后产品剖面图；
图4 塑封后产品剖面图
图5框架背面蚀刻后产品剖面图；
图6背面刷阻焊层后产品剖面图；
图7 电镀后产品剖面图。
图中，1为铜引线框架、2为粘片胶、3为芯片、4为键合线、5为塑封料、6为阻焊层、7为锡球。                     
具体实施方式
下面结合附图对本发明做进一步详细叙述。
如图所示，一种应用电镀工艺的AAQFN封装件，主要由铜引线框架1、粘片胶2、芯片3、键合线4、塑封料5、阻焊层 6和锡球7组成。所述的铜引线框架1首先进行半蚀刻，然后将芯片3与蚀刻后的铜引线框架1用粘片胶2粘接，所述的芯片3与蚀刻后的铜框架1引脚之间用键合线4连接，然后用塑封料5进行塑封，所述的铜引脚1是对半蚀刻后的铜框架底部进行蚀刻，进行引脚分离，然后用阻焊层 6填充底部蚀刻掉的引脚空隙，接着，应用电镀工艺电镀锡球7，随后进行产品切割。
如图所示，一种应用电镀工艺的AAQFN封装件的制作工艺，其按照如下步骤进行：
第一步、引线框架蚀刻：将铜引线框架1进行半蚀刻，依据芯片pad分布结构，通过成熟的涂胶、曝光、显影、电镀及腐蚀等工艺，在铜板正面蚀刻出载体，互联线，I/O Pad，确定I/O Pad大小，脚间距和它们各自的位置；
第二步、晶圆减薄和划片：先正面贴上胶膜，然后在专用减薄机上进行减薄达到工艺要求。减薄完的晶圆清洗经检验合格后，去掉正面胶膜，在晶圆背面贴上胶膜后再进行划片，将晶圆划成单个IC芯片；
第三步、上芯：使用专用上料夹，用点胶头均匀的将粘片胶2（导电胶或绝缘胶）点在铜引线框架1的PAD上，吸嘴将承片台上的IC芯片3吸起放置到已点好粘接胶的铜引线框架1引脚上，粘片后框架自动送到弹夹中；
第四步、压焊：在专用压焊机上，键合线4采用金线或铜线，通过球焊把芯片3上的焊盘（PAD）和蚀刻后铜引线框架1引脚相连，形成了电路的电源和信号通道；
第五步、塑封：采用塑料包封系统将压焊后的产品自动传送到塑封模具中，用塑封料5对压焊后的产品进行包封，随后进行固化；
第六步、框架背面蚀刻、背面刷阻焊层：对铜引线框架1进行背面蚀刻，将选定的露铜部分蚀刻掉，进行引脚分离；在分离后，对铜引线框架1的引脚的空隙刷阻焊层 6，处理方法是在图形蚀刻后，依次进行腿膜、微蚀、涂阻焊层、曝光、显影、阻焊层固化，使其油墨烤干,并充分的硬固化，达到可靠性的要求；
第七步、电镀锡球：在铜引线框架1的引脚上应用电镀工艺植入锡球7，电镀后进行烘烤，彻底去除潮气；
第八步、切割：对产品进行切割入盘（管）。

Claims (2)

1.一种应用电镀工艺的AAQFN封装件，其特征在于：主要由铜引线框架（1）、粘片胶（2）、芯片（3）、键合线（4）、塑封料（5）、阻焊层（6）和锡球（7）组成；所述的铜引线框架（1）为蚀刻，通过粘片胶（2）与芯片（3）粘接，芯片（3）与铜引线框架（1）引脚由键合线（4）连接，并由塑封料（5）塑封，所述阻焊层（6）填充铜引线框架（1）底部蚀刻掉的引脚空隙，锡球（7）电镀引脚上。
2.一种应用电镀工艺的AAQFN封装件的制作工艺，其特征在于：其按照如下步骤进行：
第一步、引线框架蚀刻：将铜引线框架（1）进行半蚀刻，依据芯片pad分布结构，通过成熟的涂胶、曝光、显影、电镀及腐蚀等工艺，在铜板正面蚀刻出载体，互联线，I/O Pad，确定I/O Pad大小，脚间距和它们各自的位置；
第二步、晶圆减薄和划片：先正面贴上胶膜，然后在专用减薄机上进行减薄，减薄完的晶圆清洗经检验合格后，去掉正面胶膜，在晶圆背面贴上胶膜后再进行划片，将晶圆划成单个IC芯片；
第三步、上芯：使用专用上料夹，用点胶头均匀的将粘片胶（2）点在铜引线框架（1）的PAD上，吸嘴将承片台上的IC芯片（3）吸起放置到已点好粘接胶的铜引线框架（1）引脚上，粘片后框架自动送到弹夹中；
第四步、压焊：在专用压焊机上，键合线（4）采用金线或铜线，通过球焊把芯片（3）上的焊盘（PAD）和蚀刻后铜引线框架（1）引脚相连；
第五步、塑封：采用塑料包封系统将压焊后的产品自动传送到塑封模具中，用塑封料（5）对压焊后的产品进行包封，随后进行固化；
第六步、框架背面蚀刻、背面刷阻焊层：对铜引线框架（1）进行背面蚀刻，将选定的露铜部分蚀刻掉，进行引脚分离；在分离后，对铜引线框架（1）的引脚的空隙刷阻焊层（6），处理方法是在图形蚀刻后，依次进行腿膜、微蚀、涂阻焊层、曝光、显影、阻焊层 固化，使其油墨烤干,并充分的硬固化；
第七步、电镀锡球：在铜引线框架（1）的引脚上应用电镀工艺植入锡球（7），电镀后进行烘烤，彻底去除潮气；
第八步、切割：对产品进行切割入盘（管）。
CN2012105421972A 2012-12-14 2012-12-14 一种应用电镀工艺的aaqfn封装件及其制作工艺 Pending CN103094235A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012105421972A CN103094235A (zh) 2012-12-14 2012-12-14 一种应用电镀工艺的aaqfn封装件及其制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012105421972A CN103094235A (zh) 2012-12-14 2012-12-14 一种应用电镀工艺的aaqfn封装件及其制作工艺

Publications (1)

Publication Number Publication Date
CN103094235A true CN103094235A (zh) 2013-05-08

Family

ID=48206637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012105421972A Pending CN103094235A (zh) 2012-12-14 2012-12-14 一种应用电镀工艺的aaqfn封装件及其制作工艺

Country Status (1)

Country Link
CN (1) CN103094235A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531486A (zh) * 2013-09-28 2014-01-22 宁波康强电子股份有限公司 一种引线框架的制作方法
CN104409367A (zh) * 2014-10-21 2015-03-11 华天科技（西安）有限公司 一种基于铜线与铜框架键合的qfn封装件及其制作工艺
CN104916607A (zh) * 2015-06-18 2015-09-16 长电科技（滁州）有限公司 无基板超薄封装结构及其制作方法
CN111519217A (zh) * 2020-05-07 2020-08-11 吉林大学 一种搪塑模具及其增强处理方法和应用
CN112342575A (zh) * 2020-09-10 2021-02-09 安徽龙芯微科技有限公司 一种半导体封装件的电镀方法
CN116884941A (zh) * 2023-06-19 2023-10-13 浙江嘉辰半导体有限公司 一种封装芯片的结构及封装工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209721A (zh) * 1997-08-27 1999-03-03 华通电脑股份有限公司 球阵式封装板电镀锡球的方法
JP2011211248A (ja) * 2011-07-29 2011-10-20 Toyo Kohan Co Ltd Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法
CN102280431A (zh) * 2011-08-01 2011-12-14 日月光半导体制造股份有限公司 具有保护层的半导体封装及其制作方法
CN102738010A (zh) * 2012-06-15 2012-10-17 华天科技（西安）有限公司 一种基于喷砂的aaqfn框架产品扁平封装件制作工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209721A (zh) * 1997-08-27 1999-03-03 华通电脑股份有限公司 球阵式封装板电镀锡球的方法
JP2011211248A (ja) * 2011-07-29 2011-10-20 Toyo Kohan Co Ltd Ｑｆｎ用金属積層板を用いたｑｆｎの製造方法
CN102280431A (zh) * 2011-08-01 2011-12-14 日月光半导体制造股份有限公司 具有保护层的半导体封装及其制作方法
CN102738010A (zh) * 2012-06-15 2012-10-17 华天科技（西安）有限公司 一种基于喷砂的aaqfn框架产品扁平封装件制作工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531486A (zh) * 2013-09-28 2014-01-22 宁波康强电子股份有限公司 一种引线框架的制作方法
CN103531486B (zh) * 2013-09-28 2016-08-17 宁波康强电子股份有限公司 一种引线框架的制作方法
CN104409367A (zh) * 2014-10-21 2015-03-11 华天科技（西安）有限公司 一种基于铜线与铜框架键合的qfn封装件及其制作工艺
CN104916607A (zh) * 2015-06-18 2015-09-16 长电科技（滁州）有限公司 无基板超薄封装结构及其制作方法
CN111519217A (zh) * 2020-05-07 2020-08-11 吉林大学 一种搪塑模具及其增强处理方法和应用
CN112342575A (zh) * 2020-09-10 2021-02-09 安徽龙芯微科技有限公司 一种半导体封装件的电镀方法
CN116884941A (zh) * 2023-06-19 2023-10-13 浙江嘉辰半导体有限公司 一种封装芯片的结构及封装工艺
CN116884941B (zh) * 2023-06-19 2024-04-09 浙江嘉辰半导体有限公司 一种封装芯片的结构及封装工艺

Similar Documents

Publication Publication Date Title
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN101694837B (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN103094235A (zh) 一种应用电镀工艺的aaqfn封装件及其制作工艺
TWI379367B (en) Chip packaging method and structure thereof
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
US8134242B2 (en) Integrated circuit package system with concave terminal
CN203055899U (zh) 一种带有铜柱的晶圆减薄的单芯片封装件
CN102231376B (zh) 多圈排列无载体双ic芯片封装件及其生产方法
CN102231372A (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN102646645B (zh) 封装结构及其制造方法
CN102522394A (zh) 一种芯片上芯片封装及制造方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN103050465A (zh) 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
US20130009294A1 (en) Multi-chip package having leaderframe-type contact fingers
CN103094236A (zh) 一种底填料固化后晶圆减薄的单芯片封装件及其制作工艺
CN202633291U (zh) 一种芯片上芯片封装结构
CN203589006U (zh) 一种aaqfn二次塑封与二次植球优化的封装件
CN203573966U (zh) 一种带焊球面阵列四面扁平无引脚封装件
CN201838581U (zh) 四面无引脚封装结构
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装
CN203103281U (zh) 一种底填料固化后晶圆减薄的单芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130508

WD01 Invention patent application deemed withdrawn after publication