CN203055899U - 一种带有铜柱的晶圆减薄的单芯片封装件 - Google Patents

一种带有铜柱的晶圆减薄的单芯片封装件 Download PDF

Info

Publication number
CN203055899U
CN203055899U CN 201220682442 CN201220682442U CN203055899U CN 203055899 U CN203055899 U CN 203055899U CN 201220682442 CN201220682442 CN 201220682442 CN 201220682442 U CN201220682442 U CN 201220682442U CN 203055899 U CN203055899 U CN 203055899U
Authority
CN
China
Prior art keywords
chip
substrate
copper pillars
salient point
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220682442
Other languages
English (en)
Inventor
刘卫东
徐召明
谌世广
王虎
朱文辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Xian Co Ltd
Original Assignee
Huatian Technology Xian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Xian Co Ltd filed Critical Huatian Technology Xian Co Ltd
Priority to CN 201220682442 priority Critical patent/CN203055899U/zh
Application granted granted Critical
Publication of CN203055899U publication Critical patent/CN203055899U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种带有铜柱的晶圆减薄的单芯片封装件，所述封装件主要由基板、镍金焊盘、芯片、铜柱、锡银凸点、底填料、锡球组成；所述镍金焊盘固定连接于基板上，铜柱固定连接于芯片上，锡银凸点固定连接于铜柱上；所述锡银凸点与镍金焊盘的中心线重合并焊接连接；所述底填料填充基板与芯片之间的空隙，并包围镍金焊盘、铜柱和锡银凸点；所述锡银凸点与镍金焊盘的焊接采用助焊剂焊接。本实用新型可以实现高密度高可靠性封装。

Description

一种带有铜柱的晶圆减薄的单芯片封装件
技术领域
本实用新型属于集成电路封装技术领域，具体是一种带有铜柱的晶圆减薄的单芯片封装件。
背景技术
Flip Chip倒装芯片既是一种芯片互连技术，又是一种理想的芯片粘接技术．早在30年前IBM公司已研发使用了这项技术。但直到近几年来，Flip-Chip才成为高端器件及高密度封装领域中经常采用的封装形式。今天，Flip-Chip封装技术的应用范围日益广泛，封装形式更趋多样化，对Flip-Chip封装技术的要求也随之提高。同时，Flip-Chip也向制造者提出了一系列新的严峻挑战，为这项复杂的技术提供封装，组装及测试的可靠支持。以往的一级封闭技术都是将芯片的有源区面朝上，背对基板和贴片后键合，如引线健合和载带自动健全（ＴＡＢ）。ＦＣ则将芯片有源区面对基板，通过芯片上呈阵列排列的焊料凸点实现芯片与衬底的互连．硅片直接以倒扣方式安装到基板从硅片向四周引出Ｉ／Ｏ，互联的长度大大缩短，减小了ＲＣ延迟，有效地提高了电性能．显然，这种芯片互连方式能提供更高的Ｉ／Ｏ密度．倒装占有面积几乎与芯片大小一致．在所有表面安装技术中，倒装芯片可以达到最小、最薄的封装。 但是由于以往传统封装的局限性， 晶圆只能减薄到200μm，特别是减薄到100μm以下的厚度是容易翘曲，封装可靠性得不到保证。
随着电路结构越来越复杂，芯片的I/O输出越来越多，芯片凸点（bumping）之间的节距（pitch）要求越来越小。传统锡膏印刷凸点（bumping）间距已不能满足封装可靠性要求。
实用新型内容
为了克服上述现有技术存在的问题，本实用新型的目的是提供一种带有铜柱的晶圆减薄的单芯片封装件，使封装件尺寸更薄，显著提高封装件的可靠性的同时，实现高密度高可靠性封装，解决传统锡膏印刷凸点的不足。带铜柱的锡银凸点之间的节距现在可以做到100μm以下，倒装后的凸点在回流过程中不易桥接，能有效增加芯片的I/O密度和可靠性。 
本实用新型的技术方案是：一种带有铜柱的晶圆减薄的单芯片封装件，主要由基板、镍金焊盘、芯片、铜柱、锡银凸点、底填料、锡球组成；所述镍金焊盘固定连接于基板，铜柱固定连接于芯片上，锡银凸点固定连接于铜柱上；所述锡银凸点与镍金焊盘的中心线重合并焊接连接；所述底填料填充基板与芯片之间的空隙，并包围镍金焊盘、铜柱和锡银凸点；所述锡银凸点与镍金焊盘的焊接采用助焊剂焊接。
说明书附图
图1为基板剖面图；
图2为基板刷助焊剂剖面图；
图3为上芯、回流焊后产品剖面图；
图4为下填后产品剖面图；
图5为芯片粗磨后产品剖面图；
图6为精磨后产品剖面图；
图7为植球后产品成品剖面图。
图中，1为基板、2为镍金焊盘、3为助焊剂、4为芯片、5为铜柱、6为锡银凸点、7为底填料、8为粗磨部分、9为精磨部分、10为锡球。
具体实施方式
下面结合附图对本实用新型做进一步的说明。
如图所示，一种带有铜柱的晶圆减薄的单芯片封装件，主要由基板1、镍金焊盘2、芯片4、铜柱5、锡银凸点6、底填料7、锡球10组成；所述镍金焊盘2固定连接于基板1上，铜柱5固定连接于芯片4上，锡银凸点6固定连接于铜柱5上；所述锡银凸点6与镍金焊盘2的中心线重合并焊接连接；所述底填料7填充基板1与芯片4之间的空隙，并包围镍金焊盘2、铜柱5和锡银凸点6；所述锡银凸点6与镍金焊盘2的焊接采用助焊剂3焊接。
芯片4通过铜柱5、锡银凸点6、镍金焊盘2、基板1和锡球9构成了电路电源和信号的通道。
如图所示，一种带有铜柱的晶圆减薄的单芯片封装件的制作工艺，其按照以下步骤进行：
第一步、上芯、回流焊：首先，在基板1的镍金焊盘2上刷一层35μm--60μm的助焊剂3,如图2所示；其次，使芯片4的锡银凸点6与基板1的镍金焊盘2的中心线重合并接触，因为助焊剂3的黏性，镍金焊盘2和锡银凸点6牢固接触而不易偏移；再次，在255±5℃的回流温度下，镍金焊盘2与锡银凸点6有效形成焊接结，即形成金属间化合物，助焊剂3在焊接时可去除氧化物，并具有催化焊接作用；最后，芯片4被牢固地焊接在基板1上。如图3所示。
第二步、等离子清洗：用10MΩ·CM左右的去离子水清洗残留在锡银凸点6上的助焊剂3和其他杂质。因为助焊剂3在回流后的残留会降低底填料7的流动性，使底填料7的填充性变差。
第三步、下填：首先，对基板1进行125℃/150min的烘烤，去除基板1与芯片4上的水汽，避免在下填与后固化过程中底填料7产生空洞；其次，将产品用等离子气体清洗，原理是惰性气体在高压电场中电离成离子并高速冲击基板表面，去除一些灰尘或者颗粒，使得底填料7在基板1与芯片4之间的流动性更好；再次，使用底填料7填充芯片4与基板1的空隙，底填料7通过毛细管作用从芯片4的一边流到芯片4另一边。这里，可根据芯片4的形状、芯片4厚度、芯片4与基板1的空隙、铜柱5的排布及密度选择合适的底填料7和适当的工艺条件（胶水温度，基板预热温度、点胶模式等），以防止空洞的产生。下填后的剖面图如4所示。
第四步、后固化采用传统工艺：采用清洁的烘箱，在温度150℃，持续时间2小时对下填的产品进行固化。底填料7在高温时发生交联反应，使胶体的强度、耐热性和耐磨性大大提高，能有效保护封装件。
第五步、晶圆减薄：用金刚石研磨轮先进行粗磨，然后精磨，最终晶圆厚度减薄至100μm以下。如图5和如图6所示粗磨部分8和精磨部分9。
第六步、植球、检验、包装、入库均同传统工艺。植球后产品成品如图7所示。
该单芯片封装件晶圆减薄技术的优点是：1）易于晶圆安全传递与运输；2）晶圆划片前不需要背面减薄；3）易于晶圆切割，减少了切割时的崩边与裂片；4）在FLIP CHIP封装过程的芯片裂片可能性大大降低；5）晶圆背面减薄，有利用芯片工作时的散热，从而提高了产品的寿命；6）晶圆在切割和封装过程中有一定厚度，大大降低芯片封装时的Crack风险，进而提升了产品封装优良率。

Claims (1)

1.一种带有铜柱的晶圆减薄的单芯片封装件，其特征在于：主要由基板（1）、镍金焊盘（2）、芯片（4）、铜柱（5）、锡银凸点（6）、底填料（7）、锡球（10）组成；所述镍金焊盘（2）固定连接于基板（1）上，铜柱（5）固定连接于芯片（4）上，锡银凸点（6）固定连接于铜柱（5）上；所述锡银凸点（6）与镍金焊盘（2）的中心线重合并焊接连接；所述底填料（7）填充基板（1）与芯片（4）之间的空隙，并包围镍金焊盘（2）、铜柱（5）和锡银凸点（6）；所述锡银凸点（6）与镍金焊盘（2）的焊接采用助焊剂（3）焊接。
CN 201220682442 2012-12-12 2012-12-12 一种带有铜柱的晶圆减薄的单芯片封装件 Expired - Fee Related CN203055899U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220682442 CN203055899U (zh) 2012-12-12 2012-12-12 一种带有铜柱的晶圆减薄的单芯片封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220682442 CN203055899U (zh) 2012-12-12 2012-12-12 一种带有铜柱的晶圆减薄的单芯片封装件

Publications (1)

Publication Number Publication Date
CN203055899U true CN203055899U (zh) 2013-07-10

Family

ID=48738823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220682442 Expired - Fee Related CN203055899U (zh) 2012-12-12 2012-12-12 一种带有铜柱的晶圆减薄的单芯片封装件

Country Status (1)

Country Link
CN (1) CN203055899U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050465A (zh) * 2012-12-12 2013-04-17 华天科技（西安）有限公司 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN104716056A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN105428254A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 叠层封装方法
CN108598254A (zh) * 2018-04-19 2018-09-28 嘉盛半导体(苏州)有限公司 滤波器封装方法及封装结构
CN110233110A (zh) * 2019-05-30 2019-09-13 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法
CN110970390A (zh) * 2019-12-12 2020-04-07 南通大学 一种微细间距铜柱晶圆级封装结构及可靠性优化方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103050465A (zh) * 2012-12-12 2013-04-17 华天科技（西安）有限公司 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN104716056A (zh) * 2013-12-17 2015-06-17 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN104716056B (zh) * 2013-12-17 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种晶圆键合方法
CN105428254A (zh) * 2015-12-23 2016-03-23 南通富士通微电子股份有限公司 叠层封装方法
CN108598254A (zh) * 2018-04-19 2018-09-28 嘉盛半导体(苏州)有限公司 滤波器封装方法及封装结构
CN110233110A (zh) * 2019-05-30 2019-09-13 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法
CN110233110B (zh) * 2019-05-30 2021-04-27 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法
CN110970390A (zh) * 2019-12-12 2020-04-07 南通大学 一种微细间距铜柱晶圆级封装结构及可靠性优化方法
CN110970390B (zh) * 2019-12-12 2021-05-07 南通大学 一种微细间距铜柱晶圆级封装结构及可靠性优化方法

Similar Documents

Publication Publication Date Title
CN203055899U (zh) 一种带有铜柱的晶圆减薄的单芯片封装件
CN102543907B (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN101527271A (zh) 一种使用锥面焊盘进行热超声倒装焊的芯片封装方法
CN103021994A (zh) 一种aaqfn二次塑封与二次植球优化的封装件及其制作工艺
CN101533814B (zh) 芯片级倒装芯片封装构造
CN103050465A (zh) 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN103094236A (zh) 一种底填料固化后晶圆减薄的单芯片封装件及其制作工艺
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN103021988A (zh) 一种以胶膜替代底填料的单芯片封装件及其制作工艺
CN103094235A (zh) 一种应用电镀工艺的aaqfn封装件及其制作工艺
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN203103281U (zh) 一种底填料固化后晶圆减薄的单芯片封装件
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
CN102231376A (zh) 多圈排列无载体双ic芯片封装件及其生产方法
TW200845322A (en) Package structure and manufacturing method thereof
CN110233110B (zh) 一种GaN倒装芯片的焊接方法
CN203103274U (zh) 一种以胶膜替代底填料的单芯片封装件
CN202495438U (zh) 一种热增强型四边扁平无引脚倒装芯片封装
CN103325693A (zh) 一种采用塑封技术优化fcbga封装的封装件及其制作工艺
CN108281374A (zh) 一种预防对位偏移的凸点结构及其制备方法
CN203589006U (zh) 一种aaqfn二次塑封与二次植球优化的封装件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130710

Termination date: 20201212

CF01 Termination of patent right due to non-payment of annual fee