CN108281374A - 一种预防对位偏移的凸点结构及其制备方法 - Google Patents
一种预防对位偏移的凸点结构及其制备方法 Download PDFInfo
- Publication number
- CN108281374A CN108281374A CN201711469126.3A CN201711469126A CN108281374A CN 108281374 A CN108281374 A CN 108281374A CN 201711469126 A CN201711469126 A CN 201711469126A CN 108281374 A CN108281374 A CN 108281374A
- Authority
- CN
- China
- Prior art keywords
- substrate
- cylinder
- concave
- head
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000002161 passivation Methods 0.000 claims abstract description 34
- 238000003466 welding Methods 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 18
- 238000003825 pressing Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000011368 organic material Substances 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 238000005476 soldering Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
一种预防对位偏移的凸点结构及其制备方法，包括基板，其具有衬于底部导电的基底，和钝化层，其设置于基底上沿，且具有镶嵌于钝化层上的金属凸点；金属凸点包括柱体和凹型头部，柱体的底部通过焊接层与基底相连，其顶部连接凹型头部，凹型头部的凹型圆弧直径小于柱体的截面直径；凹型头部使基板凸点与芯片凸点有更大的接触面积，让基本凸点的凹型头部可以卡住芯片上的凸点，使其在水平位置不发生偏移，达到贴装精准度。保证回流焊结束前，芯片和基板对位准确。
Description
技术领域
本发明属于半导体封装技术领域，具体涉及一种预防对位偏移的凸点结构及其制备方法。
背景技术
半导体封装是指将晶圆按照产品型号及功能需求加工得到独立芯片的过程。现有半导体封装包括引线键合封装和倒装芯片封装等方式。引线键合是金属引线以键合的方式把芯片上的I/O连至封装载体并经封装引脚。倒装芯片封装是在芯片上设置焊垫，并利用设置在焊垫（包括输入/输出焊垫）上的凸点与封装基板进行焊接，实现芯片封装。与引线键合封装方式相比，倒装芯片封装方式具有封装密度高，散热性能优良，输入/输出(I/O)端口密度高和可靠性高等优点。
据申请人检索发现，现有的凸点结构如图1所示，基板的凸点形状是平面的，晶圆上的bump凸点（球型的）和基板上的凸点（上表面为平整的）无法精确贴装，容易出现偏移的问题，需要通过回流焊接进行调整，然而回流焊接不良会导致更严重的偏移，严重影响产品产量和合格率。
发明内容
鉴于上述现有技术存在的缺陷，本发明的目的就是提出一种预防对位偏移的凸点结构及其制备方法，解决芯片贴装偏移的问题，提高封装结构的吻合度。
本发明的目的，将通过以下技术方案得以实现：一种预防对位偏移的凸点结构，包括基板，其具有衬于底部导电的基底，和钝化层，其设置于基底上沿，且具有镶嵌于钝化层上的金属凸点；金属凸点包括柱体和凹型头部，柱体的底部通过焊接层与基底相连，其顶部连接凹型头部，凹型头部的凹型圆弧直径小于柱体的截面直径。
优选地，柱体的截面为圆柱形或T形。
优选地，凹型头部的圆弧直径大于相对应的芯片凸点的直径，凹型头部的圆弧弧长为l=120/180*·πr，r为凹型头部的圆弧半径，单位为um。
优选地，柱体的材料为铜或铜合金。
优选地，焊接层位于柱体和基底之间，其镶嵌于钝化层内。
优选地，基板的材料为玻璃、硅或有机材料。
优选地，钝化层的材料为聚酰亚胺。
一种预防对位偏移的凸点结构的制备方法，包括如下步骤，
S1、选择基板；
S2、在基板的上表面覆盖钝化层并镶嵌焊接层，所述焊接层的边缘覆盖焊接层，使其形成窗口以露出焊接层；
S3、通过电镀方式将头部为球形的金属凸点的柱体底部焊接于焊接层上；
S4、将截面为半圆形的压模对准球形头部，通过冲压的方法在球形头部上形成凹型的压痕，制作出凹型头部。
优选地，截面为半圆形的压模的直径小于球形头部的直径。
优选地，柱体为铜或铜合金柱体,其截面为圆柱形或T形,凹型头部的圆弧直径大于相对应的芯片凸点的直径，凹型头部的圆弧弧长为l=120/180*•πr，r为凹型头部的圆弧半径，单位为um,所焊接层位于柱体和基底之间，其镶嵌于钝化层内,基板为玻璃、硅或有机材料的基板,钝化层为聚酰亚胺材料的钝化层。
本发明的突出效果为：凹型头部使基板凸点与芯片凸点有更大的接触面积，让基本凸点的凹型头部可以卡住芯片上的凸点，使其在水平位置不发生偏移，达到贴装精准度。保证回流焊结束前，芯片和基板对位准确。
附图说明
图1现有技术中凸点结构的示意图；
图2为本发明实施例一的结构示意图；
图3为本发明实施例一的凸点结构示意图；
图4为本发明实施例二的结构示意图；
图5为本发明实施例二的凸点结构示意图。
具体实施方式
实施例一
本实施例的一种预防对位偏移的凸点结构基本结构如图2和图3所示，包括基板1，其具有衬于底部导电的基底2，和钝化层3，其设置于基底2上沿，且具有镶嵌于钝化层3上的金属凸点4；金属凸点4包括柱体5和凹型头部6，柱体5的底部通过焊接层7与基底2相连，其顶部连接凹型头部6，凹型头部6的凹型圆弧直径小于柱体5的截面直径。
柱体5的截面为圆柱形。
凹型头部6的圆弧直径大于相对应的芯片凸点的直径，凹型头部6的圆弧弧长为l=120/180*·πr，r为凹型头部6的圆弧半径，单位为um。
柱体5的材料为铜或铜合金。
焊接层7位于柱体5和基底2之间，其镶嵌于钝化层3内。
基板1的材料为玻璃、硅或有机材料。
钝化层3的材料为聚酰亚胺。
一种预防对位偏移的凸点结构的制备方法，包括如下步骤，
S1、选择基板；
S2、在基板的上表面覆盖钝化层并镶嵌焊接层，所述焊接层的边缘覆盖焊接层，使其形成窗口以露出焊接层；
S3、通过电镀方式将头部为球形的金属凸点的柱体底部焊接于焊接层上；
S4、将截面为半圆形的压模对准球形头部，通过冲压的方法在球形头部上形成凹型的压痕，制作出凹型头部。
截面为半圆形的压模的直径小于球形头部的直径。
柱体为铜或铜合金柱体,其截面为圆柱形,凹型头部的圆弧直径大于相对应的芯片凸点的直径，凹型头部的圆弧弧长为l=120/180*•πr，r为凹型头部的圆弧半径，单位为um,所焊接层位于柱体和基底之间，其镶嵌于钝化层内,基板为玻璃、硅或有机材料的基板,钝化层为聚酰亚胺材料的钝化层。
在基板上制作凹型凸点，由于表面张力的缘故，凸点呈现球形。然后，利用半圆形的压模对准bump，通过冲压的方法在bump上形成凹型的压痕。凹型凸点即制作完成。
芯片上的凸点为圆形，在贴装过程中蘸取助焊剂，由于助焊剂有一定的粘性，芯片凸点（圆的直径80um-90um）和基板凹点(圆的直径100um-110um)相对于凸点和平面有更大的接触面积，因此也具有更大的结合力和精准的吻合度。因此可以保证垂直方向上结合力增强。
当芯片和基板产生水平移动的时候，由于基板凹点的直径大于芯片凸点的直径，这样在贴装过程中，基板上的凹点可以卡住芯片上的凸点，使其不发生偏移。保证水平位置不发生偏移，达到贴装精准度。
芯片和基板二者相结合后，通过回流焊制程，形成C4封装，在回流焊后使得两者的贴装精度达到+/-5um。
实施例二
本实施例的一种预防对位偏移的凸点结构基本结构如图4和图5所示，包括基板1，其具有衬于底部导电的基底2，和钝化层3，其设置于基底2上沿，且具有镶嵌于钝化层3上的金属凸点4；金属凸点4包括柱体5和凹型头部6，柱体5的底部通过焊接层7与基底2相连，其顶部连接凹型头部6，凹型头部6的凹型圆弧直径小于柱体5的截面直径。
柱体5的截面为T形。
凹型头部6的圆弧直径大于相对应的芯片凸点的直径，凹型头部6的圆弧弧长为l=120/180*·πr，r为凹型头部6的圆弧半径，单位为um。
柱体5的材料为铜或铜合金。
焊接层7位于柱体5和基底2之间，其镶嵌于钝化层3内。
基板1的材料为玻璃、硅或有机材料。
钝化层3的材料为聚酰亚胺。
一种预防对位偏移的凸点结构的制备方法，包括如下步骤，
S1、选择基板；
S2、在基板的上表面覆盖钝化层并镶嵌焊接层，所述焊接层的边缘覆盖焊接层，使其形成窗口以露出焊接层；
S3、通过电镀方式将头部为球形的金属凸点的柱体底部焊接于焊接层上；
S4、将截面为半圆形的压模对准球形头部，通过冲压的方法在球形头部上形成凹型的压痕，制作出凹型头部。
截面为半圆形的压模的直径小于球形头部的直径。
柱体为铜或铜合金柱体,其截面为T形,凹型头部的圆弧直径大于相对应的芯片凸点的直径，凹型头部的圆弧弧长为l=120/180*•πr，r为凹型头部的圆弧半径，单位为um,所焊接层位于柱体和基底之间，其镶嵌于钝化层内,基板为玻璃、硅或有机材料的基板,钝化层为聚酰亚胺材料的钝化层。
在基板上制作凹型凸点，由于表面张力的缘故，凸点呈现球形。然后，利用半圆形的压模对准bump，通过冲压的方法在bump上形成凹型的压痕。凹型凸点即制作完成。
芯片上的凸点为圆形，在贴装过程中蘸取助焊剂，由于助焊剂有一定的粘性，芯片凸点（圆的直径80um-90um）和基板凹点(圆的直径100um-110um)相对于凸点和平面有更大的接触面积，因此也具有更大的结合力和精准的吻合度。因此可以保证垂直方向上结合力增强。
当芯片和基板产生水平移动的时候，由于基板凹点的直径大于芯片凸点的直径，这样在贴装过程中，基板上的凹点可以卡住芯片上的凸点，使其不发生偏移。保证水平位置不发生偏移，达到贴装精准度。
芯片和基板二者相结合后，通过回流焊制程，形成C4封装，在回流焊后使得两者的贴装精度达到+/-5um。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明要求的保护范围。
Claims (10)
1.一种预防对位偏移的凸点结构，其特征在于，
包括基板，其具有衬于底部导电的基底，和钝化层，其设置于基底上沿，且具有镶嵌于所述钝化层上的金属凸点；
所述金属凸点包括柱体和凹型头部，所述柱体的底部通过焊接层与所述基底相连，其顶部连接所述凹型头部，所述凹型头部的凹型圆弧直径小于柱体的截面直径。
2.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述柱体的截面为圆柱形或T形。
3.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述凹型头部的圆弧直径大于相对应的芯片凸点的直径，所述凹型头部的圆弧弧长为l=120/180*·πr，r为凹型头部的圆弧半径，单位为um。
4.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述柱体的材料为铜或铜合金。
5.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述焊接层位于所述柱体和所述基底之间，其镶嵌于所述钝化层内。
6.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述基板的材料为玻璃、硅或有机材料。
7.根据权利要求1所述的一种预防对位偏移的凸点结构，其特征在于，所述钝化层的材料为聚酰亚胺。
8.一种预防对位偏移的凸点结构的制备方法，其特征在于，包括如下步骤，
S1、选择基板；
S2、在基板的上表面覆盖钝化层并镶嵌焊接层，所述焊接层的边缘覆盖焊接层，使其形成窗口以露出焊接层；
S3、通过电镀方式将头部为球形的金属凸点的柱体底部焊接于焊接层上；
S4、将截面为半圆形的压模对准球形头部，通过冲压的方法在球形头部上形成凹型的压痕，制作出凹型头部。
9.根据权利要求8所述的一种预防对位偏移的凸点结构的制备方法，其特征在于，所述截面为半圆形的压模的直径小于球形头部的直径。
10.根据权利要求8所述的一种预防对位偏移的凸点结构的制备方法，其特征在于，所述柱体为铜或铜合金柱体,其截面为圆柱形或T形,所述凹型头部的圆弧直径大于相对应的芯片凸点的直径，所述凹型头部的圆弧弧长为l=120/180*•πr，r为凹型头部的圆弧半径，单位为um,所所述焊接层位于所述柱体和所述基底之间，其镶嵌于所述钝化层内,所述基板为玻璃、硅或有机材料的基板,所述钝化层为聚酰亚胺材料的钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711469126.3A CN108281374A (zh) | 2017-12-29 | 2017-12-29 | 一种预防对位偏移的凸点结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711469126.3A CN108281374A (zh) | 2017-12-29 | 2017-12-29 | 一种预防对位偏移的凸点结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108281374A true CN108281374A (zh) | 2018-07-13 |
Family
ID=62802606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711469126.3A Pending CN108281374A (zh) | 2017-12-29 | 2017-12-29 | 一种预防对位偏移的凸点结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108281374A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471090A (zh) * | 2021-05-25 | 2021-10-01 | 清华大学 | 一种金属凸点的键合方法及键合机构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840676B1 (ko) * | 2002-05-22 | 2008-06-24 | 엘지디스플레이 주식회사 | 액정표시소자의 핫 프레스 장치 및 이를 이용한 합착방법 |
| CN101350381A (zh) * | 2007-07-18 | 2009-01-21 | 晶科电子（广州）有限公司 | 凸点发光二极管及其制造方法 |
| CN102044455A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 凸点及其形成方法 |
| CN103219297A (zh) * | 2012-01-20 | 2013-07-24 | 矽品精密工业股份有限公司 | 承载板、半导体封装件及其制法 |
| CN106384720A (zh) * | 2016-10-19 | 2017-02-08 | 北京理工大学 | 一种焊料凸点的制作方法及装置、电子元件 |
-
2017
- 2017-12-29 CN CN201711469126.3A patent/CN108281374A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100840676B1 (ko) * | 2002-05-22 | 2008-06-24 | 엘지디스플레이 주식회사 | 액정표시소자의 핫 프레스 장치 및 이를 이용한 합착방법 |
| CN101350381A (zh) * | 2007-07-18 | 2009-01-21 | 晶科电子（广州）有限公司 | 凸点发光二极管及其制造方法 |
| CN102044455A (zh) * | 2009-10-13 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 凸点及其形成方法 |
| CN103219297A (zh) * | 2012-01-20 | 2013-07-24 | 矽品精密工业股份有限公司 | 承载板、半导体封装件及其制法 |
| CN106384720A (zh) * | 2016-10-19 | 2017-02-08 | 北京理工大学 | 一种焊料凸点的制作方法及装置、电子元件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113471090A (zh) * | 2021-05-25 | 2021-10-01 | 清华大学 | 一种金属凸点的键合方法及键合机构 |
| CN113471090B (zh) * | 2021-05-25 | 2024-06-18 | 清华大学 | 一种金属凸点的键合方法及键合机构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067823B2 (en) | Chip scale package having flip chip interconnect on die paddle | |
| TWI431701B (zh) | 可熔ｉ／ｏ互連系統與涉及基板安裝之柱狀凸塊的覆晶封裝方法 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US9082763B2 (en) | Joint structure for substrates and methods of forming | |
| US8492890B2 (en) | Semiconductor device and method for manufacturing thereof | |
| JPH0394438A (ja) | 半導体チップモジュール | |
| US8987055B2 (en) | Method for packaging low-K chip | |
| CN212750883U (zh) | 一种引线键合和倒装焊混合集成结构 | |
| TW201505145A (zh) | 半導體裝置及其製造方法 | |
| US20030110625A1 (en) | Method of manufacturing multi-chip stacking package | |
| CN107507809A (zh) | 倒装芯片 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| US20020095784A1 (en) | Bumping process for chip scale packaging | |
| CN108281374A (zh) | 一种预防对位偏移的凸点结构及其制备方法 | |
| US20040262811A1 (en) | Method for making a direct chip attach device and structure | |
| CN201229937Y (zh) | 具有非阵列凸块的倒装芯片封装结构 | |
| CN101261944A (zh) | 感测式半导体封装件及其制法 | |
| US7868449B2 (en) | Semiconductor substrate and method of connecting semiconductor die to substrate | |
| JP3670625B2 (ja) | 半導体装置およびその製造方法 | |
| US9601374B2 (en) | Semiconductor die assembly | |
| US9929115B2 (en) | Device with optimized thermal characteristics | |
| JP2003158215A (ja) | 半導体装置及びその製造方法 | |
| CN215771124U (zh) | 一种凸块封装结构 | |
| CN104600056B (zh) | 一种多芯片三维混合封装结构及其制备方法 | |
| US11721642B2 (en) | Semiconductor device package connector structure and method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180713 |