CN215771124U - 一种凸块封装结构 - Google Patents

一种凸块封装结构 Download PDF

Info

Publication number
CN215771124U
CN215771124U CN202122181484.2U CN202122181484U CN215771124U CN 215771124 U CN215771124 U CN 215771124U CN 202122181484 U CN202122181484 U CN 202122181484U CN 215771124 U CN215771124 U CN 215771124U
Authority
CN
China
Prior art keywords
bump
buffer layer
groove
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122181484.2U
Other languages
English (en)
Inventor
沈丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Qizhong Technology Co Ltd
Chipmore Technology Corp Ltd
Original Assignee
Hefei Qizhong Sealing Technology Co ltd
Chipmore Technology Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Qizhong Sealing Technology Co ltd, Chipmore Technology Corp Ltd filed Critical Hefei Qizhong Sealing Technology Co ltd
Priority to CN202122181484.2U priority Critical patent/CN215771124U/zh
Application granted granted Critical
Publication of CN215771124U publication Critical patent/CN215771124U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种凸块封装结构,涉及半导体封装技术领域,本实用新型的凸块封装结构,包括基底、基底内的敏感元器件以及依次层叠设置于基底上的第一缓冲层和第二缓冲层,第一缓冲层上设置第一通槽,第二缓冲层上设置第二通槽,第二通槽与第一通槽相互连通且第一通槽在基底上的投影在第二通槽在基底上的投影区域内,基底上还设置有凸块,凸块设置在第一通槽和第二通槽内并伸出于第二缓冲层,还包括用于与凸块压焊的封装板。本实用新型提供的凸块封装结构,能够降低封装时压力,减少封装压力对敏感元器件的影响。

Description

一种凸块封装结构
技术领域
本实用新型涉及半导体封装技术领域,具体而言,涉及一种凸块封装结构。
背景技术
随着可携式及高性能微电子产品向短、小、轻、薄化方向发展,传统打线方式(WireBonding)作为晶片与各式基材结合的封装技术已不能满足现在消费电子产品的需求,取而代之的凸块封装成为晶圆级封装的关键技术。凸块封装被广泛应用于平面显示器的驱动芯片、影像传感芯片、RFID等封装中。现有的凸块封装工艺包括如下步骤:提供待封装芯片,待封装芯片包括:基底,位于基底表面的焊垫,位于基底表面且覆盖焊垫部分表面的钝化层;在焊垫和钝化层表面形成凸块;在凸块表面形成焊料,通过焊料将凸块与引线框架连接,焊盘位置与凸块对应,通过加热使得焊料融化以将芯片与引线框架连接。
随着芯片的多功能化,基底内部有时也会含有敏感元器件,基底与引线框架压焊连接时,会施加一定的压力,从而影响压力敏感元器件的正常工作。
实用新型内容
本实用新型的目的在于提供一种凸块封装结构,能够降低封装时压力,减少封装压力对敏感元器件的影响。
本实用新型的实施例是这样实现的:
一种凸块封装结构,包括基底、基底内的敏感元器件以及依次层叠设置于基底上的第一缓冲层和第二缓冲层,第一缓冲层上设置第一通槽,第二缓冲层上设置第二通槽,第二通槽与第一通槽相互连通且第一通槽在基底上的投影在第二通槽在基底上的投影区域内,基底上还设置有凸块,凸块设置在第一通槽和第二通槽内并伸出于第二缓冲层,凸块封装结构还包括用于与凸块压焊的封装板。
可选的,作为一种可实施的方式,凸块与基底之间设置有芯片衬垫,凸块与第一缓冲层之间、与第二缓冲层之间和与芯片衬垫之间分别设置有凸块下金属层。
可选的,作为一种可实施的方式,凸块的顶部通过焊料球与封装板之间压焊连接。
可选的,作为一种可实施的方式,第一通槽和第二通槽为圆台型通槽,圆台型通槽的槽口面积大于槽底面积。
可选的,作为一种可实施的方式,第一通槽与第二通槽同心。
可选的,作为一种可实施的方式,凸块为铜柱块。
可选的,作为一种可实施的方式,第一缓冲层和第二缓冲层为高弹性聚合物材料层。
可选的,作为一种可实施的方式,高弹性聚合物材料为聚酰亚胺。
可选的,作为一种可实施的方式,在芯片衬垫的外周的基底和第一缓冲层之间设置有芯片衬垫保护层。
可选的,作为一种可实施的方式,封装板为封装引线框架,凸块为铜柱块,封装引线框架上的芯片焊盘通过焊料球与凸块连接。
本实用新型实施例的有益效果包括:
本实用新型提供的凸块封装结构,包括基底、基底内的敏感元器件以及依次层叠设置于基底上的第一缓冲层和第二缓冲层,第一缓冲层上设置第一通槽,第二缓冲层上设置第二通槽,第二通槽与第一通槽相互连通且第一通槽在基底上的投影在第二通槽在基地上的投影区域内,基底上还设置有凸块,凸块设置在第一通槽和第二通槽内并伸出于第二缓冲层,凸块封装结构还包括用于与凸块压焊的封装板,在封装板与凸块压焊时,凸块设置在台阶状的第一通槽和第二通槽内,第一缓冲层与第二缓冲层能够分别缓冲压焊时的压力,从而减少凸块对基底的压力,而基底内设置有敏感元器件,从而减小对敏感元器件的影响。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本实用新型实施例凸块封装结构的示意图;
图2为本实用新型实施例凸块与引线框架焊接的结构示意图。
图标:110-基底;111-敏感元器件;112-芯片衬垫;113-芯片衬垫保护层;120-第一缓冲层;121-第一通槽;130-第二缓冲层;131-第二通槽;140-凸块;141-凸块下金属层;142-焊料球;150-封装板;151-封装引线框架;152-芯片焊盘。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
随着微电子技术的不断发展,越来越多的元器件被设置在芯片内部,其中不乏敏感元器件。为了保护芯片的内部结构,芯片制成后需要对芯片进行封装,现有技术中,凸块封装因为可以实现高密度的芯片互联,成为封装的主流技术,而凸块140封装时,需要将凸块与封装板压焊,这个过程中必须施加一定的压力,而施加压力时,就会对芯片内部的敏感元器件造成影响。
本实用新型提供了一种凸块140封装结构,如图1所示,包括基底110、基底110内的敏感元器件111以及依次层叠设置于基底110上的第一缓冲层120和第二缓冲层130,第一缓冲层120上设置第一通槽121,第二缓冲层130上设置第二通槽131,第二通槽131与第一通槽121相互连通且第一通槽121在基底110上的投影在第二通槽131在基底110上的投影区域内,基底110上还设置有凸块140,凸块140设置在第一通槽121和第二通槽131内并伸出于第二通槽131,凸块140封装结构还包括用于与凸块140压焊的封装板150。
凸块140封装结构是这样形成的,在基底110上依次涂覆第一缓冲层120和第二缓冲层130,通过光刻在第二缓冲层130上形成第二通槽131,在第二通槽131的范围内,通过光刻第一缓冲层120形成第一通槽121,其中第二通槽131的横截面积大于第一通槽121的横截面积。在第一通槽121和第二通槽131内通过电镀在第一通槽121和第二通槽131内填充材料形成凸块140,最后将凸块140与封装板150压焊形成凸块140封装结构。
本领域技术人员应当知晓,凸块140用于将基底110与封装板150连接,所以应当设置有一定的高度,也就是说,凸块140不仅仅是填充在第一通槽121和第二通槽131内,而是应当凸出与第二缓冲层130并具有一定的高度,且横截面的面积大于第二通槽131的横截面积,使得凸块140与第一缓冲层120和第二缓冲层130的接触形成两级台阶。
本实用新型提供的凸块140封装结构,包括基底110、基底110内的敏感元器件111以及依次层叠设置于基底110上的第一缓冲层120和第二缓冲层130,第一缓冲层120上设置第一通槽121,第二缓冲层130上设置第二通槽131,第二通槽131与第一通槽121相互连通且第一通槽121在基底110上的投影在第二通槽131的投影区域内,还包括凸块140,凸块140底部设置在第一通槽121和第二通槽131内,凸块140封装结构还包括与凸块140压焊的封装板150,在封装板150与凸块140压焊时,凸块140设置在台阶状的第一通槽121和第二通槽131内,第一缓冲层120与第二缓冲层130能够分别缓冲压焊时的压力,从而减少凸块140对基底110的压力,而基底110内设置有敏感元器件111,从而减小对敏感元器件111的影响。
可选的,如图1所示,凸块140与基底110之间设置有芯片衬垫112,凸块140与第一缓冲层120之间、与第二缓冲层130之间和与芯片衬垫112之间分别设置有凸块下金属层141。
凸块下金属层141通常通过溅射形成,而为了使得凸块下金属层141能够达到连接基底110与凸块140的目的,凸块下金属层141设置钛-铜层、或钛-镍-铜层、或钛/钨-铜层、或铝-镍-铜层中的一种,凸块下金属层141用作电镀凸块140的种子层。这里需要说明的是,凸块下金属层141作为电镀种子层,应当在电镀凸块140之前进行溅射。
可选的,如图1所示,凸块140为铜柱块。
铜材质自身具有优越的导电性能,另外,铜柱块具有高电子迁移性能,较小的电阻和电感值,适用于高电流承载能力的应用,且铜柱块的封装技术可以符合细间距,有利于芯片技术的集成化。
本实用新型实施例的一种可实现的方式中,如图1所示,凸块140的顶部通过焊料球142与封装板150之间压焊连接。
凸块140与封装板150压焊时,将凸块140封装结构中的凸块140与封装板150按压,通过回流焊,回流焊中的高温将焊料球142融化,当凸块140封装结构从回流焊结束后降温,焊料球142将凸块140与封装板150焊接,为了能够使得凸块140与封装板150焊接牢固,通常要将凸块140与封装板150按压,因为焊料球142融化后再凝固,高度会减小,如若不施加压力,焊料球142融化后不能使得凸块140与封装板150焊接。
焊料球142可以采用通用的锡铅焊料或者时高锡成分的无铅焊料,本实用新型不做具体限制,只要高温后能达到连接的目的即可。这里需要说明的是,采用铜柱块结构封装时,焊料球142仅提供凸块140与封装板150之间的机械互联,铜柱提供电连接,铜柱连接相对与纯焊料连接能够更好的传递电信号。
可选的,如图1所示,第一通槽121和第二通槽131为圆台型通槽,圆台型通槽的槽口面积大于槽底面积。
第一通槽121设置为圆台型通槽,且从下至上横截面面积越来越大,在横截面面积逐渐增大的过程中,而凸块140填充在第一通槽121内,凸块140的横截面积也越来越大,使得凸块140与第一缓冲层120的接触面为第一环形斜坡加第一环形平面,增大了凸块140与第一缓冲层120的接触面积。当封装板150与凸块140压焊时,封装板150对凸块140施加一定的压力,而第一斜面对凸块140起到一定的支撑作用,进而吸收部分压力,使得凸块140作用于基底110上的压力减小,从而减少压焊时封装板150对基底110的压力,基底110中的敏感元器件111受到的压力减小,从而减少封装压力对敏感元器件111的影响。
同理,第二通槽131设置为圆台型通槽,凸块140与第二缓冲层130的接触面为第二环形斜坡加第二环形平面,增大了凸块140与第二缓冲层130的接触面积,进一步减少了封装压力对敏感元器件111的影响。
这里需要说明的是,本实用新型中的环形斜坡是指圆台的侧面。因为圆台的槽口面积大于槽底面积,在侧面会形成圆环形的斜面。
本实用新型实施例的一种可实现的方式中,如图1所示,第一通槽121与第二通槽131同心。
由上述可知,凸块140与第一缓冲层120的接触面为第一环形斜坡加第一环形平面,为了使得封装时施加的压力能够在第一环形斜坡的各个位置保持平衡,在第一环形平面上保持平衡,第一通槽121与第二通槽131位置设置时,将第一通槽121与第二通槽131同心,也就是第一通槽121与第二通槽131的中心线共线,这样,当凸块140与封装板150压焊时,封装板150与基底110平行设置,凸块140垂直于基底110设置,封装板150对凸块140的压力垂直于封装板150,同时也垂直于基底110,当凸块140与封装板150压焊时,凸块140受力后垂向下压第一缓冲层120和第二缓冲层130的,若是第一通槽121与第二通槽131的中心线不共线,导致第一环形平面的受力不均匀,导致某一侧受的力大一点,对应另一侧的受力小一点,而受力大一点的区域会对基底110内的敏感元器件111造成压力,从而影响敏感元器件111的工作及可靠性。
同理,若是第一通槽121中心线与第二通槽131的中心线不共线,第一环形斜坡、第二环形平面和第二环形斜坡受力不均匀均会导致对基底110内的敏感元器件111造成压力,从而影响敏感元器件111的工作及可靠性。
第一通槽121的中心线与第二通槽131的中心线共线会使得封装板150分别对第一缓冲层120和第二缓冲层130的各个位置的压力均匀。
这里的中心线是指圆台型通槽的顶面圆和底面圆的圆心的连线,第一通槽121的中心线是指第一通槽121的槽口和槽底的圆心的连线,第二通槽131的中心线是指第二通槽131的槽口和槽底的圆心的连线。
本实用新型实施例的一种可实现的方式中,第一缓冲层120和第二缓冲层130为高弹性聚合物材料层。
凸块140与第一缓冲层120接触的第一环形平面和第一环形斜坡,凸块140与第二缓冲层130接触的第二环形平面和第二环形斜坡,能够支撑凸块140并在封装板150与凸块140压焊时,吸收一定的压力,降低凸块140对芯片衬垫112的压力,进而减小凸块140对敏感元器件111的压力,减少封装压力对敏感元器件111的影响。将第一缓冲层120和第二缓冲层130设置为高弹性聚合物材料层,高弹性聚合物材料具有高弹性,能够吸收一定的压力。同时,第一缓冲层120和第二缓冲层130用作凸块140的阻挡层,以在封装板150与凸块140压焊时保护基底110。
可选的,高弹性聚合物材料为聚酰亚胺。
聚酰亚胺,是综合性能最佳的有机高分子材料之一,耐高温达400℃以上,长期使用温度范围-200~300℃,部分无明显熔点,在凸块140与封装板150压焊时,需要经过高温的回流焊进行焊接,且在光刻等工序中,也有高温的情况发生,聚酰亚胺的耐高温性能够满足第一缓冲层120和第二缓冲层130温度的要求。而且聚酰亚胺具有高绝缘性能,103赫兹下介电常数4.0,介电损耗仅0.004~0.007,属F至H级绝缘,第一缓冲层120与第二缓冲层130作为芯片的介电层,高的绝缘性能能够保证第一缓冲层120和第二缓冲层130的介电性能。
这里需要说明的是,第一缓冲层120和第二缓冲层130的材料不限于聚酰亚胺,也可以是其他高弹性聚合物材料层,而且,第一缓冲层120和第二缓冲层130的材料可以相同,也可以不相同,只要具有一定的弹性,能够缓冲凸块140与封装板150压焊时的压力即可。
本实用新型实施例的一种可实现的方式中,如图1所示,在芯片衬垫112的外周的基底110和第一缓冲层120之间设置有芯片衬垫保护层113。
芯片衬垫保护层113是在芯片衬垫112完成后,设置在芯片衬垫112的外周,用来保护芯片衬垫112,芯片衬垫保护层113设置完成后,在芯片衬垫112和芯片衬垫保护层113上依次涂覆第一缓冲层120和第二缓冲层130。
本实用新型实施例的一种可实现的方式中,如图2所示,封装板150为封装引线框架151,凸块140为铜柱块,封装引线框架151上的芯片焊盘152与通过焊料球142与凸块140。
封装引线框架151包括引脚,引脚末端与芯片焊盘152通过引线相连接,焊料球142与封装引线框架151的芯片焊盘152压焊后,凸块140与封装引线框架151的芯片焊盘152电连接,以完成芯片到封装外的电学通路。
以上所述仅为本实用新型的优选实施例而已,并不用于限制本实用新型,对于本领域的技术人员来说,本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种凸块封装结构,其特征在于,包括基底、所述基底内的敏感元器件以及依次层叠设置于所述基底上的第一缓冲层和第二缓冲层,所述第一缓冲层上设置第一通槽,所述第二缓冲层上设置第二通槽,所述第二通槽与所述第一通槽相互连通且所述第一通槽在所述基底上的投影在所述第二通槽在所述基底上的投影区域内,所述基底上还设置有凸块,所述凸块设置在所述第一通槽和所述第二通槽内并伸出于所述第二缓冲层,还包括用于与所述凸块压焊的封装板。
2.根据权利要求1所述的凸块封装结构,其特征在于,所述凸块与所述基底之间设置有芯片衬垫,所述凸块与所述第一缓冲层之间、与所述第二缓冲层之间和与所述芯片衬垫之间分别设置有凸块下金属层。
3.根据权利要求1所述的凸块封装结构,其特征在于,所述凸块的顶部通过焊料球与封装板之间压焊连接。
4.根据权利要求1所述的凸块封装结构,其特征在于,所述第一通槽和所述第二通槽为圆台型通槽,所述圆台型通槽的槽口面积大于槽底面积。
5.根据权利要求4所述的凸块封装结构,其特征在于,所述第一通槽与所述第二通槽同心。
6.根据权利要求1所述的凸块封装结构,其特征在于,所述凸块为铜柱块。
7.根据权利要求1所述的凸块封装结构,其特征在于,所述第一缓冲层和所述第二缓冲层为高弹性聚合物材料层。
8.根据权利要求7所述的凸块封装结构,其特征在于,所述高弹性聚合物材料为聚酰亚胺。
9.根据权利要求2所述的凸块封装结构,其特征在于,在所述芯片衬垫的外周的所述基底和所述第一缓冲层之间设置有芯片衬垫保护层。
10.根据权利要求3所述的凸块封装结构,其特征在于,所述封装板为封装引线框架,所述凸块为铜柱块,所述封装引线框架上的芯片焊盘通过所述焊料球与所述凸块连接。
CN202122181484.2U 2021-09-09 2021-09-09 一种凸块封装结构 Active CN215771124U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122181484.2U CN215771124U (zh) 2021-09-09 2021-09-09 一种凸块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122181484.2U CN215771124U (zh) 2021-09-09 2021-09-09 一种凸块封装结构

Publications (1)

Publication Number Publication Date
CN215771124U true CN215771124U (zh) 2022-02-08

Family

ID=80085900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122181484.2U Active CN215771124U (zh) 2021-09-09 2021-09-09 一种凸块封装结构

Country Status (1)

Country Link
CN (1) CN215771124U (zh)

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US9502394B2 (en) Package on-Package (PoP) structure including stud bulbs and method
US7569935B1 (en) Pillar-to-pillar flip-chip assembly
US20070045869A1 (en) Chip package and bump connecting structure thereof
US20090045523A1 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US20130009303A1 (en) Connecting Function Chips To A Package To Form Package-On-Package
US20050017376A1 (en) IC chip with improved pillar bumps
US20030110625A1 (en) Method of manufacturing multi-chip stacking package
US20050184371A1 (en) Circuit carrier
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
KR100857365B1 (ko) 반도체 장치의 범프 구조물
CN102208358A (zh) 一种在基板上焊接倒装芯片的方法及封装器件
CN215771124U (zh) 一种凸块封装结构
US20090014896A1 (en) Flip-chip package structure, and the substrate and the chip thereof
JP4829853B2 (ja) 半導体pop装置
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
TWI223883B (en) Under bump metallurgy structure
JP3838530B2 (ja) 半導体装置の製造方法
KR101009192B1 (ko) 반도체 장치의 범프 구조물 및 그 제조방법
US20090026633A1 (en) Flip chip package structure and method for manufacturing the same
CN206628463U (zh) 一种芯片及移动终端
CN103887183B (zh) 金/硅共晶芯片焊接方法及晶体管
EP4270475A1 (en) Semiconductor package having a thick logic die
CN202394890U (zh) 半导体基板构造

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 215024 No.166, Fengli street, Suzhou, Suzhou Industrial Park, Jiangsu Province

Patentee after: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee after: Hefei Qizhong Technology Co., Ltd

Address before: 215024 No.166, Fengli street, Suzhou, Suzhou Industrial Park, Jiangsu Province

Patentee before: CHIPMORE TECHNOLOGY Corp.,Ltd.

Patentee before: Hefei Qizhong sealing and Testing Technology Co., Ltd