CN206628463U - 一种芯片及移动终端 - Google Patents
一种芯片及移动终端 Download PDFInfo
- Publication number
- CN206628463U CN206628463U CN201720340650.XU CN201720340650U CN206628463U CN 206628463 U CN206628463 U CN 206628463U CN 201720340650 U CN201720340650 U CN 201720340650U CN 206628463 U CN206628463 U CN 206628463U
- Authority
- CN
- China
- Prior art keywords
- chip
- metal
- layer
- metal pad
- routing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型实施例提供了一种芯片及移动终端,其中,该芯片包括:半导体衬底,设置有半导体裸芯片;重分布走线层,设置于半导体衬底上,重分布走线层内有金属走线和金属焊盘,金属焊盘和半导体裸芯片通过金属走线电性连接,重分布走线层有暴露金属焊盘的开口,金属焊盘通过开口与铜凸块相连,铜凸块的径向截面面积等于金属焊盘的底部面积;塑封层,包覆半导体衬底和重分布走线层,并且暴露铜凸块;芯片通过铜凸块与主板电连接和机械连接,由于铜凸块的径向截面面积等于金属焊盘的底部面积,相比于焊球,可以减小金属焊盘之间的间距,从而可以提高芯片的焊点密度,铜凸块提高了芯片焊点的抗应力能力,保证了芯片与移动终端连接的可靠性。
Description
技术领域
本实用新型涉及芯片技术领域,特别是涉及一种芯片及移动终端。
背景技术
随着电子信息产业的日新月异,组装密度越来越高,微电子器件中的焊点也越来越小,对可靠性要求日益提高。
芯片封装中广泛采用的贴片封装技术、芯片尺寸封装和焊球阵列等封装技术均通过焊点实现器件与基板之间的电性连接及机械连接,焊点的质量与可靠性决定了电子产品的质量。
在目前的芯片封装设计中,有三种比较典型的设计方式:
SOP(Small Out-Line Package,小外形封装)、SOT(Smalloutline Transistor,小晶体管封装)等封装,其优点是封装工艺简单,成本相对较低,缺点是焊点密度极低。
QFN(Quad Flat No-leadPackage,方形扁平无引脚封装),LGA(Land Grid Array,栅格阵列封装)等封装,优点是走线相对自由,有利于降低封装高度,缺点是焊点密度低。
BGA(Ball Grid Array,球形栅格阵列封装)和CSP(Chip Scale Package是指芯片尺寸封装)等封装,优点是焊点密度高,缺点是抗应力能力相对较差。
可见,现有的芯片中,存在焊点密度低和抗应力能力不足的问题。
实用新型内容
本实用新型实施例提供一种芯片及移动终端,以解决目前芯片存在焊点密度低和抗应力能力不足的问题。
第一方面,提供了一种芯片,包括:
半导体衬底,所述半导体衬底内设置有半导体裸芯片;
重分布走线层,所述重分布走线层设置于所述半导体衬底上,所述重分布走线层内设置有金属走线和金属焊盘,所述金属焊盘和所述半导体裸芯片通过所述金属走线电性连接,所述重分布走线层设置有暴露所述金属焊盘的开口,所述金属焊盘通过开口与铜凸块相连,其中,所述铜凸块的径向截面面积等于所述金属焊盘的底部面积;
塑封层,所述塑封层包覆所述半导体衬底和所述重分布走线层,并且暴露所述铜凸块。
第二方面,提供了一种移动终端,所述移动终端包括主板和芯片,所述芯片包括:
半导体衬底,所述半导体衬底内设置有半导体裸芯片;
重分布走线层,所述重分布走线层设置于所述半导体衬底上,所述重分布走线层内设置有金属走线和金属焊盘,所述金属焊盘和所述半导体裸芯片通过所述金属走线电性连接,所述重分布走线层设置有暴露所述金属焊盘的开口,所述金属焊盘通过开口与铜凸块相连,其中,所述铜凸块的径向截面面积等于所述金属焊盘的底部面积;
塑封层,所述塑封层包覆所述半导体衬底和所述重分布走线层,并且暴露所述铜凸块;
所述芯片通过所述铜凸块与所述主板电性连接和机械连接。
本实用新型实施例的芯片,包括设置有半导体裸芯片的半导体衬底,位于半导体衬底上的包含金属走线的重分布走线层,重分布走线层设置有金属焊盘,金属焊盘和半导体裸芯片通过金属走线电性连接,重分布走线层设置有暴露金属焊盘的开口,金属焊盘通过开口与铜凸块相连,且铜凸块的径向截面面积等于金属焊盘的底部面积,应用本实用新型实施例,在金属焊盘底部面积一定时,由于铜凸块的径向截面面积等于金属焊盘的底部面积,相比于现有技术中的焊球,可以减小金属焊盘之间的间距,从而可以提高芯片的焊点密度,同时,采用的是铜材质,提高了芯片焊点的抗应力能力,保证了芯片与移动终端连接的可靠性。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例的芯片的截面示意图;
图2是现有的芯片和本实用新型实施例的芯片的焊点的截面对比示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例一
图1为本实用新型实施例的芯片的截面示意图。
本实用新型实施例公开了一种芯片,包括:半导体衬底1,半导体衬底1内设置有半导体裸芯片(图未示),位于半导体衬底1上的重分布走线层2,重分布走线层2内设置有金属走线3和金属焊盘4;金属焊盘4和半导体裸芯片通过金属走线3电性连接,重分布走线层2设置有暴露金属焊盘4的开口,金属焊盘4通过开口与铜凸块5相连,半导体衬底1和重分布走线层2通过塑封层进行封装,并且暴露铜凸块5,使得整个芯片通过铜凸块5与外围部件实现电性连接和机械连接。
在本实用新型实施例中,半导体衬底1的材质可以是树脂衬底或者陶瓷衬底等,半导体衬底1内设置的半导体裸芯片的数量可以是一个或多个。半导体衬底1的上表面设置有重分布走线层2,重分布走线层2包括至少一层金属走线3,金属走线3的材质可以为铜,当金属走线3设置有多层时,各层金属走线之间设置有介质进行隔离,各层金属走线在重分布走线层内互连,介质可以是电绝缘性高的物质,例如介质的材质可以为聚酰亚胺。
在重分布走线层2的上表面设置有开口,通过开口暴露出金属焊盘4,金属焊盘4的材质可以为铜、锡、铅、铜合金、铅锡合金中的至少一种,金属焊盘4可以通过溅射、电镀沉积等方法在最上层的金属走线3上形成,更优选的,在重分布走线层2的上表面所设置的开口的侧面也溅射或电镀沉积金属层,以提高电性连接的可靠性。
半导体裸芯片与最下层的金属走线电性连接后,在重分布走线层2内通过至少一层金属走线3连接金属焊盘4后,通过塑封层进行封装,将半导体衬底1和重分布走线层2包覆为一体,暴露出铜凸块5,通过与金属焊盘4相连的铜凸块5与外围部件(例如移动终端主板)进行电性连接和机械连接。
在本实用新型实施例中,铜凸块5可以为柱状铜凸块,例如可以为圆柱、方柱等,优选的,铜凸块5的径向横截面等于金属焊盘4底部的面积。
为了更清楚的说明本实用新型实施例芯片的优点,以下结合图2进行说明。
图2为现有的芯片的焊球和本实用新型实施例的铜凸块的截面对比示意图。
如图2所示,金属焊盘4的底部尺寸为Z,现有的芯片的焊球6的直径为D,铜凸块5的外围尺寸为d,由图2可知,在金属焊盘的底部尺寸Z一定的情况下,焊球6的直径D必然会大于尺寸Z才能保证有效的焊接,而金属凸块5的外围尺寸d与底部尺寸Z相等即可保证有效焊接,这样就可以减小金属焊盘4之间的距离,使得同样大小的面积上可以设置更多的金属焊盘4,以提高焊点密度,有利于提高芯片的集成度。同时铜相较于锡,具有良好的延展性,所以芯片在受到冲击和蠕变应力时,发生裂纹的概率远低于锡,增强了抗应力能力。
本实用新型实施例的芯片,在金属焊盘底部面积一定时,由于铜凸块的径向截面面积等于金属焊盘的底部面积,相比于现有技术中的焊球,可以减小金属焊盘之间的距离,从而可以提高芯片的焊点密度,同时,采用的是铜材质,提高了焊点的抗应力能力,保证了芯片与主板连接的可靠性。
实施例二
本实用新型实施例还提供了一种移动终端,所述移动终端包括主板和芯片,所述芯片包括:
半导体衬底,所述半导体衬底内设置有半导体裸芯片;
重分布走线层,所述重分布走线层设置于所述半导体衬底上,所述重分布走线层内设置有金属走线和金属焊盘,所述金属焊盘和所述半导体裸芯片通过所述金属走线电性连接,所述重分布走线层设置有暴露所述金属焊盘的开口,所述金属焊盘通过开口与铜凸块相连,其中,所述铜凸块的径向截面面积等于所述金属焊盘的底部面积;
塑封层,所述塑封层包覆所述半导体衬底和所述重分布走线层,并且暴露所述铜凸块;
所述芯片通过所述铜凸块与所述主板电性连接和机械连接。
可选地,所述开口的侧面设置有金属层。
可选地,所述金属走线的材质为铜。
可选地,所述金属走线至少为一层,当所述金属走线层为多层时,所述金属走线之间设置有介质层。
可选地,所述介质层材质为聚酰亚胺。
可选地,所述金属焊盘材质为铜或锡或铅或铜合金或铅锡合金。
需要说明的是,实施例一、实施例二具有相似之处,不详尽之处,各实施例相互参照即可。
尽管已描述了本实用新型实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种芯片,其特征在于,包括:
半导体衬底,所述半导体衬底内设置有半导体裸芯片;
重分布走线层,所述重分布走线层设置于所述半导体衬底上,所述重分布走线层内设置有金属走线和金属焊盘,所述金属焊盘和所述半导体裸芯片通过所述金属走线电性连接,所述重分布走线层设置有暴露所述金属焊盘的开口,所述金属焊盘通过开口与铜凸块相连,其中,所述铜凸块的径向截面面积等于所述金属焊盘的底部面积;
塑封层,所述塑封层包覆所述半导体衬底和所述重分布走线层,并且暴露所述铜凸块。
2.根据权利要求1所述的芯片,其特征在于,所述开口的侧面设置有金属层。
3.根据权利要求1所述的芯片,其特征在于,所述金属走线的材质为铜。
4.根据权利要求1所述的芯片,其特征在于,所述金属走线至少为一层,当所述金属走线层为多层时,所述金属走线之间设置有介质层。
5.根据权利要求4所述的芯片,其特征在于,所述介质层材质为聚酰亚胺。
6.根据权利要求1所述的芯片,其特征在于,所述金属焊盘材质为铜或锡或铅或铜合金或铅锡合金。
7.一种移动终端,其特征在于,所述移动终端包括主板和芯片,所述芯片包括:
半导体衬底,所述半导体衬底内设置有半导体裸芯片;
重分布走线层,所述重分布走线层设置于所述半导体衬底上,所述重分布走线层内设置有金属走线和金属焊盘,所述金属焊盘和所述半导体裸芯片通过所述金属走线电性连接,所述重分布走线层设置有暴露所述金属焊盘的开口,所述金属焊盘通过开口与铜凸块相连,其中,所述铜凸块的径向截面面积等于所述金属焊盘的底部面积;
塑封层,所述塑封层包覆所述半导体衬底和所述重分布走线层,并且暴露所述铜凸块;
所述芯片通过所述铜凸块与所述主板电性连接和机械连接。
8.根据权利要求7所述的移动终端,其特征在于,所述开口的侧面设置有金属层。
9.根据权利要求7所述的移动终端,其特征在于,所述金属走线的材质为铜。
10.根据权利要求7所述的移动终端,其特征在于,所述金属走线至少为一层,当所述金属走线层为多层时,所述金属走线之间设置有介质层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720340650.XU CN206628463U (zh) | 2017-03-31 | 2017-03-31 | 一种芯片及移动终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201720340650.XU CN206628463U (zh) | 2017-03-31 | 2017-03-31 | 一种芯片及移动终端 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206628463U true CN206628463U (zh) | 2017-11-10 |
Family
ID=60207674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201720340650.XU Active CN206628463U (zh) | 2017-03-31 | 2017-03-31 | 一种芯片及移动终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206628463U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
-
2017
- 2017-03-31 CN CN201720340650.XU patent/CN206628463U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113097168A (zh) * | 2021-03-26 | 2021-07-09 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
WO2022198785A1 (zh) * | 2021-03-26 | 2022-09-29 | 武汉新芯集成电路制造有限公司 | 半导体装置及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101315915B (zh) | 半导体装置 | |
CN102867800B (zh) | 将功能芯片连接至封装件以形成层叠封装件 | |
CN101188226B (zh) | 芯片封装结构及其制程 | |
JP3232042B2 (ja) | メモリチップパッケージ | |
US5744827A (en) | Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements | |
US20190237373A1 (en) | Chip package module and circuit board structure comprising the same | |
US6242283B1 (en) | Wafer level packaging process of semiconductor | |
CN107785344A (zh) | 电子封装件及其制法 | |
US7459345B2 (en) | Packaging method for an electronic element | |
CN110299354A (zh) | 半导体封装 | |
CN102270590A (zh) | 晶圆级封装结构及封装方法 | |
CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
CN108447841A (zh) | 电路组件及其制造方法 | |
CN106935517A (zh) | 集成无源器件的框架封装结构及其制备方法 | |
CN206628463U (zh) | 一种芯片及移动终端 | |
CN107946282B (zh) | 三维扇出型封装结构及其制造方法 | |
TW200408095A (en) | Chip size semiconductor package structure | |
CN208433405U (zh) | 电路组件 | |
US20090200362A1 (en) | Method of manufacturing a semiconductor package | |
CN102064162B (zh) | 堆叠式封装结构、其封装结构及封装结构的制造方法 | |
US9679872B1 (en) | Connection structure for semiconductor package having plural vias located within projection of conductive unit | |
CN201345363Y (zh) | 埋入式电路板结构 | |
CN101414601A (zh) | 保护外引脚之间焊点的半导体封装堆叠组合构造 | |
CN215771124U (zh) | 一种凸块封装结构 | |
CN206282839U (zh) | 一种薄型阵列塑料封装件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |