CN208433405U - 电路组件 - Google Patents
电路组件 Download PDFInfo
- Publication number
- CN208433405U CN208433405U CN201820414141.1U CN201820414141U CN208433405U CN 208433405 U CN208433405 U CN 208433405U CN 201820414141 U CN201820414141 U CN 201820414141U CN 208433405 U CN208433405 U CN 208433405U
- Authority
- CN
- China
- Prior art keywords
- metal column
- chip
- circuit unit
- metal
- unit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了电路组件。该电路组件包括印刷电路板；以及安装在印刷电路板上的封装芯片和开关管，其中，所述封装芯片包括：芯片；第一塑封层，覆盖所述芯片；以及多个金属柱，分别包括相对的第一端和第二端，其中，所述第一端与所述芯片接触，所述第二端暴露在所述第一塑封层外。该电路组件中的封装芯片采用金属柱提供外部电连接，以减小封装面积和提高可靠性。
Description
技术领域
本实用新型涉及芯片制造技术领域，更具体地，涉及电路组件。
背景技术
随着移动终端和消费类电子产品的广泛应用和快速发展，电子产品的充电保护芯片越来越重要。充电保护芯片不仅需要满足电子产品面积持续减小的要求，而且还需要满足快速充电以节省充电时间的要求，以及满足测试以筛选失效电路芯片的需求。因此，对电子产品，特别是锂电池充电保护芯片的性能的要求逐渐提高，芯片的面积逐渐减小，同时要求芯片有更好的散热以应对快速充电的需求。这就要求电路芯片更小、更薄、更轻、更大的电流、更小的导通电阻、以及更好的散热。
然而，现有的电路芯片采用金属引线框支撑芯片，采用金属导线将芯片的焊盘与引线框的引脚相连接，然后采用塑封层包封起来，形成封装芯片(chip package)。以传统的锂电池充电保护芯片为例，从晶片上划片出单个芯片，然后进行封装，例如采用SOT-23-6的封装形式。由于采用引线框的引脚提供外部电连接，因此需要附加的引脚空间，这至少增加原芯片20％的面积。在封装芯片内部，采用金属导线提供内部电连接，这很难保证通过大的电流，也难以获得小导通电阻，在散热特性上也都受到限制。在另一些电路芯片中，将芯片倒装焊接引线框上，虽然可以提供大电流能力，但引线框仍然需要附加的引脚空间，导致封装面积较大。
在将锂电池充电保护芯片供给市场之前，还需要对其进行测试，例如在封装之前进行测试。现有的锂电池充电保护芯片设计专用的测试引脚，或者采用接地引脚兼用作测试引脚。在芯片测试时，采用专用的测试引脚接到电源可以减小测试延时，大幅提升测试效率。在封装过程中可以覆盖或暴露测试引脚。然而，该专用的测试引脚在最终产品中暴露是不利的，不仅导致引脚数量增加，以及相应地导致封装面积增大，而且需要在使用中进行辨别，导致使用不便。如果在最终产品是错误连接该测试引脚，甚至可能导致芯片损坏。采用兼用的测试引脚则会导致延时过大，结果测试效率降低。
因此，期望地进一步改进芯片的封装结构，在适应芯片小型化的同时提高芯片性能和可靠性，以及提高测试效率。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种电路组件，采用金属柱提供外部电连接以减小封装面积和提高可靠性。
根据本实用新型的第一方面，提供一种封装芯片，其特征在于，包括：芯片；第一塑封层，覆盖所述芯片；以及多个金属柱，分别包括相对的第一端和第二端，其中，所述多个金属柱的所述第一端与所述芯片接触，所述第二端暴露在所述第一塑封层外。
优选地，所述第一塑封层包封所述芯片。
优选地，还包括第二塑封层，所述第一塑封层和所述第二塑封层共同包封所述芯片。
优选地，所述多个金属柱分别为柱状，截面形状为选自圆柱、半圆、棱形、多边形和无规律可循形状中任一种。
优选地，所述多个金属柱的高度为1微米－200微米。
优选地，所述多个金属柱的高度为20微米。
优选地，所述多个金属柱由镍组成，并且所述多个金属柱的第二端镀易焊性金属或其合金。
优选地，所述易焊性金属为选自金、银和铜中的任意一种。
优选地，所述多个金属柱通过化学镀形成。
优选地，所述芯片分别包括焊盘，所述多个金属柱的第一端与所述焊盘接触。
优选地，所述芯片为锂电池充电保护芯片。
优选地，所述第一塑封层和所述第二塑封层分别由选自环氧类封胶、有机硅类封胶、聚氨酯封胶以及紫外线光固化封胶中的任意一种组成。
优选地，所述第一塑封层和所述第二塑封层厚度分别为20微米至 30微米。
优选地，所述多个金属柱包括用于测试的第一金属柱以及用于接地的第二金属柱，所述第一金属柱和所述第二金属柱紧邻设置，在所述封装芯片完成测试后将所述第一金属柱和所述第二金属柱互连。
优选地，所述第一金属柱和所述第二金属柱之间通过所述第一塑封层相隔，在所述封装芯片完成测试后所述第一金属柱的第二端与所述第二金属柱的第二端焊接在一起。
优选地，所述第一金属柱和所述第二金属柱之间通过空气相隔，在所述封装芯片完成测试后所述第一金属柱的第二端与所述第二金属柱的第二端焊接在一起。
优选地，所述芯片的形状为矩形，所述第一金属柱和所述第二金属柱设置于所述矩形的中心。
优选地，所述第一金属柱和所述第二金属柱形状相同，并且相互对称设置。
优选地，所述第一金属柱和所述第二金属柱均为棱柱，所述第一金属柱和所述第二金属柱的一个侧面彼此相对且平行于所述矩形的侧边。
优选地，所述多个金属柱还包括：用于连接电源供电端的第三金属柱；用于连接控制放电开关信号端的第四金属柱；用于连接控制充电开关信号端的第五金属柱；以及用于连接感应电流端的第六金属柱。
优选地，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱设置于所述矩形的拐角位置。
优选地，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱均为棱柱，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面平行于所述矩形的侧边。
优选地，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面，与所述第一金属柱和所述第二金属柱之一的至少一个侧面彼此相对且彼此平行。
根据本实用新型的第二方面，提供一种封装芯片的制造方法，其特征在于，包括：提供具有多个芯片的晶片；在所述晶片上形成多个金属柱；在所述晶片上覆盖第一塑封料，从而形成封装组件；以及对所述封装组件进行划片从而分离成多个封装芯片，其中，所述多个金属柱的所述第一端与所述芯片接触，所述第二端暴露在所述第一塑封层外。
优选地，在形成多个金属柱的步骤和覆盖第一塑封料的步骤之间，还包括：将所述晶片放置在所述第二塑封层上。
优选地，在提供晶片的步骤和形成多个金属柱的步骤之间，还包括：对所述晶片进行划片从而在所述多个芯片之间形成凹槽。
优选地，对所述晶片进行划片的步骤包括：从所述晶片的正面和背面至少之一进行划片。
优选地，对所述封装组件进行划片的步骤包括：从所述封装组件的正面和背面至少之一进行划片。
优选地，在提供晶片的步骤之前，还包括：对所述晶片进行减薄以减小所述封装芯片的厚度。
优选地，所述多个金属柱包括用于测试的第一金属柱以及用于接地的第二金属柱，所述第一金属柱和所述第二金属柱紧邻设置。
优选地，在形成第一塑封层的步骤和对所述封装组件进行划片的步骤之间，还包括：采用所述第一金属柱进行测试。
优选地，在进行测试的步骤之后，还包括：将所述第一金属柱和所述第二金属柱互连。
优选地，其中，所述第一金属柱的第二端与所述第二金属柱的第二端焊接在一起，从而实现互连。
根据本实用新型实施例的电路组件，在封装芯片中，采用金属柱提供外部电连接，从而可以省去引线框和金属导线，进一步省去引脚空间和减小封装面积。采用金属柱的另一个优点是金属柱的电流承载能力高于金属导线，寄生效应小于金属导线，并且散热能力优异。与现有技术的焊球相比，金属柱侧壁有封装层保护。因此，该封装芯片可以提高性能和可靠性。
在优选的实施例中，在封装芯片中，金属柱的高度为1微米－200 微米，最优为20微米，并且可以做到更小更薄。与现有技术的焊球相比，焊球的直径例如为100微米－200微米。因此，该封装芯片可以减小厚度。
在优选的实施例中，在制造过程中可以对晶片或封装组件中的多个芯片整体拾取，在测试阶段可以对晶片或封装组件中的多个芯片整体测试，从而提高大规模封装芯片的制造效率和测试效率。最终采用两次划片形成独立的封装芯片，从而可以阻挡水气和防止碰撞，提高成品率。
在优选的实施例中，该封装芯片采用第一金属柱进行测试以减小测试延时，在测试之后第一金属柱和第二金属柱连接为一体，从而可以提高测试效率以及减少最终产品的端子数量。在最终产品中，该封装芯片没有多余的端子，从而既不需要标记测试端子，也不存在错误连接测试端子导致芯片损坏的风险，从而可以进一步提高芯片可靠性。
在优选的实施例中，该封装芯片的芯片形状为矩形，所述第一金属柱和所述第二金属柱设置于所述矩形的中心，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱设置于所述矩形的拐角位置。该布局可以实现多个金属柱之间距离的最大化，从而防止端子短路而提高封装芯片的可靠性，实现对封装面积的充分利用，有利于封装芯片的小型化。
在优选的实施例中，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱均为棱柱，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面平行于所述矩形的侧边，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面，与所述第一金属柱和所述第二金属柱之一的至少一个侧面彼此相对且彼此平行。在上述结构中，位于周边的金属柱的侧面与中心金属柱的侧面彼此相对且平行，两者之间没有相对的突出部。该形状可以实现周边金属柱与中心金属柱的之间距离的最大化，可以避免短路和提高封装芯片的可靠性，进一步有利于封装芯片的小型化。
在优选的实施例中，采用第一塑封层和第二塑封层包封芯片。第一塑封层和第二塑封层的厚度分别为20微米至30微米，在形成第一塑封层前还可以对晶片进行减薄，使得最终封装芯片的面积与芯片的面积非常接近，满足芯片尺寸封装(Chip Scale Package，CSP)工艺的要求。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1a和1b示出根据本实用新型实施例的封装组件的立体图；
图2a和2b分别示出根据本实用新型实施例的封装芯片的立体图；
图3a和3b分别示出根据本实用新型实施例的电路组件的主视图和俯视图；
图4示出根据本实用新型实施例的封装芯片的制造方法的流程图；
图5a至图5g示出根据本实用新型实施例的封装芯片的制造方法的各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。
应当理解，在描述某个结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将该结构翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。
在本实用新型的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1a和1b示出根据本实用新型实施例的封装组件的立体图，其中，在图1a中示出封装组件的整体结构，在图1b中去除封装组件的上部塑封层以便示出封装组件的内部结构。在本申请中，封装组件是对晶片整体包封形成的封装结构。
封装组件100包括塑封层110、晶片120、塑封层130、金属柱140。塑封层110和130分别位于晶片的下方和上方，从而共同包封晶片120。金属柱140延伸穿过塑封层130。金属柱140包括彼此相对的第一端和第二端，第一端与晶片120中的芯片接触，第二端暴露在塑封层130外，用于提供外部电连接。
进一步地，晶片120包括凹槽122隔开的多个芯片121。该凹槽122 例如是采用划片方法在晶片120的上表面和下表面至少之下上形成的凹槽。芯片121的上表面形成有焊盘123，与金属柱140的第一端电连接。
塑封层110的材质例如是环氧类封胶、有机硅类封胶、聚氨酯封胶以及紫外线光固化封胶等。塑封层110的颜色可以是透明无色的，也可以根据需要做出其他任意颜色。优选地，塑封层110的厚度为20微米至 30微米。
塑封层130例如是环氧树脂，通过用塑封层130以及塑封层110将晶片120包封起来，使得晶片120与外界环境进行了隔离，减少了环境中水汽等对于晶片120的影响。塑封层130厚度优选为20微米至30微米。
在上述的实施例中，描述了塑封层110和130共同包封晶片120。在替代的实施例中，塑封层130可以整体包封晶片120，或者仅覆盖晶片120的上表面，从而可以省去塑封层110。
图2a和2b分别示出根据本实用新型实施例的封装芯片的立体图，其中，在图2a中示出封装芯片的整体结构，在图2b中去除封装芯片的上部塑封层以便示出封装芯片的内部结构。在本申请中，封装芯片是对封装组件进行划片从而分离成的单个封装结构。
封装芯片200包括塑封层110、芯片121、塑封层130、金属柱140。塑封层110和130分别位于芯片121的下方和上方，从而共同包封芯片 121。芯片121的上表面形成有焊盘123。金属柱130延伸穿过塑封层130。金属柱130包括彼此相对的第一端和第二端，第一端与芯片121的焊盘 123接触，第二端暴露在塑封层130外，用于提供外部电连接。
芯片121可以是电路产品芯片，也可以是微机电芯片或其他芯片，本实施例中，芯片121为电路产品芯片，例如是适用于单节锂电池充电保护芯片。芯片121可以包括焊盘123，金属柱对应于焊盘123的位置设置。金属柱的第一端与焊盘123接触，金属柱的第二端用于电连接。本实用新型实施例的封装芯片应用于焊盘数量相对较小的电路产品芯片中效果更优。芯片121的焊盘123可以提供多个端子。作为单节锂电池充电保护芯片，通常包括VDD端(电源供电端)、GND端(地端)、OD 端(控制放电开关信号端)、OC端(控制充电开关信号端)、CS端(感应电流端)、TD端(测试端)。TD端是一个用于减小测试延时的端子，在芯片121测试时接到电源，可以减小测试延时，大幅提升测试效率。
与芯片121的焊盘123相对应，在多个金属柱140中，可以包括用于测试的第一金属柱140a以及用于接地的第二金属柱140b，第一金属柱140a与第二金属柱140b紧邻设置，在所述封装芯片完成测试后，采用焊料151将第一金属柱140a与第二金属柱140b互连。
多个金属柱140可以通过化学镀的方式形成，其材质可以包括锡、金等。在本实施例中，多个金属柱包括用于测试的第一金属柱140a以及用于接地的第二金属柱140b，第一金属柱140a与第二金属柱140b紧邻设置，两者之间可以相隔细小的狭缝，在封装芯片完成测试后第一金属柱140a与第二金属柱140b互连为一体。
在测试前，第一金属柱140a与第二金属柱140b之间彼此隔开，例如填充封装料。在测试完成后，第一金属柱140a与第二金属柱140b通过焊料151彼此连接，如图2a和2b所示。
在本实施例中，芯片121的形状为矩形，第一金属柱140a与第二金属柱140b设置于所述矩形的中心。第一金属柱140a与第二金属柱140b 形状可以大致相同，并且相互对称设置。在本实施例中，第一金属柱140a 与第二金属柱140b均为三棱柱，并且所述三棱柱的至少一个侧面平行于所述矩形的侧边。
此外，在本实施例的封装芯片200中，多个金属柱还可以包括第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f。其中，第三金属柱140c用于连接电源供电端，第四金属柱140d用于连接控制放电开关信号端，第五金属柱140e用于连接控制充电开关信号端，第六金属柱140f用于连接感应电流端(充电器端)。第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f对应芯片121 的周边设置。当芯片121呈矩形状时，第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f可以设置于所述矩形的拐角位置。
本实施例中，多个金属柱的第二端的材质为易焊性更强的金。多个金属柱的第二端可以与塑封层130的外表面平齐，多个金属柱的第二端的面积可以大于等于其第一端的面积，便于焊接或散热。
在上述的实施例中，描述了塑封层110和130共同包封芯片121。在替代的实施例中，塑封层130可以整体包封芯片121，或者仅覆盖芯片121的上表面，从而可以省去塑封层110。
在上述的实施例中，描述了芯片121的多个金属柱140包括用于测试的第一金属柱140a以及用于接地的第二金属柱140b，在所述封装芯片完成测试后，采用焊料151将第一金属柱140a与第二金属柱140b互连。在替代的实施例中，在芯片121的多个金属柱140中，可以省去用于测试的第一金属柱140a，将用于接地的第二金属柱140b兼用作测试端子。
根据本实用新型实施例的封装芯片200，采用塑封层110以及塑封层130将芯片121包封起来，使得芯片121与外界环境进行了隔离，减少了环境中水汽等对于芯片121的影响。在封装芯片200中，多个金属柱的第一端与芯片121接触，第二端暴露在塑封层130外。当金属柱的第一端与芯片121的焊盘接触时，第二端可用于与其他电路进行电连接。金属柱相比现有封装中使用的金属导线能够保证更大电流的通过，并且可以获得更小的导通电阻。塑封层110厚度以及塑封层130厚度可以为 20微米至30微米，使得最终封装芯片的面积与芯片121的面积非常接近，满足晶片级芯片121尺寸封装(Wafer Level Chip Scale Package，WLCSP)工艺的要求。此外，芯片121的焊盘123的数目可以为多个，金属柱可对于焊盘123的位置设置，金属柱的第二端可以与塑封层130 的外表面平齐，金属柱通过化学镀形成，并且第二端的材质为易焊性金属金，使得具有电路产品芯片121的封装芯片与外界电路更方便焊接而实现电连接，当金属柱的第一端与芯片121的发热区接触时，第二端可用于对芯片121的发热区进行散热。
图3a和3b分别示出根据本实用新型实施例的电路组件的主视图和俯视图。该电路组件300包括印刷电路板310以及安装在印刷电路板310 上的封装芯片200和开关管320。其中，封装芯片200例如包括一个芯片，并且形成图2a和2b所示的封装结构。
该电路组件300例如用于锂电池充电装置，其中，封装芯片200例如是锂电池充电保护芯片，开关管320例如是选自金属氧化物半导体晶体管(MOSFET)、双极型晶体管(BT)、绝缘栅双极晶体管(IGBT) 中的任意一种。封装芯片200的金属柱用作端子，使得封装芯片可以倒装在印刷电路板310上。开关管320的引脚用作端子。封装芯片200经由印刷电路板310的布线与开关管320电连接。
在优选的实施例，该电路组件300的封装芯片200和开关管320上方还覆盖有封装料。
图4示出本实用新型实施例封装芯片200的制造方法的流程图，具体包括步骤S101至步骤S107。图5a至图5g示出封装芯片200的制造方法的各个阶段的立体图。
在步骤S101中，提供具有多个芯片的晶片。如图5a所述，晶片120 包括相对的第一表面120a和第二表面120b。
优选地，在步骤S102中，对晶片120进行减薄。晶片120减薄后的厚度与最终封装成品的厚度接近。
在步骤S103中，在晶片120上形成金属柱140，所述金属柱140包括相对的第一端和第二端，所述第一端对应与晶片120上的所述多个芯片接触。形成金属柱140的步骤包括采用化学镀形成所述金属柱140，并且金属柱140的第二端的材质为易焊性更强的金。
在该实施例中，晶片120中的芯片121形状大致为矩形。每个芯片 121分别包括多个金属柱140，其中，第一金属柱140a与第二金属柱140b 设置于所述矩形的中心，第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f设置于所述矩形的拐角位置。第一金属柱 140a与第二金属柱140b紧邻设置，两者之间可以相隔细小的狭缝。
在步骤S104中，对晶片120进行划片以形成凹槽122，如图5c所示。该划片步骤例如沿着多个芯片之间预留的划片道划割晶片120，然而，该划片步骤未穿透塑封层110，仅仅在晶片120的芯片121之间形成凹槽122，使得芯片121彼此隔开。多个芯片121仍然整体形成在同一个晶片120上，从而在随后的制造过程中可以对多个芯片121整体拾取。
在步骤S105中，在晶片120的下方和上方分别覆盖塑封层110和 130。塑封层110和130共同包封晶片120，从而形成封装组件100，如图5e所示。塑封层110和130厚度例如分别为20微米至30微米。
在本实施例中，塑封层130的厚度例如大于金属柱140的高度。优选地，在形成塑封层130之后，进一步对塑封层130进行减薄，使得金属柱140的第二端暴露在塑封层130外。
优选地，在步骤S106中，对封装组件100中的晶片120进行测试。该步骤可以在测试阶段对晶片120整体测试，从而提高封装组件的测试效率。
在该实施例中，第一金属柱140a例如是专用的测试端子，第二金属柱140b用于接地。在测试阶段，将测试装置210的探针连接至第一金属柱140a，从而提供测试信号或获得检测信号。
在步骤S107中，对封装组件100进行划片分离成多个封装芯片200，如图5f所示。在本步骤中，沿着预定的位置划割封装组件100，例如沿着多个芯片之间预留的划片道进行划割。该划割步骤穿透依次穿透塑封层130、晶片120和塑封层110，使得晶片120连同塑封层130和塑封层 110一起彼此分离。
该封装芯片200的芯片形状为矩形，所述第一金属柱和所述第二金属柱设置于所述矩形的中心，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱设置于所述矩形的拐角位置。该布局可以实现多个金属柱之间距离的最大化，从而防止电路短路而提高封装芯片的可靠性，对封装面积的充分利用，有利于封装芯片的小型化。
在步骤S108中，将封装芯片200和开关管320装在印刷电路板310 上，从而形成电路组件300，如图5g所示。
该电路组件300例如用于锂电池充电装置，其中，封装芯片200例如是锂电池充电保护芯片，开关管320例如是选自金属氧化物半导体晶体管(MOSFET)、双极型晶体管(BT)、绝缘栅双极晶体管(IGBT) 中的任意一种。封装芯片200的金属柱用作端子，使得封装芯片可以倒装在印刷电路板310上。开关管320的引脚用作端子。封装芯片200经由印刷电路板310的布线与开关管320电连接。
在优选的实施例，该电路组件300的封装芯片200和开关管320上方还覆盖有封装料。
上述本实用新型实施例中，多个封装芯片分别包括多个金属柱，包括用于测试的第一金属柱140a以及用于接地的第二金属柱140b，第一金属柱140a与第二金属柱140b紧邻设置，第一金属柱140a与第二金属柱140b可以通过塑封层120相隔。在测试阶段，芯片通过第一金属柱 140a与外界电路的用于减小延时的测试电路相连，从而减小测试延时，大幅提升测试效率。在封装芯片完成测试后将第一金属柱140a的第二端与第二金属柱140b的第二端通过焊料151相互焊接，从而使得第一金属柱140a与第二金属柱140b互连为一体。本实用新型的封装芯片与其他电路结构封装时，无多余的无用端子，提高封装芯片的使用便捷性，保障性能的稳定。
本实用新型实施例中，第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f均为棱柱，第三金属柱140c、第四金属柱140d、第五金属柱140e以及第六金属柱140f各自的至少一个侧面平行于所述矩形的侧边，第三金属柱140c、第四金属柱140d、第五金属柱 140e以及第六金属柱140f各自的至少一个侧面，与第一金属柱140a和第二金属柱140b之一的至少一个侧面彼此相对且彼此平行。在上述结构中，位于周边的金属柱的侧面与中心金属柱的侧面彼此相对且平行，两者之间没有相对的突出部，从而实现周边金属柱与中心金属柱的之间距离的最大化，可以避免短路和提高封装芯片的可靠性，进一步有利于封装芯片的小型化。
在封装芯片中，金属柱暴露在塑封层表面的第二端可以是根据芯片表面焊盘位置确定的，因此根据只要产品芯片焊点设计不同，封装出来的产品外形就不同，封装外形上可以灵活变化，完成的封装芯片可以与传统打线封装的栅格阵列封装(Land Grid Array，LGA)、方形扁平无引脚封装(Quad Flat No-lead package，QFN)、双侧引脚扁平封装(DualFlat package，DFN)外形非常接近，但比传统打线封装的LGA、QFN、DFN 的面积更小。
本实施例的第一金属柱140a与第二金属柱140b对应芯片的中心设置，两者形状相同，并且相互对称设置，第一金属柱140a与第二金属柱 140b例如均为三棱柱，并且所述三棱柱的至少一个侧面平行于所述矩形的侧边，使得在测试阶段完成后，第一金属柱140a与第二金属柱140b 的相互焊接更加方便稳定，进一步提高封装芯片的可靠性。
上述实施例中，在测试前，第一金属柱140a与第二金属柱140b之间通过塑封层130相隔，在测试完成后，第一金属柱140a与第二金属柱 140b通过焊料151将各自所述第二端焊接在一起。在其他实施例中，第一金属柱与第二金属柱还可以是其他布置方式。
在以上的描述中，对公知的结构要素和步骤并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来实现相应的结构要素和步骤。另外，为了形成相同的结构要素，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本实用新型的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本实用新型的范围。本实用新型的范围由所附权利要求及其等价物限定。不脱离本实用新型的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本实用新型的范围之内。
Claims (24)
1.一种电路组件，其特征在于，包括：
印刷电路板；以及
安装在印刷电路板上的封装芯片和开关管，
其中，所述封装芯片包括：
芯片；
第一塑封层，覆盖所述芯片；以及
多个金属柱，分别包括相对的第一端和第二端，
其中，所述多个金属柱的所述第一端与所述芯片接触，所述第二端暴露在所述第一塑封层外。
2.根据权利要求1所述的电路组件，其特征在于，所述第一塑封层包封所述芯片。
3.根据权利要求1所述的电路组件，其特征在于，还包括第二塑封层，所述第一塑封层和所述第二塑封层共同包封所述芯片。
4.根据权利要求1所述的电路组件，其特征在于，所述多个金属柱分别为柱状，截面形状为选自圆柱、半圆、棱形、多边形中任一种。
5.根据权利要求1所述的电路组件，其特征在于，所述多个金属柱的高度为1微米－200微米。
6.根据权利要求5所述的电路组件，其特征在于，所述多个金属柱的高度为20微米。
7.根据权利要求1所述的电路组件，其特征在于，所述多个金属柱由镍组成，并且所述多个金属柱的第二端镀易焊性金属或其合金。
8.根据权利要求7所述的电路组件，其特征在于，所述易焊性金属为选自金、银和铜中的任意一种。
9.根据权利要求1所述的电路组件，其特征在于，所述多个金属柱通过化学镀形成。
10.根据权利要求1所述的电路组件，其特征在于，所述芯片分别包括焊盘，所述多个金属柱的第一端与所述焊盘接触。
11.根据权利要求1所述的电路组件，其特征在于，所述芯片为锂电池充电保护芯片。
12.根据权利要求3所述的电路组件，其特征在于，所述第一塑封层和所述第二塑封层分别由选自环氧类封胶、有机硅类封胶、聚氨酯封胶以及紫外线光固化封胶中的任意一种组成。
13.根据权利要求3所述的电路组件，其特征在于，所述第一塑封层和所述第二塑封层厚度分别为20微米至30微米。
14.根据权利要求1所述的电路组件，其特征在于，所述多个金属柱包括用于测试的第一金属柱以及用于接地的第二金属柱，所述第一金属柱和所述第二金属柱紧邻设置，在所述封装芯片完成测试后将所述第一金属柱和所述第二金属柱互连。
15.根据权利要求14所述的电路组件，其特征在于，所述第一金属柱和所述第二金属柱之间通过所述第一塑封层相隔，在所述封装芯片完成测试后所述第一金属柱的第二端与所述第二金属柱的第二端焊接在一起。
16.根据权利要求14所述的电路组件，其特征在于，所述第一金属柱和所述第二金属柱之间通过空气相隔，在所述封装芯片完成测试后所述第一金属柱的第二端与所述第二金属柱的第二端焊接在一起。
17.根据权利要求14所述的电路组件，其特征在于，所述芯片的形状为矩形，所述第一金属柱和所述第二金属柱设置于所述矩形的中心。
18.根据权利要求17所述的电路组件，其特征在于，所述第一金属柱和所述第二金属柱形状相同，并且相互对称设置。
19.根据权利要求17所述的电路组件，其特征在于，所述第一金属柱和所述第二金属柱均为棱柱，所述第一金属柱和所述第二金属柱的一个侧面彼此相对且平行于所述矩形的侧边。
20.根据权利要求17所述的电路组件，其特征在于，所述多个金属柱还包括：
用于连接电源供电端的第三金属柱；
用于连接控制放电开关信号端的第四金属柱；
用于连接控制充电开关信号端的第五金属柱；以及
用于连接感应电流端的第六金属柱。
21.根据权利要求20所述的电路组件，其特征在于，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱设置于所述矩形的拐角位置。
22.根据权利要求21所述的电路组件，其特征在于，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱均为棱柱，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面平行于所述矩形的侧边。
23.根据权利要求21所述的电路组件，其特征在于，所述第三金属柱、所述第四金属柱、所述第五金属柱以及所述第六金属柱各自的至少一个侧面，与所述第一金属柱和所述第二金属柱之一的至少一个侧面彼此相对且彼此平行。
24.根据权利要求1至23中任一项所述的电路组件，其特征在于，所述开关管具有与所述封装芯片相同的封装结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820414141.1U CN208433405U (zh) | 2018-03-26 | 2018-03-26 | 电路组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820414141.1U CN208433405U (zh) | 2018-03-26 | 2018-03-26 | 电路组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208433405U true CN208433405U (zh) | 2019-01-25 |
Family
ID=65104709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820414141.1U Active CN208433405U (zh) | 2018-03-26 | 2018-03-26 | 电路组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208433405U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447841A (zh) * | 2018-03-26 | 2018-08-24 | 杭州士兰微电子股份有限公司 | 电路组件及其制造方法 |
| CN109784458B (zh) * | 2019-03-18 | 2024-04-05 | 上扬无线射频科技扬州有限公司 | 一种适于倒装焊的电子标签芯片及带温度传感器的无源超高频rfid标签 |
-
2018
- 2018-03-26 CN CN201820414141.1U patent/CN208433405U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108447841A (zh) * | 2018-03-26 | 2018-08-24 | 杭州士兰微电子股份有限公司 | 电路组件及其制造方法 |
| CN109784458B (zh) * | 2019-03-18 | 2024-04-05 | 上扬无线射频科技扬州有限公司 | 一种适于倒装焊的电子标签芯片及带温度传感器的无源超高频rfid标签 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442520B (zh) | 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件 | |
| US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
| TWI495082B (zh) | 多層半導體封裝 | |
| TWI429050B (zh) | 堆疊式晶片封裝 | |
| US8097935B2 (en) | Quad flat package | |
| US7015587B1 (en) | Stacked die package for semiconductor devices | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US6522015B1 (en) | Micromachine stacked wirebonded package | |
| US20040262734A1 (en) | Stack type ball grid array package and method for manufacturing the same | |
| US7495321B2 (en) | Leaded stacked packages having elevated die paddle | |
| KR20040026530A (ko) | 반도체 패키지 및 그를 이용한 적층 패키지 | |
| US20090174051A1 (en) | Semiconductor package and semiconductor device | |
| CN108447841A (zh) | 电路组件及其制造方法 | |
| KR20170084174A (ko) | 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치 | |
| CN102280433A (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
| US20060220257A1 (en) | Multi-chip package and method for manufacturing the same | |
| US6638789B1 (en) | Micromachine stacked wirebonded package fabrication method | |
| CN208433405U (zh) | 电路组件 | |
| CN104733403B (zh) | 晶圆级封装结构及制作方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN208433406U (zh) | 封装芯片 | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| CN208014687U (zh) | 封装组件 | |
| JP2006286920A (ja) | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 | |
| TWI582905B (zh) | 晶片封裝結構及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |