KR20170084174A - 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치 - Google Patents

센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치 Download PDF

Info

Publication number
KR20170084174A
KR20170084174A KR1020177015547A KR20177015547A KR20170084174A KR 20170084174 A KR20170084174 A KR 20170084174A KR 1020177015547 A KR1020177015547 A KR 1020177015547A KR 20177015547 A KR20177015547 A KR 20177015547A KR 20170084174 A KR20170084174 A KR 20170084174A
Authority
KR
South Korea
Prior art keywords
sensing chip
metal
metal substrate
bonding pad
cover member
Prior art date
Application number
KR1020177015547A
Other languages
English (en)
Other versions
KR101964763B1 (ko
Inventor
위핑 류
웨이 룽
Original Assignee
선전 후이딩 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 후이딩 테크놀로지 컴퍼니 리미티드 filed Critical 선전 후이딩 테크놀로지 컴퍼니 리미티드
Publication of KR20170084174A publication Critical patent/KR20170084174A/ko
Application granted granted Critical
Publication of KR101964763B1 publication Critical patent/KR101964763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Pressure Sensors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치에서, 센싱칩 패키징 어셈블리는 복수의 금속 본딩 패드(13)를 구비한 본딩 패드 영역(11)과 배치영역(12)을 포함하는 금속기판(100); 금속기판의 상면에 위치하고, 복수의 센싱칩 본딩 패드(21)를 구비한 센싱칩(200); 금속 본딩 패드와 센싱칩 본딩 패드를 전기적으로 접속시키는 전기 접속 어셈블리(300); 금속기판, 센싱칩 및 전기 접속 어셈블리를 커버하고, 상기 금속의 하면은 커버하지 않으며, 임의의 서로 인접한 2개의 금속 본딩 패드 사이를 절연 이격시키는 패키징 재료 커버 부재(400)를 포함한다. 상기 센싱칩 패키징 어셈블리는 개발 주기가 짧고 휘어짐이 작은 장점이 있으므로, 원가를 절약함과 동시에 후속 어셈블리 효율을 향상시킬 수 있으며, 또한 금속기판상에 복수의 금속 본딩 패드가 서로 독립되므로, 센싱칩과 금속기판 간의 복수 신호의 독립적인 전달을 실현할 수 있어, 복수 신호 간의 간섭 위험을 현저하게 감소시킨다.

Description

센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치{SENSING CHIP ENCAPSULATION COMPONENT AND ELECTRONIC DEVICE WITH SAME}
본 발명은 2015년 9월 11일 중국 전리국에 제출된 출원번호가 201520701432.5이며, 발명의 명칭이 “센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치”인 중국특허출원에 기초한 우선권의 이익을 주장하며, 그 전체 내용은 본 명세서에 포함된다.
본 발명은 전자분야에 속하며, 특히 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치에 관한 것이다.
현재 생체인식에서 주류 패키징은 PCB(Printed Circuit Board) 기판 유형 패키징을 주로 사용하나, PCB기판 유형 패키징은 매번 제작 시 단독으로 설계해야 하며, 또한 PCB기판은 몰드를 개발해야만 가능하여, 전체 개발 주기가 길어지고, 원가가 높고, 동시에 상기 PCB기판은 휘어짐이 큰 우환이 있으므로, 후속 조립 공정 작업에 심각한 영향을 주며, 동시에 PCB기판 상의 본딩 패드 간에 서로 연결되어, 센싱칩과 PCB기판 사이의 전기적 신호의 전달이 서로 간섭을 받게 되므로, 신호의 정확성에 영향을 준다.
따라서, 종래의 센싱칩 패키징 어셈블리는 추가적인 개선이 필요하다.
본 발명의 취지는 적어도 상기 기술 문제 중의 하나를 해결하고자 하는 것이다.
이를 위해, 본 발명의 목적은 센싱칩 패키징 어셈블리와 이를 포함하는 전자장치를 제공하는 것이며, 상기 센싱칩 패키징 어셈블리는 개발 주기가 짧고 휘어짐이 작은 장점을 가지므로, 원가를 절약함과 동시에 후속 조립 효율을 향상시키며, 또한 금속기판 상에서 복수의 금속 본딩 패드가 서로 독립적이므로, 센싱칩과 금속기판 사이의 복수 신호의 독립적인 전달을 실현할 수 있어, 복수 신호 간의 간섭 위험을 현저하게 감소시킬 수 있다.
본 발명은 한편으로 센싱칩 패키징 어셈블리를 제공한다. 본 발명의 실시예에 따르면, 상기 센싱칩 패키징 어셈블리는 복수의 금속 본딩 패드를 구비하는 본딩 패드 영역과 배치영역을 포함하는 금속기판; 금속기판의 상면에 위치하고, 복수의 센싱칩 본딩 패드를 구비한 센싱칩; 금속 본딩 패드와 센싱칩 본딩 패드를 전기적으로 접속시키는 전기 접속 어셈블리; 및 상기 금속기판, 센싱칩 및 전기 접속 어셈블리를 커버하고, 상기 금속 기판의 하면은 커버하지 않으며, 임의의 서로 인접한 2개의 금속 본딩 패드 사이를 절연 이격시키는 패키징 재료 커버 부재를 포함한다.
본 발명의 실시예에 따른 상기 센싱칩 패키징 어셈블리는 개발 주기가 짧고 휘어짐이 작은 장점이 있으므로, 원가를 절약함과 동시에 후속 조립 효율을 향상시킬 수 있으며, 또한 금속기판 상에서 복수의 금속 본딩 패드가 서로 독립되므로, 센싱칩과 금속기판 사이의 복수 신호의 독립적인 전달을 실현할 수 있어, 복수 신호 간의 간섭 위험을 현저하게 감소시킬 수 있다.
그밖에, 본 발명의 상기 실시예에 따른 센싱칩 패키징 어셈블리는 다음과 같은 부가기술특징을 추가로 갖는다.
바람직하게는, 상기 전기 접속 어셈블리는 본딩 와이어 또는 금속 범프이다. 이를 통해, 센싱칩과 금속기판 간 신호의 안정적인 전달을 실현할 수 있다.
바람직하게는, 상기 본딩 와이어는 금선, 구리선, 알루미늄선 또는 합금선이다. 이를 통해, 센싱칩과 금속기판 간 신호의 안정적인 전달을 추가적으로 실현할 수 있다.
바람직하게는, 상기 본딩 와이어의 선직경은 15㎛ 이상이다. 이를 통해, 센싱칩과 금속기판 간 신호의 안정적인 전달을 추가적으로 실현할 수 있다.
바람직하게는, 상기 금속 범프는 금 범프, 구리 범프 또는 주석 범프이다. 이를 통해, 센싱칩과 금속기판 간 신호의 안정적인 전달을 추가적으로 실현할 수 있다.
바람직하게는, 복수의 상기 금속 본딩 패드의 형상은 다르다. 이를 통해, 실제 요구에 따라 더욱 많음 금속 본딩 패드를 수용할 수 있다.
바람직하게는, 각각의 상기 금속 본딩 패드는 모두 원형 또는 다각형으로 형성된다. 이를 통해, 실제 요구에 따라 더욱 많은 금속 본딩 패드를 수용할 수 있다.
바람직하게는, 상기 패키징 재료 커버 부재의 유전율은 3보다 크다. 이를 통해, 상기 수득한 센싱칩 패키징 어셈블리가 높은 안정성을 갖게 할 수 있다.
바람직하게는, 상기 센싱칩과 상기 금속 본딩 패드 간의 거리는 20㎛ 보다 크다. 이를 통해, 상기 수득한 센싱칩 패키징 어셈블리의 안정성을 더 향상시킬 수 있다.
바람직하게는, 상기 금속기판은 구리재질 기판이다. 이를 통해, 기판의 휘어짐 정도를 현저하게 감소시킬 수 있어, 상기 수득한 센싱칩 패키징 어셈블리의 안정성을 더 향상시킬 수 있다.
본 발명은 다른 한편으로 전자장치를 제공하며, 본 발명의 실시예에 따르면, 상기 전자장치는 상술한 상기 센싱칩 패키징 어셈블리를 포함한다. 이를 통해, 상기 센싱칩 패키징 어셈블리를 사용하여, 상기 전자장치의 개발 주기와 원료 원가를 현저히 감소시킬 수 있으며, 동시에 상기 전자장치 내부 신호의 전달 안정성을 현저하게 향상시킬 수 있다. 참고로, 앞에서 센싱칩 패키징 어셈블리에 대해 서술한 특징과 장점은 상기 전자장치에도 동일하게 적용되므로, 더이상 상세하게 설명하지 않는다.
본 발명의 추가 내용과 장점의 일부는 이하 설명에서 제시될 것이며, 일부는 이하 설명을 통해 명확해지거나 또는 본 발명의 실천을 통해 이해될 것이다.
본 발명의 상술한 내용 및/또는 추가 내용과 장점은 이하 첨부도면을 결합한 실시예의 설명을 통해 분명해지고 쉽게 이해될 것이다.
도 1은 본 발명 일실시예에 따른 센싱칩 패키징 어셈블리의 종단면 개략도이다.
도 2는 본 발명 일실시예에 따른 센싱칩 패키징 어셈블리의 횡단면 개략도이다.
도 3은 본 발명의 다른 일실시예에 따른 센싱칩 패키징 어셈블리의 횡단면 개략도이다.
도 4는 본 발명의 또 다른 일실시예에 따른 센싱칩 패키징 어셈블리의 횡단면 개략도이다.
도 5는 본 발명의 다른 일실시예에 따른 센싱칩 패키징 어셈블리의 종단면 개략도이다.
도 6은 본 발명의 또 다른 일실시예에 따른 센싱칩 패키징 어셈블리의 종단면 개략도이다.
도 7은 본 발명의 일실시예에 따른 리드위치가 변화된 개략도이다.
도 8은 본 발명의 일실시예에 따른 센싱칩 지지부의 개략도이다.
도 9a와 도 9b는 각각 본 발명의 실시예에 따른 금속 본딩 패드 표면의 하프에칭과 입체면의 하프에칭을 나타낸 개략도이다.
도 10은 본 발명 일실시예에 따른 측면이 노출된 금속 본딩 패드의 개략도이다.
도 11은 본 발명의 일실시예에 따른 패키징 재료 커버 부재의 이형구조의 개략도이다.
이하 본 발명의 실시예를 상세히 설명하며, 상기 실시예의 예시는 도면에 도시된다. 그 중 처음부터 끝까지 동일하거나 유사한 부호는 동일하거나 또는 유사한 부재 또는 동일하거나 유사한 기능을 갖는 부재를 나타낸다. 이하 첨부도면을 참조하여 설명하는 실시예는 예시적인 것이며, 단지 본 발명을 설명하기 위한 것일 뿐으로, 본 발명을 한정하는 것으로 이해되어서는 안 된다.
본 발명의 설명에서 "중심", "세로방향", “가로방향”, “길이”, “폭”, “두께”, “상”, “하”, “전”, “후”, “좌”, “우”, “수직”, “수평”, “정”, “저”, “내”, “외”, “시계방향”, “반시계방향”, “축방향”, “반경방향”, “둘레방향” 등의 용어가 가리키는 방향 또는 위치 관계는 도면에 도시한 방향 또는 위치 관계를 기준으로 한 것으로, 본 발명의 설명을 편리하게 설명하고 하고 설명을 간소화하기 위한 것일 뿐이며, 장치 또는 소자가 반드시 특정한 방향을 가져야 하고 특정한 방향을 따라 형성되거나 작동해야 하는 것을 의미 또는 암시하는 것이 아니다.
그밖에, 용어 “제1”, “제2”는 설명을 위한 것으로, 상대적 중요성을 지시 또는 암시하거나 또는 기술 특징의 수량을 간접적으로 지시하는 것으로 이해할 수 없다. 따라서, “제1”, “제2”로 한정된 특징은 적어도 하나 이상의 해당 특징을 포함하는 것을 명시하거나 또는 암시할 수 있다. 본 발명의 설명에서 별도로 설명이 없는 한, “복수”는 적어도 2개를 의미하며, 예를 들어 2개 또는 3개이다.
본 발명에서, 명확하게 규정 및 한정하지 않는 한, “장착”, “서로 연결”, “연결”, “고정” 등의 용어는 넓은 의미로 이해해야 한다. 예를 들면, 고정 연결되는 것일 수도 있고, 분리 가능하게 연결되거나 또는 일체형으로 연결되는 것일 수도 있으며; 기계적인 연결일 수도 있고, 전기적인 연결일 수도 있으며; 직접 서로 연결되거나, 또는 중간 매체를 통해 간접적으로 연결되는 것일 수도 있으며, 2개의 소자 내부의 연결 또는 2개 소자의 상호 작용 관계일 수 있다. 본 분야의 통상 지식을 가진 자라면, 구체적인 상황에 따라 본 발명 중 상기 용어의 구체적인 의미를 이해할 수 있을 것이다.
본 발명에서, 명확하게 규정 및 한정하지 않는 한, 제1 특징이 제2 특징의 “상” 또는 “하”에 있으면, 제1과 제2 특징은 직접적으로 접촉될 수 있거나, 제1과 제2 특징은 중간 매체를 통해 간접적으로 연결되는 것일 수도 있다. 또한, 제1 특징이 제2 특징의 “~의 위”, “상부”, “상면”에 있으면, 제1 특징이 제2 특징의 직상부 또는 경사 상부에 있거나 또는 단지 제1 특징의 수평 높이가 제2 특징보다 높은 것을 의미할 수도 있다. 제1 특징이 제2 특징 “~의 아래”, “하부”, “하면”에 있으면, 제1 특징이 제2 특징의 직하부 또는 경사 하부에 있거나 또는 단지 제1 특징의 수평 높이가 제2 특징보다 낮은 것을 의미할 수도 있다.
본 발명은 한편으로 센싱칩 패키징 어셈블리를 제공한다. 본 발명의 실시예에 따르면, 도1을 참고하면, 상기 센싱칩 패키징 어셈블리는 금속기판(100), 센싱칩(200), 전기 접속 어셈블리(300) 및 패키징 재료 커버 부재(400)를 포함하고, 그 중 금속기판(100)은 복수의 금속 본딩 패드(13)를 구비하는 본딩 패드 영역(11)과 배치영역(12)을 포함하고, 센싱칩(200)은 금속기판(100)의 상면에 위치하고, 센싱칩(200)은 복수의 센싱칩 본딩 패드(21)를 구비한다. 전기 접속 어셈블리(300)는 금속 본딩 패드(13)와 센싱칩 본딩 패드(21)를 전기적으로 접속시키고, 패키징 재료 커버 부재(400)는 금속기판(100), 센싱칩(200) 및 전기 접속 어셈블리(300)를 커버하고, 금속기판(100)의 하면은 패키징 재료 커버 부재(400)에 의해 커버되지 않으며, 임의의 서로 인접한 2개의 금속 본딩 패드(13) 사이는 패키징 재료 커버 부재(400)를 통해 절연 이격된다. 발명자는 센싱칩 패키징 어셈블리에 있어서 금속기판으로 종래의 PCB기판을 대체하면, 금속기판 개발주기가 짧고 원가가 낮아, 상기 센싱칩 패키징 어셈블리의 생산 원가를 현저하게 절약할 수 있으며, 동시에 금속기판 열팽창계수가 고정되므로, 종래의 PCB기판이 크게 휘어지는 난제를 효과적으로 해결할 수 있어, 후속 조립 효율을 현저하게 향상시킬 수 있고, 또한 금속기판을 사용하면 패키징 재료의 수지를 선택하는 방향을 더욱 명확하게 하여, 제품을 만드는 과정에서 사출 중복 검증하는 시행착오를 많이 줄일 수 있어, 상기 센싱칩 패키징 어셈블리의 생산 원가를 추가적으로 줄일 수 있고, 또한 본 발명의 구조인 금속 기판을 이용하므로, 상기 금속기판 상에서 복수의 금속 본딩 패드가 서로 독립되어, 센싱칩과 금속기판 사이의 복수 신호의 독립적인 전달을 실현할 수 있어, 복수 신호 간의 간섭 위험을 현저히 줄인다는 것을 발견하였다.
본 발명의 일실시예에 따르면, 금속기판(100) 상의 본딩 패드 영역(11)과 배치영역(12)은 금속기판 상에서 각각 독립적인 2개의 영역일 수 있으며, 즉 양자 사이는 서로 연결되지 않는다.
본 발명의 다른 일실시예에 따르면, 금속기판은 본딩 패드 영역과 배치영역이 사전에 서로 차단된 금속기판일 수 있으며, 또한 본딩 패드 영역과 배치 영역이 사전에 서로 연결되며 이후 에칭을 통해 양자가 서로 분리되는 금속기판일 수도 있다. 구체적으로, 본딩 패드 영역과 배치 영역이 사전에 서로 차단된 금속기판이든, 아니면 본딩 패드 영역과 배치 영역이 사전에 서로 연결되며 이후 에칭을 통해 양자가 서로 분리되는 금속기판이든 상관없이, 본딩 패드 영역의 금속 본딩 패드는 모두 패키징 재료 커버 부재의 작용하에서 최종적으로 고정되므로, 센싱칩과 금속기판 사이의 신호의 직접적 연결을 실현할 수 있어, 복수 신호의 상호 간섭을 효과적으로 방지할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 금속기판(100)의 구체적 유형은 제한되지 않으며, 본 발명의 구체적 실시예에 따르면, 금속기판(100)은 구리 재질 기판일 수 있다. 따라서, 구리 재질 기판을 이용함으로써, 구리 재질 기판은 종래의 PCB기판에 비해 성분이 단일하여, 그 열팽창계수가 비교적 고정적이므로, 종래의 PCB기판이 크게 휘어지는 난제를 효과적으로 해결할 수 있어, 후속 조립 효율을 현저하게 향상시킬 수 있으며, 또한 구리 재질 기판을 사용하면 패키징 재료의 수지를 선택하는 방향을 기타 유형의 금속 기판에 비해 훨씬 명확하게 하므로, 제품을 만드는 과정에서 사출 중복 검증하는 시행착오를 많이 줄일 수 있어, 상기 센싱칩 패키징 어셈블리의 생산 원가를 추가적으로 줄일 수 있다.
당업자는 칩과 패키징 어셈블리는 모두 일체로 가공됨을 알고 있다. 즉 낱개의 칩 또는 패키징 어셈블리(이하 '낱개'라고 함)는 서로 연결되어 있으며, 이후 낱개로 절단해야 계속하여 모듈을 만들 수 있다. 바꾸어 말하자면, 각종 패키징 디자인 모두 낱개에 기초한 디자인이나, 생산은 모두 낱개들을 하나의 큰 판으로 만들어 생산한다.
예를 들면, 본 발명 실시예의 센싱칩 패키징 어셈블리는 절단된 낱개의 센싱칩 패키징 어셈블리일 수 있으며, 이들의 패키징 설계는 낱개에 기초한 설계이나, 생산은 큰 판에 기초하여 생산한다.
본 발명의 또 다른 일 실시예에 따르면, 금속기판의 칩 받침부는 함몰 디자인 또는 공면(共面) 디자인을 이용하고, 함몰 디자인을 이용하면 금속 본딩 패드의 출력점 위치를 높일 수 있다.
칩 받침부는 패키징 어셈블리 내의 금속기판 상에 칩을 배치하는 위치를 말한다. 함몰 디자인은 해당 부분을 아래로 함몰시킨 것으로, 칩을 아래로 이동시키므로, 금속 본딩 패드의 출력점 위치, 즉 리드(pin)의 위치를 높인다. 밀봉 후 리드 하측에 일정한 두께의 절연재료가 있으므로(도 7에 도시한 바와 같으며, 그 중 흑색부분은 절연재료를 나타냄), 쉽게 단로되지 않는다.
이해해야 할 점은, 칩 받침부는 함몰되지 않을 수도 있다. 즉, 공면 디자인을 이용하며, 본 발명은 이에 한정되지 않는다.
본 발명의 또 다른 일실시예에 따르면, 금속기판의 칩 지지부는 네 모서리에 배치되거나 또는 금속 본딩 패드 사이에 배치되거나 필요에 따라 지지포인트를 첨삭할 수 있다.
칩 지지부는 금속기판 상면에 설치된 칩을 지지하는 다이패드(die pad)이다. 도 8에 도시한 바와 같이, 칩 지지부는 금속 기판의 네 모서리에 배치될 수 있으며, 금속 본딩 패드 사이에 배치될 수도 있다. 금속 본딩 패드 사이에 배치되면 절단하기가 더 편리하다.
본 발명의 또 다른 일실시예에 따르면, 금속기판은 구리 재질 기판이거나, 구리 기재에 주석 또는 은이 도금된 기판일 수 있고, 기타 도전성 재질일 수도 있으며, 본 발명은 이에 한정되지 않는다.
본 발명의 또 다른 일실시예에 따르면, 금속기판은 낱개들 사이를 하프에칭하거나, 또는 패키징 후 하프컷하여 서로 다른 회로의 절연을 실현하여, 후속의 띠형 공정 테스트 등에 편리하도록 한다.
구체적으로 말하자면, 패키징 어셈블리는 일체로 가공되며, 각 낱개들 사이는 연결되어 있으므로, 테스트할 수 없어, 물리적으로 이격시켜 전기적 분리를 실현해야 한다. 전기적으로 분리하되 통째로 절단을 할 수 없으며, 통째로 절단하면 모듈 공장은 항목 필요에 따라 원하는 임의의 형상으로 절단할 수 없게 된다. 하프에칭 또는 하프컷의 방식으로 낱개의 전기적 분리 절연을 실현하므로, 서로 테스트 간섭이 없다.
본 발명의 또 다른 일실시예에 따르면, 금속 기판은 사전에 단자 보호가 이루어진 일체형 금속기판 또는 전기 도금을 통해 리드 공면을 형성하는 한 층의 금속기판일 수 있다.
구체적으로 말하자면, 금속기판의 상호 연결은, 어셈블리 패키징 전 미리 설치할 수도 있고, 어셈블리 패키징 후 설치할 수도 있다. 그 중, 미리 설치하는 패키징 방식은 aQFN(Advanced Quad Flat No-lead Package)이거나 또는 MIS(molded interconnect system)패키징이다.
본 발명의 또 다른 일실시예에 따르면, 금속기판의 리드는 리드가 없는 본딩 패드, 단자 또는 인출된 J형, P형, N형 리드일 수 있다.
금속기판의 리드는 금속 본딩 패드에 연결되고, 상기 리드는 각종 패키징 유형에 대응되는 패키징 리드일 수 있으며, 예를 들어 리드가 없는 본딩 패드, 단자, 또는 인출된 J형, P형, N형 리드 등이다.
본 발명의 또 다른 일실시예에 따르면, 금속기판 상의 복수의 금속 본딩 패드의 형상은 다르며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 복수의 금속 본딩 패드는 원형 또는 다각형일 수 있으며, 예를 들면 도 2-4에 도시한 바와 같이, 복수의 금속 본딩 패드는 형상 크기가 균일한 띠형 금속 본딩 패드일 수 있으며, 또는 형상이 같고 길이가 다른 띠형 금속 본딩 패드거나, 또는 크기가 동일한 원형 금속 본딩 패드일 수도 있으며, 구체적으로 당업자는 신호 전달의 실제 요구에 따라 선택 가능하다. 설명해야 할 점은, 당업자는 실제 요구에 따라 상기 3가지 형상의 금속 본딩 패드를 조합할 수도 있다.
본 발명의 또 다른 일실예에 따르면, 금속 본딩 패드는 낱개들을 하나의 판으로 만들어 연결할 때 측면 노출 크기를 감소시킬 수 있으며, 표면 하프에칭 또는 입체면 하프에칭, 또는 펀칭 디자인을 이용하는 것을 포함하나, 이에 한정되지 않는다.
구체적으로 말하자면, 각종 패키징 디자인은 모두 낱개에 기초한 디자인이나, 생산은 모두 낱개들을 하나의 큰 판으로 만들어 생산하고, 큰 판을 만들 때 낱개와 낱개 사이가 서로 연결되게 디자인해야 하고, 낱개 간의 연결 면적, 두께, 크기 등을 최대한 감소시켜 이후의 전기적 분리, 정전 방전(Electro-Station discharge, ESD) 등에 도움이 되도록 한다. 에칭과 펀칭은 전체 리드프레임 디자인에 대한 것이다. 그 중 펀칭 디자인은 일반적인 리드프레임 안이 펀칭되게 하고, 표면 하프에칭은 도9a에 도시한 바와 같으며, 입체면 하프에칭은 도9b에 도시한 바와 같다.
본 발명의 또 다른 일실시예에 따르면, 전기 접속 어셈블리(300)의 구체적 유형은 특별히 제한하지 않으며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 센싱칩(200)은 정전용량형 센싱칩일 수 있다. 구체적으로, 상기 센싱칩에 집적회로를 구비하고, 상기 직접회로는 전기가 통하면 신호를 생성하고, 일정 목적의 기능을 실현한다.
본 발명의 또 다른 일실시예에 따르면, 센싱칩(200) 상의 센싱칩 본딩 패드(21)는 금속 본딩 패드(13)와 일대일 대응되므로, 센싱칩과 금속기판 간의 복수 신호의 독립적인 전달을 실현할 수 있어, 복수 신호 간의 상호 간섭을 줄인다.
본 발명의 또 다른 일실시예에 따르면, 전기 접속 어셈블리(300)의 구체적 유형은 특별히 한정하지 않으며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 출원의 구체적 실시예에 따르면, 전기 접속 어셈블리(300)는 본딩 와이어 또는 금속 범프일 수 있다. 본 발명의 구체적 예시에 따르면, 도 5에 도시한 바와 같이, 전기 접속 어셈블리(300)는 본딩 와이어이며, 센싱칩(200)은 금속기판(100)의 배치 영역(12)의 상면에 위치하고, 본딩 와이어는 센싱칩 본딩 패드와 금속 본딩 패드를 전기적으로 접속시켜, 센싱칩과 금속기판 간의 신호의 전달을 실현한다. 본 출원의 다른 구체적 예시에 따르면, 도 6에 도시한 바와 같이, 전기 접속 어셈블리(300)는 금속 범프이며, 센싱칩(200)은 금속 기판(100) 상에 위치하고, 센싱칩(200)은 금속 범프에 의해 금속기판(100) 상에 고정되고, 금속 범프는 센싱칩 본딩 패드와 금속 본딩 패드를 전기적으로 접속시켜, 센싱칩과 금속기판 간의 신호 전달을 실현할 수 있다.
본 발명의 또 다른 실시예에 따르면, 본딩 와이어의 구체적 유형은 특별히 제한하지 않고, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 본딩 와이어는 금선, 구리선, 알루미늄선 또는 합금선일 수 있다. 따라서, 상기 유형의 본딩 와이어는 비교적 낮은 전기 저항을 가지므로, 센싱칩과 금속기판 간의 신호의 안정적 전달을 현저하게 향상시킬 수 있다.
본 발명의 또 다른 일실시예에 따르면, 본딩 와이어의 선직경은 특별히 한정하지 않으며, 당업자가 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 본딩 와이어의 선직경은 15㎛이상이다. 발명자는 본딩 와이어의 선직경이 15㎛ 미만이면, 본딩 와이어는 와이어 장력이 비교적 작아 칩 가장자리에 엎드려지기 쉬어, 칩의 단로를 초래한다는 것을 발견하였다.
본 발명의 또 다른 일실시예에 따르면, 금속 범프의 구체적 유형은 특별히 제한하지 않으며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 금속 범프는 금 범프, 구리 범프 또는 주석 범프일 수 있다. 따라서, 센싱칩과 금속기판 간의 신호의 전달을 더 안정하게 향상시킬 수 있다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재(400)의 구체적 유형은 특별히 제한하지 않으며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 패키징 재료 커버 부재는 유전율이 3보다 큰 재료로 구성되는 부재이다. 본 발명의 구체적 실시예에 따르면, 패키징 재료 커버 부재는 에폭시 수지로 제조된다. 발명자는 해당 유형의 패키징 재료는 양호한 화학적 안정성을 가지며, 열전도성이 좋으며, 열팽창계수가 작고, 동시에 비교적 좋은 기계적 강도를 가지므로, 가공이 편리하고, 가격이 저렴하며, 자동화 생산 등이 편리하며, 따라서 해당 유형의 패키징 재료를 선택하면 센싱칩 패키징 어셈블리의 안정성과 신뢰성을 더 향상시킬 수 있다는 것을 발견하였다.
본 발명의 또 다른 일실시예에 따르면, 센싱칩과 금속 본딩 패드 사이의 거리는 특별히 제한하지 않으며, 당업자는 실제 요구에 따라 선택할 수 있으며, 본 발명의 구체적 실시예에 따르면, 센싱칩과 금속 본딩 패드 사이의 거리는 20㎛보다 클 수 있다. 발명자는 공정 상, 본딩 와이어 방식의 경우, 선직경이 15㎛보다 크므로, 본딩 와이어는 볼 본딩해야 하고, 솔더 볼 자체가 두께를 가지며, 십 자체도 두께가 있어, 총 두께는 20㎛보다 크고, 만약 센싱칩과 금속 본딩 패드 사이의 거리가 20㎛미만이면, 볼넥부 잔여 연결 거리가 부족하게 된다. 금속 범프 방식의 경우, 범프 자체 높이가 일반적으로 20㎛보다 크다. 종합하자면, 만약 센싱칩과 금속 본딩 패드간 거리가 20㎛보다 작으면, 칩과 금속 본딩 패드 간의 연결에 어려움이 존재한다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재는 센싱칩의 상면을 완전히 덮을 수도 있고, 센싱칩 사방을 커버하여 센싱칩 상면을 노출시킬 수도 있으며, 구체적 구조는 당업자가 실제 요구에 따라 선택할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 낱개를 절단한 후 패키징 재료 커버 부재 상에 절연성이 좋은 한 층의 커버부재를 추가 커버하여, 측면 노출된 금속 본딩 패드의 정전기 방지 보호를 증강시킬 수 있다.
패키징 어셈블리는 모두 통째로 출하되므로, 이후 낱개로 절단해야만 계속하여 모듈을 만들 수 있다. 추가 커버한 절연성이 좋은 커버부재의 재료는 수지류 절연재료일 수 있으며, 본 발명은 이에 대해 한정하지 않는다.
측면 노출된 금속 본딩 패드의 개략도는 도 10에 도시한 바와 같으며, 그 중 상면은 기능이 있으며(즉 칩의 기능과 관련됨), 절연재료로 잘 보호해야 하며, 정전기가 상면을 통해 방출되어서는 안 된다. 기타 면은 기능이 없으며, 정전기는 기타 면을 통해 접지될 수 있다. 패키징 재료 커버 부재 상에 절연성이 좋은 한 층의 커버부재를 추가 커버하여 상면을 보호할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 추가 커버하는 커버 부재는 금속 입자를 포함하고, 그 부피비는 8%미만이며, 피복형 또는 비피복형이다.
구체적으로 말하자면, 금속 하우징과의 색상 차이를 최소화하기 위하여, 커버 부재 내에 금속 입자(금속파우더)를 추가할 수 있다. 일반적으로 금속 입자는 통상의 파쇄한 작은 입자이다. 피복형 입자는 수지막에 금속막을 코팅한 다음 수지를 다시 코팅하여 샌드위치 구조를 형성하고, 마지막으로 파쇄하여 얻은 입지를 의미하고, 상기 입자를 사용하는 목적은 전도성을 낮추면서 금속 광택을 감소시키지 않는 것이다. 피복형 입자에 비하면, 일반적인 입자를 비피복형 입자라 부른다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 부재는 특정 영역에 레터링하여, 레이저 또는 잉크방식으로 제품 추적 정보를 표시할 수 있다.
예를 들면, 특정 영역은 센싱칩과 금속 본딩 패드 사이의 틈새 영역일 수 있다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재는 금속 기판과 함께, 낱개로 절단되기 전에 라운드 코너 또는 컷 코너 디자인을 적용한다. 즉, 라운드 코너 또는 컷 코너를 미리 남겨두나, 본 발명은 이에 한정하지 않는다.
예를 들면, 도 8에 도시한 바와 같이, 낱개 어셈블리를 라운드 코너 또는 컷 코너 형상으로 쉽게 절단하기 위하여, 낱개로 절단하기 전에 패키징 재료 커버 부재와 금속 기판 상에 라운드 코너 또는 컷 코너를 미리 남겨둔다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재는 입체적인 이형구조이다.
구체적으로 말하자면, 입체적인 이형구조는 표면 돌기 또는 함몰을 의미하며, 돌기 또는 함몰은 국부적이거나 또는 영역적이다.
예를 들면, 도 11에 도시한 바와 같으며, 그 중 좌측은 종래 패키징의 비이형구조이며, 우측은 이형구조이다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재의 색상은 검정, 회색 등을 포함하나 이에 한정하지 않는다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재는 내부 공동과 채워지지 않는 상황을 최소 한도로 줄이기 유리하도록 재료 간격을 두껍게 하는 트랜스퍼 몰드(transfer mold)를 통해, 별도로 연마하여 실현하거나 또는 비교적 얇은 컴프레션 몰드(compression mold)로 실현할 수 있다.
일반적으로 사출성형은 미시적 공동과 채워지지 않는 상황이 발생하며, 내부의 공기는 배기홈을 통해 배출되나, 때로는 사출성형의 몰드 흐름에 의해 배기홈이 빨리 막히므로, 공기가 배출 경로를 찾지 못하여, 공동 또는 채워지지 않는 상황이 발생하게 된다. 여기서 몰드 흐름의 방향은 몰드 내에서 제어할 수 없으며, 배기홈의 위치는 가장자리, 모서리, 저변에 설치되어, 배기홈으로 인한 플래쉬가 제품의 외관에 영향을 주는 것을 방지한다.
패키징(밀봉) 재료를 가압하여 고체 상태를 액체 상태로 변화시키면, 토석류와 유사하게 되며, 그 안에는 대량의 충전 입자(토석류 중의 돌과 같음)가 있으며, 만약 칩 표면과 몰드 사이의 간격을 너무 작게 남겨두면, 이러한 충전 입자들이 끼이게 되어, 몰드 흐름을 형성할 수 없어, 직접 채울 수 없게 된다. 만약 간격을 너무 크게 남겨두면, 칩 표면의 커버 재료가 너무 두꺼워져 칩의 투과력에 영향을 준다. 따라서, 두껍게 만든 후 연마하면 투과를 해결할 수 있고, 또한 채워지지 않는 흠결도 해결할 수 있다. 또한, 비교적 얇은 몰드를 이용하여 실현할 수 있으며, 본 발명은 이에 대해 한정하지 않는다.
본 발명의 또 다른 일실시예에 따르면, 패키징 재료 커버 부재의 재료 입자는 가능한 작아야 하며, 그 직경의 대표치는 40㎛ 이하이다. 충전 입자는 유동성이 좋으며, 분산이 균일하여, 집결되어 부분적으로 큰 입자를 형성하여 밀집되기 쉽지 않다.
본 발명의 또 다른 일실시예에 따르면, 센싱칩 표면은 두께가 10㎛이상이며 검정 또는 다른 색상이거나 또는 투명인 패시베이션층을 포함한다.
본 발명의 또 다른 일실시예에 따르면, 센싱칩은 실리콘 관통홀, 엣지 챔퍼 또는 배면 경사변 챔퍼 내의 재배선 라인을 통해 기타 칩과 서로 연결된다.
예를 들면, 기타 칩은 컨트롤칩, 메모리칩 등일 수 있다. 본 발명의 실시예는 상기 방식을 통해 서로 연결되므로, 본딩 와이어를 이용하여 서로 연결되는 것을 피할 수 있다.
본 발명의 또 다른 일실시예에 따르면, 센싱칩은 독립된 센싱칩이거나 또는 센싱칩을 포함하는 메모리칩 또는 프로세서칩 등일 수 있다.
이해를 위하여, 이하 본 발명의 실시예에 따른 센싱칩 어셈블리 제작 방법에 대해 상세히 설명한다. 아래에서 전기 접속 어셈블리는 본딩 와이어, 금속 기판은 완전한 기판을 예로 든다.
먼저, 금속 기판의 배치 영역에 접착제를 도포하여, 금속 기판의 배치 영역에 접착층을 형성하고, 당업자는 실제 요구에 따라 이용하는 접착제 유형 및 접착층 두께를 선택할 수 있으며, 이후 센싱칩이 금속 기판 배치 영역의 상면에 고정되도록, 센싱칩을 접착층에 놓고, 본딩 와이어를 이용하여 센싱칩 본딩 패드와 금속 본딩 패드를 전기적으로 접속시키고, 이어서 상기 수득한 어셈블리를 몰드에 배치하고, 몰드의 상부를 센싱칩의 상면보다 높게 하고, 이후 몰드에 액체 상태의 패키징 재료를 충전한다. 당업자는 실제 요구에 따라 액체 상태의 패키징 재료의 충전량 및 충전 압력, 온도 등 조건을 조절할 수 있다. 이어서 상기 수득한 패키징 재료가 충전된 칩 어셈블리를 경화시키며, 당업자는 실제 요구에 따라 경화시간, 경화온도 및 경화압력 등 조건을 조절할 수 있다. 마지막으로 본딩 패드 영역의 가장자리를 따라 금속 기판에 대해 에칭을 진행하여, 본딩 패드 영역과 배치 영역이 서로 차단되고, 복수의 금속 본딩 패드가 서로 이격되도록 하고, 동시에 복수의 금속 본딩 패드 사이에 패키징 재료 커버 부재를 구비하므로, 상술한 센싱칩 패키징 어셈브리를 수득할 수 있으며, 본딩 패드 영역이 차단되면, 독립적인 금속 본딩 패드는 패키징 재료 커버 부재에 의해 완전하게 고정되어 이탈되지 않으므로, 패키징의 사용 안전을 보장할 수 있다.
본 발명은 다른 한편으로 전자장치를 제공하며, 본 발명의 실시예에 따르면, 상기 전자장치는 상술한 상기 센싱칩 패키징 어셈블리를 포함한다. 이를 통해, 상기 센싱칩 패키징 어셈블리를 사용하여, 상기 전자 장치의 개발 주기와 원료 원가를 현저하게 감소시킴과 동시에 상기 전자 장치의 내부 신호 전달 안정성을 현저히 향상시킬 수 있다. 설명해야 할 점은, 앞에서 센싱칩 패키징 어셈블리에 대해 서술한 특징과 장점은 상기 전자장치에 동일하게 적용되므로, 다시 설명하지 않겠다.
본 명세서의 설명에서, "일실시예", "일부 실시예", "예시", "구체적 예시", 또는 "일부 예시" 등의 참고 용어에 대한 설명은 해당 실시예 또는 예시를 결합하여 설명한 구체적인 특징, 구조, 재료 또는 장점이 본 발명의 적어도 하나의 실시예 또는 예시에 포함됨을 의미한다. 본 명세서에서, 상기 용어에 대한 설명은 반드시 동일한 실시예 또는 예시를 지칭하는 것은 아니다. 또한, 구체적인 특징, 구조, 재료 또는 장점은 어느 하나 또는 복수의 실시예 또는 예시에 적합한 방식으로 결합될 수 있다.
비록 본 발명의 실시예를 이미 제시 및 설명하였으나, 본 분야의 통상적인 지식을 가진 자라면 본 발명의 원리와 취지를 벗어나지 않는 경우 이러한 실시예에 대해 다양한 변화, 수정, 교체 및 변형을 실시할 수 있음을 이해할 수 있을 것이며, 본 발명의 범위는 청구항 및 그 등가물로 한정된다.

Claims (32)

  1. 복수의 금속 본딩 패드를 구비하는 본딩 패드 영역과 배치 영역을 구비하는 금속기판;
    상기 금속기판의 상면에 위치하고, 상기 복수의 센싱칩 본딩 패드를 구비하는 센싱칩;
    상기 금속 본딩 패드와 상기 센싱칩 본딩 패드를 전기적으로 접속시키는 전기 접속 어셈블리; 및
    상기 금속기판, 상기 센싱칩 및 상기 전기 접속 어셈블리를 커버하고, 상기 금속기판의 하면은 커버하지 않으며, 임의의 서로 인접한 2개의 상기 금속 본딩 패드 사이를 절연 이격시키는 패키징 재료 커버 부재
    를 포함하는 센싱칩 패키징 어셈블리.
  2. 제1항에 있어서,
    상기 전기 접속 어셈블리는 본딩 와이어 또는 금속 범프인, 센싱칩 패키징 어셈블리.
  3. 제2항에 있어서,
    상기 본딩 와이어는 금선, 구리선, 알루미늄선 또는 합금선인, 센싱칩 패키징 어셈블리.
  4. 제2항에 있어서,
    상기 금속 범프는 금 범프, 구리 범프 또는 솔더 범프인, 센싱칩 패키징 어셈블리.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수의 금속 본딩 패드의 형상이 서로 다른, 센싱칩 패키징 어셈블리.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 금속 본딩 패드의 형상은 원형 또는 다각형인, 센싱칩 패키징 어셈블리.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 금속 본딩 패드는 하프에칭 또는 펀칭 디자인을 이용하는, 센싱칩 패키징 어셈블리.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 금속기판에 칩 받침부가 설치되어 있고, 상기 금속기판의 칩 받침부는 함몰 디자인 또는 공면(共面) 디자인을 이용하는, 센싱칩 패키징 어셈블리.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 금속기판에 칩 지지부가 설치되어 있으며, 상기 금속기판의 칩 지지부는 상기 금속기판의 네 모서리에 배치되거나, 상기 복수의 금속 본딩 패드 사이에 배치되는, 센싱칩 패키징 어셈블리.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 금속기판은 구리 재질 기판이거나 또는 구리 기재에 주석 또는 은이 도금된 기판인, 센싱칩 패키징 어셈블리.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 금속기판은 낱개 사이를 하프에칭하거나 또는 패키징 후 하프컷하여 서로 다른 낱개 사이의 회로 절연을 실현하는, 센싱칩 패키징 어셈블리.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 금속기판은 사전에 단자 보호가 이루어진 일체형 금속기판 또는 전기 도금을 통해 리드 공면을 형성하는 한 층의 금속 기판인, 센싱칩 패키징 어셈블리.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 금속기판에 리드가 설치되어 있으며, 상기 금속기판의 리드는 리드가 없는 본딩 패드 또는 단자이거나, 인출된 J형, P형 또는 N형 리드인, 센싱칩 패키징 어셈블리.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재의 유전율은 3보다 큰, 센싱칩 패키징 어셈블리.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재를 추가 커버하는 커버부재를 더 포함하는, 센싱칩 패키징 어셈블리.
  16. 제15항에 있어서,
    상기 추가 커버하는 커버부재는 금속 입자를 포함하는, 센싱칩 패키징 어셈블리.
  17. 제16항에 있어서,
    상기 금속 입자는 상기 추가 커버하는 커버부재에서의 부피비가 8% 미만인, 센싱칩 패키징 어셈블리.
  18. 제16항 또는 제17항에 있어서,
    상기 금속 입자는 피복형 또는 비피복형인, 센싱칩 패키징 어셈블리.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재의 특정 영역에는 제품 추적 정보가 표시되어 있는, 센싱칩 패키징 어셈블리.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재와 상기 금속기판은 낱개로 절단하기 전에 라운드 코너 또는 컷 코너 디자인을 이용하는, 센싱칩 패키징 어셈블리.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재는 입체적인 이형 구조인, 센싱칩 패키징 어셈블리.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재의 색상은 검정 또는 회색인, 센싱칩 패키징 어셈블리.
  23. 제1항 내지 제22항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재는 재료의 간격을 두껍게 하는 트랜스퍼 몰드를 통해 실현되거나 또는 얇은 컴프레션 몰드를 통해 실현되는, 센싱칩 패키징 어셈블리.
  24. 제1항 내지 제23항 중 어느 한 항에 있어서,
    상기 패키징 재료 커버 부재의 재료 충전 입자의 직경은 40㎛ 이하인, 센싱칩 패키징 어셈블리.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서,
    상기 센싱칩과 상기 금속 본딩 패드 사이의 거리는 20㎛보다 큰, 센싱칩 패키징 어셈블리.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서,
    상기 센싱칩 표면은 패시베이션층을 포함하는, 센싱칩 패키징 어셈블리.
  27. 제26항에 있어서,
    상기 패시베이션층의 두께는 10㎛ 이상인, 센싱칩 패키징 어셈블리.
  28. 제26항 또는 제27항에 있어서,
    상기 패시베이션층의 색상은 검정 또는 투명인, 센싱칩 패키징 어셈블리.
  29. 제1항 내지 제28항 중 어느 한 항에 있어서,
    상기 센싱칩은 실리콘 관통홀, 엣지 챔퍼 또는 배면 경사변 챔퍼 내의 재배선 라인을 통해 기타 칩과 서로 연결되는, 센싱칩 패키징 어셈블리.
  30. 제1항 내지 제29항 중 어느 한 항에 있어서,
    상기 센싱칩은 센싱칩을 포함하는 메모리칩 또는 프로세서칩인, 센싱칩 패키징 어셈블리.
  31. 제1항 내지 제30항 중 어느 한 항의 센싱칩 패키징 어셈블리를 포함하는 전자장치.
  32. 제1항 내지 제30항 중 어느 한 항에 따른 센싱칩 패키징 어셈블리의 제조 방법에 있어서,
    금속기판의 배치 영역에 접착제를 도포하여, 상기 금속기판의 배치 영역에 접착층을 형성하는 단계;
    센싱칩이 상기 금속기판 배치 영역의 상면에 고정되도록, 센싱칩을 상기 접착층 상에 놓는 단계;
    센싱칩 본딩 패드와 금속 본딩 패드를 전기적으로 접속시키는 단계;
    수득한 어셈블리를 몰드에 배치하되, 상기 몰드의 상부가 상기 센싱칩의 상면보다 높게 하고, 상기 몰드에 액체 상태의 패키징 재료를 충전하는 단계;
    수득한 패키징 재료가 충전된 칩 어셈블리를 경화시키는 단계; 및
    본딩 패드 영역의 가장자리를 따라 상기 금속기판에 대해 에칭을 진행하여, 상기 본딩 패드 영역과 상기 배치 영역이 서로 분리되도록 하는 단계
    를 포함하는 센싱칩 패키징 어셈블리의 제조 방법.
KR1020177015547A 2015-09-11 2016-09-06 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법 KR101964763B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201520701432.5U CN204991696U (zh) 2015-09-11 2015-09-11 传感芯片封装组件和具有该传感芯片封装组件的电子设备
CN201520701432.5 2015-09-11
PCT/CN2016/098161 WO2017041689A1 (zh) 2015-09-11 2016-09-06 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Publications (2)

Publication Number Publication Date
KR20170084174A true KR20170084174A (ko) 2017-07-19
KR101964763B1 KR101964763B1 (ko) 2019-08-07

Family

ID=55126034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177015547A KR101964763B1 (ko) 2015-09-11 2016-09-06 센싱칩 패키징 어셈블리, 이를 포함하는 전자장치 및 센싱칩 패키징 어셈블리의 제조방법

Country Status (5)

Country Link
US (1) US10121750B2 (ko)
EP (1) EP3214648A4 (ko)
KR (1) KR101964763B1 (ko)
CN (1) CN204991696U (ko)
WO (1) WO2017041689A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204991696U (zh) 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
CN106463492B (zh) * 2016-09-06 2019-12-10 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
KR101853296B1 (ko) * 2016-09-13 2018-04-30 (주)포인트엔지니어링 마이크로 센서 패키지 및 마이크로 센서 패키지 제조방법
EP3418941B1 (en) * 2016-11-07 2021-08-18 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition module and fingerprint recognition chip packaging structure
EP3422405A4 (en) * 2017-01-22 2019-11-13 Shenzhen Goodix Technology Co., Ltd. FINGERPRINT CHIP HOUSING AND PROCESSING METHOD
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
CN113199103B (zh) * 2021-06-11 2022-04-19 哈尔滨工业大学 适用于高功率电子器件或组件的电磁感应快速连接方法
CN114209297A (zh) * 2021-11-24 2022-03-22 广东紫文星电子科技有限公司 一种带心率检测和指纹识别功能的模组及认证方法
CN114873557A (zh) * 2022-05-31 2022-08-09 广州市意芯微电子有限公司 一种微机电传感器互联封装方法
CN115417370A (zh) * 2022-09-15 2022-12-02 西安秦铂瑞科技有限公司 一种压力传感器芯片的封装结构及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072735A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법
JP2013153005A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法
JP2013168511A (ja) * 2012-02-15 2013-08-29 Seiko Instruments Inc 光検出デバイス及び光検出デバイスの製造方法
US20140001615A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Package-In-Packages and Methods of Formation Thereof
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2005026466A (ja) 2003-07-02 2005-01-27 Renesas Technology Corp 半導体装置およびリードフレーム
JP4345685B2 (ja) * 2005-02-22 2009-10-14 ヤマハ株式会社 物理量センサ、これに使用するリードフレーム、及び、リードフレームの製造方法
US20060185452A1 (en) 2005-02-22 2006-08-24 Yamaha Corporation Lead frame, sensor including lead frame, resin composition to be used for resin mold in the sensor, and sensor including the resin mold
JP2007294637A (ja) * 2006-04-25 2007-11-08 Denso Corp 半導体装置の製造方法
CN101601133B (zh) * 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US7816772B2 (en) * 2007-03-29 2010-10-19 Allegro Microsystems, Inc. Methods and apparatus for multi-stage molding of integrated circuit package
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
US9235747B2 (en) * 2008-11-27 2016-01-12 Apple Inc. Integrated leadframe and bezel structure and device formed from same
DE102008054735A1 (de) * 2008-12-16 2010-06-17 Robert Bosch Gmbh Leadless-Gehäusepackung
US7858443B2 (en) 2009-03-09 2010-12-28 Utac Hong Kong Limited Leadless integrated circuit package having standoff contacts and die attach pad
US8324602B2 (en) * 2009-04-14 2012-12-04 Intersil Americas Inc. Optical sensors that reduce specular reflections
US9029999B2 (en) * 2011-11-23 2015-05-12 Freescale Semiconductor, Inc. Semiconductor sensor device with footed lid
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
KR101548158B1 (ko) * 2012-09-07 2015-08-28 제일모직 주식회사 성형품 및 성형품의 제조 방법
US9266717B2 (en) * 2013-03-15 2016-02-23 Versana Micro Inc Monolithically integrated multi-sensor device on a semiconductor substrate and method therefor
US9368423B2 (en) * 2013-06-28 2016-06-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate with conductive posts and protective layers to form embedded sensor die package
US20150054099A1 (en) * 2013-08-25 2015-02-26 Kai Yun Yow Pressure sensor device and assembly method
TWI559463B (zh) 2014-10-31 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI570857B (zh) 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
CN205428898U (zh) 2015-08-28 2016-08-03 深圳市汇顶科技股份有限公司 一种传感芯片的封装结构及其表面的保护结构
CN204991696U (zh) * 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072735A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 리드리스 프레임, 이를 포함하는 반도체 칩 패키지 및 그 제조 방법
JP2013153005A (ja) * 2012-01-24 2013-08-08 Dainippon Printing Co Ltd 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法
JP2013168511A (ja) * 2012-02-15 2013-08-29 Seiko Instruments Inc 光検出デバイス及び光検出デバイスの製造方法
US20140001615A1 (en) * 2012-06-27 2014-01-02 Infineon Technologies Austria Ag Package-In-Packages and Methods of Formation Thereof
JP2015159273A (ja) * 2014-01-22 2015-09-03 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170271278A1 (en) 2017-09-21
CN204991696U (zh) 2016-01-20
WO2017041689A1 (zh) 2017-03-16
KR101964763B1 (ko) 2019-08-07
US10121750B2 (en) 2018-11-06
EP3214648A4 (en) 2018-04-04
EP3214648A1 (en) 2017-09-06

Similar Documents

Publication Publication Date Title
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
KR101517541B1 (ko) 다층 반도체 패키지
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US7777351B1 (en) Thin stacked interposer package
US6759737B2 (en) Semiconductor package including stacked chips with aligned input/output pads
US7993979B2 (en) Leadless package system having external contacts
US7790504B2 (en) Integrated circuit package system
US8508048B2 (en) Semiconductor device utilizing a package on package structure and manufacturing method thereof
US20020113308A1 (en) Semiconductor package with heat dissipating structure
US20140175671A1 (en) Structure for microelectronic packaging with bond elements to encapsulation surface
WO2008057739A2 (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
CN103715165A (zh) 半导体封装件及其制法
US7002251B2 (en) Semiconductor device
US11139233B2 (en) Cavity wall structure for semiconductor packaging
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN208433405U (zh) 电路组件
CN115995440A (zh) 半导体封装结构及其制造方法
CN104882386B (zh) 半导体器件格栅阵列封装
CN102751203A (zh) 半导体封装结构及其制作方法
US8022516B2 (en) Metal leadframe package with secure feature
CN105720036A (zh) 封装结构及其制法
CN106463492B (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant