CN106463492B - 传感芯片封装组件和具有该传感芯片封装组件的电子设备 - Google Patents

传感芯片封装组件和具有该传感芯片封装组件的电子设备 Download PDF

Info

Publication number
CN106463492B
CN106463492B CN201680000984.0A CN201680000984A CN106463492B CN 106463492 B CN106463492 B CN 106463492B CN 201680000984 A CN201680000984 A CN 201680000984A CN 106463492 B CN106463492 B CN 106463492B
Authority
CN
China
Prior art keywords
metal
sensor
metal substrate
package assembly
sensing chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680000984.0A
Other languages
English (en)
Other versions
CN106463492A (zh
Inventor
柳玉平
龙卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Zhongpu Intelligent Equipment Co ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Priority claimed from PCT/CN2016/098161 external-priority patent/WO2017041689A1/zh
Publication of CN106463492A publication Critical patent/CN106463492A/zh
Application granted granted Critical
Publication of CN106463492B publication Critical patent/CN106463492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了传感芯片封装组件和具有该传感芯片封装组件的电子设备，传感芯片封装组件包括：金属基板，其具有焊盘区和放置区，焊盘区具有多个金属焊盘；传感芯片，其位于金属基板的上表面，传感芯片具有多个传感芯片焊盘；电连接组件，其电连接金属焊盘和传感芯片焊盘；封装材料覆盖件，其覆盖金属基板、传感芯片以及电连接组件，其中任意相邻两个金属焊盘之间通过封装材料覆盖件绝缘间隔。该传感芯片封装组件具有开发周期短和翘曲小的优点，从而在节省成本的同时提高后续组装效率，并且由于金属基板上多个金属焊盘彼此独立，可以实现传感芯片与金属基板间多个信号的独立传递，从而明显降低多个信号间的干扰风险。

Description

传感芯片封装组件和具有该传感芯片封装组件的电子设备
本申请要求于2015年9月11日提交中国专利局、申请号为201520701432.5、名称为“传感芯片封装组件和具有该传感芯片封装组件的电子设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请属于电子领域，具体而言，本申请涉及一种传感芯片封装组件和具有该传感芯片封装组件的电子设备。
背景技术
当前生物识别的主流封装主要采用印制电路板(Printed Circuit Board，PCB)基板类封装，然而由于PCB基板类封装每次开发都需要经过单独设计，并且PCB基板开模才能做下去，导致整个开发周期会比较长，成本高，同时该PCB基板存在翘曲大的隐患，从而严重影响后续组装工艺作业，同时由于PCB基板上焊盘间互联，使得传感芯片与PCB基板之间的电信号传递彼此受到干扰，从而影响信号的准确性。
因此，现有的传感芯片封装组件有待进一步改善。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请的一个目的在于提出一种传感芯片封装组件和具有该传感芯片封装组件的电子设备，该传感芯片封装组件具有开发周期较短和翘曲较小的优点，从而在节省成本的同时提高后续组装效率，并且由于金属基板上多个金属焊盘彼此独立，可以实现传感芯片与金属基板间多个信号的独立传递，从而明显降低多个信号间的干扰风险。
在本申请的一个方面，本申请提出了一种传感芯片封装组件。根据本申请的实施例，该传感芯片封装组件包括：金属基板，所述金属基板具有焊盘区和放置区，所述焊盘区具有多个金属焊盘；传感芯片，所述传感芯片位于所述金属基板的上表面，所述传感芯片具有多个传感芯片焊盘；电连接组件，所述电连接组件电连接所述金属焊盘和所述传感芯片焊盘；以及封装材料覆盖件，所述封装材料覆盖件覆盖所述金属基板、所述传感芯片以及所述电连接组件、并且所述金属基板下表面未被所述封装材料覆盖件覆盖，其中任意相邻两个所述金属焊盘之间通过所述封装材料覆盖件绝缘间隔。
根据本申请实施例的传感芯片封装组件具有开发周期较短和翘曲较小的优点，从而在节省成本的同时提高后续组装效率，并且由于金属基板上多个金属焊盘彼此独立，可以实现传感芯片与金属基板间多个信号的独立传递，从而明显降低多个信号间的干扰风险。
另外，根据本申请上述实施例的传感芯片封装组件还可以具有如下附加的技术特征：
任选地，所述电连接组件为焊线或金属凸块。由此，可以实现传感芯片和金属基板间信号的稳定传递。
任选地，所述焊线为金线、铜线、铝线或合金线。由此，可以进一步实现传感芯片和金属基板间信号的稳定传递。
任选地，所述焊线的线径不低于15微米。由此，可以进一步实现传感芯片和金属基板间信号的稳定传递。
任选地，所述金属凸块为金凸块、铜凸块或锡凸块。由此，可以进一步实现传感芯片和金属基板间信号的稳定传递。
任选地，多个所述金属焊盘的形状不同。由此，可以根据实际需要容纳更多的金属焊盘。
任选地，每个所述金属焊盘均形成为圆形或者多边形。由此，可以根据实际需要容纳更多的金属焊盘。
任选地，所述封装材料覆盖件的介电常数大于3。由此，可以使得所得传感芯片封装组件具有较高的稳定性。
任选地，所述传感芯片与所述金属焊盘之间的距离大于20微米。由此，可以进一步提高所得传感芯片封装组件的稳定性。
任选地，所述金属基板为铜质基板。由此，可以显著降低基板的翘曲程度，从而进一步提高所得传感芯片封装组件的稳定性。
在本申请的第二个方面，本申请提出了一种电子设备，根据本申请的实施例，该电子设备包括上述所述的传感芯片封装组件。由此，通过使用上述传感芯片封装组件，可以显著降低该电子设备的开发周期和原料成本，同时可以显著提高该电子设备内部信号传递稳定性。需要说明的是，前面针对传感芯片封装组件所描述的特征和优点同样适用于该电子设备，在此不再赘述。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本申请一个实施例的传感芯片封装组件的纵切面示意图；
图2是根据本申请一个实施例的传感芯片封装组件的横切面示意图；
图3是根据本申请再一个实施例的传感芯片封装组件的横切面示意图；
图4是根据本申请又一个实施例的传感芯片封装组件的横切面示意图；
图5是根据本申请再一个实施例的传感芯片封装组件的纵切面示意图；
图6是根据本申请又一个实施例的传感芯片封装组件的纵切面示意图；
图7是根据本申请一个实施例的引脚位置变化的示意图；
图8是根据本申请一个实施例的芯片支撑部分的示意图；
图9a和图9b分别是根据本申请实施例的金属焊盘表面半蚀刻和立体面半蚀刻的示意图；
图10是根据本申请一个实施例的侧露金属焊盘的示意图；
图11是根据本申请一个实施例的封装材料覆盖件的异形结构的示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本申请的一个方面，本申请提出了一种传感芯片封装组件。根据本申请的实施例，参考图1，该传感芯片封装组件包括：金属基板100、传感芯片200、电连接组件300和封装材料覆盖件400，其中，金属基板100具有焊盘区11和放置区12，焊盘区11具有多个金属焊盘13，传感芯片200位于金属基板100的上表面，传感芯片200具有多个传感芯片焊盘21；电连接组件300电连接金属焊盘13和传感芯片焊盘21；封装材料覆盖件400覆盖金属基板100、传感芯片200以及电连接组件300、并且金属基板100下表面未被封装材料覆盖件400覆盖，其中任意相邻两个金属焊盘13之间通过封装材料覆盖件400绝缘间隔。发明人发现，传感芯片封装组件通过采用金属基板替代传统的PCB基板，由于金属基板开发周期短和成本较低的特点，使得可以显著节省该传感芯片封装组件的生产成本，同时由于金属基板热膨胀系数固定，从而可以有效缓解以往PCB基板翘曲大的难题，进而可以显著提高后续组装效率，并且使用金属基板使得选择封装材料的树脂方向更加明确，从而使得产品可以少走很多注塑重复验证的弯路，进而进一步降低该传感芯片封装组件的生产成本，另外通过采用本申请结构的金属基板，由于该金属基板上多个金属焊盘彼此独立，可以实现传感芯片与金属基板间多个信号的独立传递，从而明显降低多个信号间的干扰风险。
根据本申请的一个实施例，金属基板100上的焊盘区11和放置区12可以为金属基板上分别独立的两个区域，即二者彼此之间并不互联。
根据本申请的再一个实施例，金属基板可以为焊盘区和放置区预先彼此断开的金属基板，也可以为焊盘区和放置区预先互联的且后续通过刻蚀使得二者彼此分开的金属基板。具体的，无论是采用焊盘区和放置区预先彼此断开的金属基板还是采用焊盘区和放置区预先互联的且后续通过刻蚀使得二者彼此分开的金属基板，焊盘区的金属焊盘均会在封装材料覆盖件的作用下最终被固定，从而可以实现传感芯片与金属基板之间信号的直连，从而有效避免多个信号的互相干扰。
根据本申请的又一个实施例，金属基板100的具体类型并不受特别限制，根据本申请的具体实施例，金属基板100可以为铜质基板。由此，通过采用铜质基板，由于铜质基板较传统的PCB基板成分单一，使得其热膨胀系数较为固定，从而可以有效缓解以往PCB基板翘曲大的难题，进而可以显著提高后续组装效率，并且使用铜质基板使得选择封装材料的树脂方向较其他类型的金属基板更加明确，从而使得产品可以少走很多注塑重复验证的弯路，进而进一步降低该传感芯片封装组件的生产成本。
本领域技术人员可以理解，芯片或封装组件都是整条加工的，即各单颗芯片或封装组件(以下简称为“单颗”)之间是连在一起的，后续要切单颗才可以继续做模组。换句话说，每一种封装设计都是基于单颗的设计，但生产都是基于将单颗拼成大板生产。
例如，本申请实施例的传感芯片封装组件可以为切割后的单颗传感芯片封装组件，其封装设计是基于单颗的设计，但生产是基于大板生产。
根据本申请的又一个实施例，金属基板的芯片托起部分可以采用下陷设计，亦或是共面设计，采用下陷设计可以抬高金属焊盘的输出点位置。
芯片托起部分是指封装组件内金属基板上放置芯片的位置。下陷设计是该部分下凹，使得芯片下移，从而抬高金属焊盘的输出点位置，即引脚(pin脚)的位置。这样，塑封后引脚下方会有一定厚度的绝缘材料(如图7所示，其中黑色部分表示绝缘材料)，从而不易短路。
应理解，芯片托起部分也可以不下凹，即采用共面设计，本申请对此并不限定。
根据本申请的又一个实施例，金属基板的芯片支撑部分可以置于四个角落，或者置于金属焊盘之间，亦或者根据需求增删支撑点。
芯片支撑部分为金属基板上面设置的支撑芯片的垫板(diepad)。如图8所示，芯片支撑部分可以置于金属基板的四个角落，也可以设置于金属焊盘之间。设置于金属焊盘之间更方便切割。
根据本申请的又一个实施例，金属基板可以为铜质基板，或者是铜基材上镀锡、银等；亦可以为其它导电材质，本申请不仅限于此。
根据本申请的又一个实施例，金属基板采用单颗之间半蚀刻，或者封装完半切，实现不同电路绝缘，以便后道条状工艺测试等。
具体而言，封装组件都是整条加工的，各单颗之间是连在一起的，无法测试，需要物理隔开实现电性分离。需要电性分离而又不能整条切断，切断的话模组厂就不能根据项目需求切其想要的任意形状了。通过半蚀刻或者半切的模式实现单颗的电性分离绝缘，从而不干扰互相测试。
根据本申请的又一个实施例，金属基板可以是预先做好端子保护的整条金属基板，或者是通过电镀形成引脚共面的一层金属基板。
具体而言，对于金属基板的互联设置，既可以是在组件封装前预先设置好，也可以是在组件封装后再设置。其中，预先设置所采用的封装方式可以为先进的方形扁平无引脚封装(Advanced Quad Flat No-lead Package，aQFN)，或者为预包封互联系统(moldedinterconnect system，MIS)封装。
根据本申请的又一个实施例，金属基板的引脚可以是无引脚焊盘，端子，或者伸出的J型、P型、N型脚。
金属基板的引脚连接金属焊盘，该引脚可以是各种封装类型对应的封装引出脚，例如，可以是无引脚焊盘，端子，或者伸出的J型、P型、N型脚等。
根据本申请的又一个实施例，金属基板上多个金属焊盘的形状可以不同，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，多个金属焊盘可以为圆形或多边形，例如，如图2-4所示，多个金属焊盘可以为形状大小均一的条形金属焊盘，也可以为形状相同长度不同的条形金属焊盘，或者为大小相同的圆形的金属焊盘，具体的，本领域技术人员可以根据信号传递的实际需要进行选择。需要说明的是，本领域技术人员也可以根据实际需要将上述三种形状的金属焊盘进行组合。
根据本申请的又一个实施例，金属焊盘在单颗拼版连接间会减少侧面外露尺寸，包括采用表面半蚀刻，或者立体面半蚀刻，亦或镂空设计，但本申请不仅限于此。
具体而言，每一种封装设计都是基于单颗的设计，生产都是基于将单颗拼成大板生产，大板拼板要做单颗与单颗之间互联设计，尽可能减少单颗间的互联面积，厚度，尺寸等以有助于后面电性隔离，静电释放(Electro-Static discharge，ESD)等。蚀刻和镂空可以是针对整个引脚框架(leadframe)设计的。其中，镂空设计是在普通leadframe里面布满了镂空；表面半蚀刻如图9a所示，立体面半蚀刻如图9b所示。
根据本申请的又一个实施例，传感芯片200的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，传感芯片200可以为电容型传感芯片。具体的，该传感芯片中具有集成电路，并且该集成电路可以在通电情况下产生信号，且实现一定目的的功能。
根据本申请的又一个实施例，传感芯片200上的传感芯片焊盘21与金属焊盘13一一对应，从而可以实现传感芯片与金属基板之间多个信号的独立传递，进而降低多个信号之间的相互干扰。
根据本申请的又一个实施例，电连接组件300的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，电连接组件300可以为焊线或金属凸块。根据本申请的一个具体示例，如图5所示，电连接组件300为焊线，传感芯片200位于金属基板100的放置区12的上表面上，焊线电连接传感芯片焊盘和金属焊盘，从而可以实现传感芯片与金属基板之间信号的传递。根据本申请再一个具体示例，如图6所示，电连接组件300为金属凸块，传感芯片200位于金属基板100之上，并且传感芯片200由金属凸块固定在金属基板100之上且金属凸块电连接传感芯片焊盘和金属焊盘，从而可以实现传感芯片与金属基板之间信号的传递。
根据本申请的又一个实施例，焊线的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，焊线可以为金线、铜线、铝线或合金线。由此，由于该类焊线具有较低的电阻，从而可以显著提高传感芯片与金属基板之间信号的稳定传递。
根据本申请的又一个实施例，焊线的线径并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，焊线的粒径可以为不低于15微米。发明人发现，若焊线线径低于15微米，所得焊线容易因线张力较小而趴在芯片边缘，从而导致芯片短路。
根据本申请的又一个实施例，金属凸块的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，金属凸块可以为金凸块、铜凸块或锡凸块。由此，可以进一步提高传感芯片与金属基板之间信号传递的稳定性。
根据本申请的又一个实施例，封装材料覆盖件400的具体类型并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，封装材料覆盖件可以为由介电常数大于3的材料构成的组件。根据本申请的具体示例，封装材料覆盖件可以由环氧树脂制成。发明人发现，该类型的封装材料具有良好的化学稳定性，并且导热性能好、热膨胀系数小，同时具有较好的机械强度，便于加工，另外价格低廉，便于自动化生产等，由此，选择该类型的封装材料可以进一步提高传感芯片封装组件的稳定性和可靠性。
根据本申请又一个实施例，传感芯片与金属焊盘之间的距离并不受特别限制，本领域技术人员可以根据实际需要进行选择，根据本申请的具体实施例，传感芯片与金属焊盘之间的距离可以大于20微米。发明人发现，工艺上，针对焊线方式，因为线径大于15微米，焊线需烧球，焊球本身存在厚度且芯片本身也有厚度，总厚度会大于20微米，若传感芯片与金属焊盘之间距低于20微米，会导致球颈部剩余连接距离不足；针对金属凸块方式，凸块本身高度通常大于20微米。综上，如传感芯片与金属焊盘之间距低于20微米，芯片与金属焊盘间的连接会存在困难。
根据本申请的又一个实施例，封装材料覆盖件可以完全覆盖传感芯片上表面，也可以只覆盖传感芯片四周而裸露传感芯片上表面，针对具体的结构，本领域技术人员可以根据实际需要进行选择。
根据本申请的又一个实施例，可以在单颗切割完成后在封装材料覆盖件上再覆盖一层绝缘性好的覆盖件，以增强侧露金属焊盘的防静电保护。
封装组件都是整条出货的，后续要切单颗才可以继续做模组。再覆盖的绝缘性好的覆盖件的材料可以是树脂类绝缘材料，本申请对此不作限定。
侧露金属焊盘的示意图如图10所示，其中上表面是有功能的(即与芯片的功能相关)，要用绝缘材料保护好，静电不能通过上表面释放；其他面是无功能的，静电可以通过其他面引到地上。在封装材料覆盖件上再覆盖一层绝缘性好的覆盖件能够将上表面保护好。
根据本申请的又一个实施例，再覆盖的覆盖件含有金属颗粒，其体积比例可以小于8％，为包裹型或者非包裹型。
具体而言，为了保持与金属壳色差最小，覆盖件里可以增加金属颗粒(金属粉)。一般金属颗粒就是普通碾碎的小颗粒。包裹型颗粒是指，在树脂膜上镀一层金属膜再镀一层树脂形成三明治叠构，最后再碾碎得到的颗粒，采用该颗粒的目的是降低导电概率又不降低金属光泽。相对于包裹性颗粒，前一种普通颗粒称为非包裹型颗粒。
根据本申请的又一个实施例，封装材料覆盖件可以在特定区域印字，以激光或者油墨方式标示产品追溯信息。
例如，特定区域可以是传感芯片与金属焊盘之间的间隙区域。
根据本申请的又一个实施例，封装材料覆盖件连同金属基板，在单颗切割前采用圆角或切角设计，即预留圆角或切角，但本申请不限于此。
例如，如图8所示，为了便于将单颗组件切割成圆角或切角形状，可以在单颗切割前在封装材料覆盖件和金属基板上预留圆角或切角。
根据本申请的又一个实施例，封装材料覆盖件可以为立体的异形结构。
具体而言，立体的异形结构表示表面凸起或者凹陷，凸起或者凹陷可以是局部的或者区域的。
例如，如图11所示，其中左边为传统封装的非异形结构，右边为异形结构。
根据本申请的又一个实施例，封装材料覆盖件的颜色包含黑色，灰色等，但不仅限于此。
根据本申请的又一个实施例，封装材料覆盖件可以通过加厚材料间距的压铸模(transfer mold)，另加打磨实现；或者用较薄的压模(compression mold)实现，以利于最小限度减少内部孔洞和未注满情形。
一般注塑都会有微观上的空洞和未注满的情况，里面的空气通过气槽排出去，但有时候注塑的模流迅速堵住了气槽，所以气就没有排出路径了，形成了空洞或未注满情形。这里面模流的走向在模具内是无法受控的，而气槽的位置只能开在边缘、角落、底边，避免气槽的溢胶影响产品外观。
封装(塑封)材料加压由固态变液化，类似泥石流，里面有大量的填充颗粒(如同泥石流里面的石头)，如果芯片表面与模具间的间隙留的过小，会造成这些填充颗粒卡壳，模流就流不过去，直接注不满；而如果直接留的间距很大，会造成芯片表面的覆盖材料过厚，影响芯片的穿透力。所以直接做厚再打磨既可以解决穿透，又可以解决未注满等缺陷问题。另外，也可以采用较薄的压模实现，本申请对此并不限定。
根据本申请的又一个实施例，封装材料覆盖件的材料填充颗粒尽量小，其直径典型值小于或等于40um。填充颗粒流动性好，分散均匀，不容易聚集形成局部大颗粒密集。
根据本申请的又一个实施例，传感芯片表面包含一层钝化层，钝化层的厚度可以是10纳米以上，黑色或者别的颜色，亦或者透明。
根据本申请的又一个实施例，传感芯片可以通过硅通孔、边缘挖槽或者背部斜边挖槽内的重布线与其他芯片互联。
例如，其他芯片可以是控制芯片，存储芯片等。本申请实施例通过上述方式互联，从而避免用焊线互联。
根据本申请的又一个实施例，传感芯片可以是单独的传感芯片，或者是包含传感芯片在内的其它存储芯片或处理器芯片等。
为了方便理解，下面对制备本申请实施例的传感芯片封装组件的方法进行详细描述。下面以电连接组件为焊线，金属基板为完整基板为例。
首先，在金属基板的放置区涂覆粘合剂，以便在金属基板的放置区形成粘合层，本领域技术人员可以根据实际需要对采用的粘合剂类型和粘合层厚度进行选择，然后将传感芯片放置在粘合层上，以便使得传感芯片固定在金属基板放置区的上表面，并且将采用焊线将传感芯片焊盘与金属焊盘实现电连接，接着将所得组件放置在模具中，并且模具的上方可以高于传感芯片上表面，然后向模具中填充液态的封装材料，本领域技术人员可以根据实际需要对液态封装材料的填充量以及填充压力、温度等条件进行调整，接着将上述得到的填充有封装材料的芯片组件进行固化，本领域技术人员可以根据实际需要对固化时间、固化温度和固化压力等条件进行调整，最后沿着焊盘区的边缘对金属基板进行刻蚀，以便使得焊盘区与放置区相互断开，并且多个金属焊盘彼此间隔，同时由于多个金属焊盘之间具有封装材料覆盖件，从而可以获得上述的传感芯片封装组件，当焊盘区被切断开时，独立的金属焊盘可以被封装材料覆盖件完好的固定起来而不会脱落，从而可以保证封装使用安全。
在本申请的第二个方面，本申请提出了一种电子设备，根据本申请的实施例，该电子设备包括上述所述的传感芯片封装组件。由此，通过使用上述传感芯片封装组件，可以显著降低该电子设备的开发周期和原料成本，同时可以显著提高该电子设备内部信号传递稳定性。需要说明的是，前面针对传感芯片封装组件所描述的特征和优点同样适用于该电子设备，在此不再赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (31)

1.一种传感芯片封装组件，其特征在于，包括：
金属基板，所述金属基板具有焊盘区和放置区，所述焊盘区具有多个金属焊盘；
传感芯片，所述传感芯片位于所述金属基板的上表面，所述传感芯片具有多个传感芯片焊盘；
电连接组件，所述电连接组件电连接所述金属焊盘和所述传感芯片焊盘；以及
封装材料覆盖件，所述封装材料覆盖件覆盖所述金属基板、所述传感芯片以及所述电连接组件、并且所述金属基板下表面未被所述封装材料覆盖件覆盖，其中任意相邻两个所述金属焊盘之间通过所述封装材料覆盖件绝缘间隔；
其中，所述传感芯片封装组件还包括在所述封装材料覆盖件上再覆盖的覆盖件，所述再覆盖的覆盖件直接覆盖所述金属焊盘的上表面，以形成上表面被覆盖的侧露金属焊盘。
2.根据权利要求1所述的传感芯片封装组件，其特征在于，所述电连接组件为焊线或金属凸块。
3.根据权利要求2所述的传感芯片封装组件，其特征在于，所述焊线为金线、铜线、铝线或合金线。
4.根据权利要求2所述的传感芯片封装组件，其特征在于，所述金属凸块为金凸块、铜凸块或锡凸块。
5.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述多个金属焊盘的形状不同。
6.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属焊盘的形状为圆形或者多边形。
7.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属焊盘采用半蚀刻或者镂空设计。
8.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板设置有芯片托起部分，所述金属基板的芯片托起部分采用下陷设计，或共面设计。
9.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板设置有芯片支撑部分，所述金属基板的芯片支撑部分置于所述金属基板的四个角落，或者置于所述多个金属焊盘之间。
10.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板为铜质基板，或者是铜基材上镀锡或银的基板。
11.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板采用单颗之间半蚀刻或者封装完半切实现不同单颗间电路绝缘。
12.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板是预先做好端子保护的整条金属基板，或者是通过电镀形成引脚共面的一层金属基板。
13.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述金属基板设置有引脚，所述金属基板的引脚是无引脚焊盘或端子，或者伸出的J型、P型或N型脚。
14.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件的介电常数大于3。
15.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述再覆盖的覆盖件包括金属颗粒。
16.根据权利要求15所述的传感芯片封装组件，其特征在于，所述金属颗粒在所述再覆盖的覆盖件中的体积比例小于8％。
17.根据权利要求15所述的传感芯片封装组件，其特征在于，所述金属颗粒为包裹型或者非包裹型。
18.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件的特定区域标示产品追溯信息。
19.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件和所述金属基板在单颗切割前采用圆角或切角设计。
20.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件为立体的异形结构。
21.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件的颜色为黑色或灰色。
22.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件通过加厚材料间距的压铸模实现；或者用较薄的压模实现。
23.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述封装材料覆盖件的材料填充颗粒的直径小于或等于40um。
24.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述传感芯片与所述金属焊盘之间的距离大于20微米。
25.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述传感芯片表面包括钝化层。
26.根据权利要求25所述的传感芯片封装组件，其特征在于，所述钝化层的厚度为10纳米以上。
27.根据权利要求25所述的传感芯片封装组件，其特征在于，所述钝化层的颜色为黑色或者透明。
28.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述传感芯片通过硅通孔、边缘挖槽或者背部斜边挖槽内的重布线与其他芯片互联。
29.根据权利要求1至4中任一项所述的传感芯片封装组件，其特征在于，所述传感芯片为包括传感芯片的存储芯片或处理器芯片。
30.一种电子设备，其特征在于，包括权利要求1～29中任一项所述的传感芯片封装组件。
31.一种制备权利要求1至29中任一项所述的传感芯片封装组件的方法，包括：
在金属基板的放置区涂覆粘合剂，以在所述金属基板的放置区形成粘合层；
将传感芯片放置在所述粘合层上，以使得所述传感芯片固定在所述金属基板放置区的上表面；
将传感芯片焊盘与金属焊盘电连接；
将所得组件放置在模具中，所述模具的上方高于所述传感芯片的上表面，向所述模具中填充液态的封装材料；
将得到的填充有封装材料的芯片组件进行固化；
沿着焊盘区的边缘对所述金属基板进行刻蚀，以使得所述焊盘区与所述放置区相互断开；
在所述封装材料上再覆盖覆盖件，以直接覆盖所述金属焊盘的上表面，形成上表面被覆盖的侧露金属焊盘。
CN201680000984.0A 2016-09-06 2016-09-06 传感芯片封装组件和具有该传感芯片封装组件的电子设备 Active CN106463492B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/098161 WO2017041689A1 (zh) 2015-09-11 2016-09-06 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Publications (2)

Publication Number Publication Date
CN106463492A CN106463492A (zh) 2017-02-22
CN106463492B true CN106463492B (zh) 2019-12-10

Family

ID=58215935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680000984.0A Active CN106463492B (zh) 2016-09-06 2016-09-06 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Country Status (1)

Country Link
CN (1) CN106463492B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204991696U (zh) * 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
CN105655302A (zh) * 2014-10-31 2016-06-08 矽品精密工业股份有限公司 封装结构及其制法
CN105789144A (zh) * 2014-12-10 2016-07-20 矽品精密工业股份有限公司 封装结构及其制法
CN205428898U (zh) * 2015-08-28 2016-08-03 深圳市汇顶科技股份有限公司 一种传感芯片的封装结构及其表面的保护结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655302A (zh) * 2014-10-31 2016-06-08 矽品精密工业股份有限公司 封装结构及其制法
CN105789144A (zh) * 2014-12-10 2016-07-20 矽品精密工业股份有限公司 封装结构及其制法
CN205428898U (zh) * 2015-08-28 2016-08-03 深圳市汇顶科技股份有限公司 一种传感芯片的封装结构及其表面的保护结构
CN204991696U (zh) * 2015-09-11 2016-01-20 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备

Also Published As

Publication number Publication date
CN106463492A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US10121750B2 (en) Sensor chip package assembly and electronic device having sensor chip package assembly
CN107275294B (zh) 薄型芯片堆叠封装构造及其制造方法
CN202534641U (zh) 已封装电子器件
CN102117798B (zh) 堆叠封装
US9379048B2 (en) Dual-flag stacked die package
US9653383B2 (en) Semiconductor device with thick bottom metal and preparation method thereof
US6764879B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing the same
US10818637B2 (en) Thin bonded interposer package
US20080284003A1 (en) Semiconductor Packages And Method For Fabricating Semiconductor Packages With Discrete Components
US9899290B2 (en) Methods for manufacturing a packaged device with an extended structure for forming an opening in the encapsulant
CN112992801B (zh) 半导体装置、半导体装置封装、包含其的电子系统及相关方法
US20170127567A1 (en) Electronic device equipped with a heat sink
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
TWM556934U (zh) 具有接點溝槽的預成形導線架
US20200321273A1 (en) Cavity wall structure for semiconductor packaging
US7750465B2 (en) Packaged integrated circuit
US20130069223A1 (en) Flash memory card without a substrate and its fabrication method
US20190172774A1 (en) Recessed lead leadframe packages
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN208433405U (zh) 电路组件
CN106463492B (zh) 传感芯片封装组件和具有该传感芯片封装组件的电子设备
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
US8304295B2 (en) Method of manufacturing an electronic device with a package locking system
US20180096953A1 (en) Molded lead frame device
CN104112811B (zh) 一种led的封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240912

Address after: 241000 No.36 weier'er Road, Wanchun street, Wuhu Economic and Technological Development Zone, Anhui Province

Patentee after: Wuhu Zhongpu Intelligent Equipment Co.,Ltd.

Country or region after: China

Address before: 518000 13 / F, block B, Tengfei Industrial Building, free trade zone, Futian District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN GOODIX TECHNOLOGY Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right