CN102263078A - 一种wlcsp封装件 - Google Patents

一种wlcsp封装件 Download PDF

Info

Publication number
CN102263078A
CN102263078A CN2011101577934A CN201110157793A CN102263078A CN 102263078 A CN102263078 A CN 102263078A CN 2011101577934 A CN2011101577934 A CN 2011101577934A CN 201110157793 A CN201110157793 A CN 201110157793A CN 102263078 A CN102263078 A CN 102263078A
Authority
CN
China
Prior art keywords
chip
wlcsp
salient point
metal salient
packaging component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101577934A
Other languages
English (en)
Inventor
郭小伟
刘建军
陈欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN TIANSHENG ELECTRONICS CO Ltd
Original Assignee
XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN TIANSHENG ELECTRONICS CO Ltd filed Critical XI'AN TIANSHENG ELECTRONICS CO Ltd
Priority to CN2011101577934A priority Critical patent/CN102263078A/zh
Publication of CN102263078A publication Critical patent/CN102263078A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种WLCSP封装件，封装件包括第一IC芯片，第一IC芯片的压区表面设有金属凸点，金属凸点与框架内引脚上的锡层用焊料焊接在一起，第一IC芯片、金属凸点、焊料、锡层、框架内引脚构成了电路的电源和信号通道，该封装件的生产方法采用化学镀法，在芯片压区表面生成2～50um左右的NiPdAu或NiPd的金属凸点层，不再采用传统的溅射、光刻、电镀或丝网印刷，具有成本低、效率高的特点。

Description

一种WLCSP封装件
技术领域
本发明属于集成电路封装技术领域的一种封装件，具体涉及一种WLCSP封装件。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内，即片上系统，这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式，传统的芯片封装方式先切割再封测，而封装后至少增加原芯片20％的体积，此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。
以下流程是对已经完成前道工艺的晶圆进行WLCSP封装的操作步骤：
1、隔离层流程(Isolation Layer)；
2、接触孔流程(Contact Hole)；
3、焊盘下金属层流程(UBM Layer)；
4、为电镀作准备的光刻流程(Photolithography for Plating)；
5、电镀流程(Plating)；
6、阻挡层去除流程(Resist Romoval)。
传统WLCSP制作过程复杂，对电镀和光刻的精确度要求极高，且成本较高。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种WLCSP封装件，具有生产成本低、效率高的特点。
为了达到上述目的，本发明采取的技术方案为：
一种WLCSP封装件，包括第一IC芯片，第一IC芯片的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点，金属凸点与框架内引脚上的锡层用焊料焊接在一起。
所述的第一IC芯片的另一面通过粘片胶或胶膜片和第二IC芯片的非工作面粘接在一起，第二IC芯片的工作面通过键合线分别与框架内引脚和焊料连接。
一种WLCSP封装件的生产方法，分为单芯片封装和双芯片封装。
流程1-单芯片封装，具体步骤如下：
晶圆减薄→化学镀金属凸点→划片→框架对应区域镀锡层→上芯→回流焊→塑封→后固化→锡化→打印→产品分离→检验→包装→入库。
1、减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
2、化学镀金属凸点
采用化学镀法在整片晶圆上芯片压区金属Al或Cu表面生成2～50um左右的镍钯金或镍钯的金属凸点层。它取代了传统的溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点；
3、划片
150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
4、框架对应区域镀锡层
在框架内引脚上PAD对应区域电镀一层2～50um的锡层；
5、上芯
上芯时，把芯片倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在框架上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接；压焊时，不用打线，在上芯站中就已经完成了芯片与管脚间的导通、互连；
6、回流焊
类似于SMT之后的回流焊工艺，其作用是融锡的过程，目的是把IC芯片压区上的金属凸点很好的与框架内引脚焊接在一起；
7、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
8、锡化。
若为镍钯金框架则不用做锡化。
流程2-双芯片堆叠封装，具体步骤如下：
晶圆减薄→化学镀金属凸点→划片→框架对应区域镀锡层→上芯→回流焊→压焊→塑封→后固化→锡化→打印→产品分离→检验→包装→入库。
1、减薄、化学镀金属凸点、框架对应区域镀锡层、回流焊工艺同流程1(单芯片封装)中减薄、化学镀金属凸点、框架对应区域镀锡层、回流焊工艺；
2、上芯
上芯时，下层IC芯片(压区有金属凸点的芯片)倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在框架上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接；上层芯片采用粘片胶或胶膜片(DAF膜)与下层芯片粘接在一起；
3、压焊
该步骤只需对上层芯片与框架内引脚之间用焊线(金线或铜线)进行连接；
4、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
5、锡化。
若为镍钯金框架则不用做锡化。
该封装件的生产方法采用化学镀法，在芯片压区表面生成2～50um左右的NiPdAu或NiPd的金属凸点层，不再采用传统的溅射、光刻、电镀或丝网印刷，具有成本低、效率高的特点。同时在框架对应区域电镀一层2～50um左右的Sn层，上芯时，通过Flip-Chip(倒装芯片)的工艺将芯片在框架上装配好，采用焊料将芯片压区各金属凸点与框架管脚焊接，再回流焊形成有效连接。
附图说明
图1为本发明单芯片封装塑封件的剖面图；
图2为本发明多芯片堆叠封装封塑件的剖面图。
具体实施方式
下面结合附图对本发明作详细描述。
本发明可用于单芯片封装也可用于多芯片堆叠式封装。
采用单芯片封装时，参照图1，一种WLCSP封装件包括：框架内引脚1、框架内引脚上锡层2、焊料3、金属凸点4、第一IC芯片5、塑封体9，框架内引脚1上与金属凸点4焊接区域电镀一层锡层2，第一IC芯片5的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点4，金属凸点4与框架内引脚上锡层2用焊料3焊接在一起，框架内引脚1上是锡层2，锡层2上是焊料3，焊料3上是金属凸点4、金属凸点4上是第一IC芯片5、塑封体9包围了框架内引脚1、锡层2、焊料3、金属凸点4、第一IC芯片5构成了电路的整体，塑封体9对第一IC芯片5起到了支撑和保护作用，第一IC芯片5、金属凸点4、焊料3、锡层2、框架内引脚1构成了电路的电源和信号通道。
用于多芯片堆叠式封装时，参照图2，一种WLCSP封装件包括：框架内引脚1、框架内引脚上锡层2、焊料3、金属凸点4、第一IC芯片5、粘片胶或胶膜片6、第二IC芯片7、键合线8、塑封体9。一种WLCSP封装件，包括第一IC芯片5，第一IC芯片5的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点4，金属凸点4与框架内引脚1上的锡层2用焊料3焊接在一起，第一IC芯片5的另一面通过粘片胶或胶膜片6和第二IC芯片7的非工作面粘接在一起，第二IC芯片7的工作面通过键合线8分别与框架内引脚1和焊料3连接。塑封体9包围了框架内引脚1、第一IC芯片5、第二IC芯片7、粘片胶或胶膜片(DAF)6、金属凸点4、锡层2、焊料3、键合线8构成了电路整体。并且塑封体9对第一IC芯片5、第二IC芯片7、键合线8起到了支撑和保护作用，第一IC芯片5、第二IC芯片7、键合线8、金属凸点4、焊料3、锡层2和框架内引脚1构成了电路的电源和信号通道。
一种WLCSP封装件的生产方法，分为单芯片封装和双芯片封装。
流程1-单芯片封装，具体步骤如下：
晶圆减薄→化学镀金属凸点→划片→框架对应区域镀锡层→上芯→回流焊→塑封→后固化→锡化→打印→产品分离→检验→包装→入库。
1、减薄
减薄厚度50μm～200μm，粗糙度Ra 0.10mm～0.05mm；
2、化学镀金属凸点
采用化学镀法在整片晶圆上芯片压区金属Al或Cu表面生成2～50um左右的镍钯金或镍钯的金属凸点层。它取代了传统的溅射、光刻、电镀或丝网印刷工艺，具有低成本、高效率的特点；
3、划片
150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
4、框架对应区域镀锡层
在框架内引脚上PAD对应区域电镀一层2～50um的锡层；
5、上芯
上芯时，把芯片倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在框架上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接；压焊时，不用打线，在上芯站中就已经完成了芯片与管脚间的导通、互连；
6、回流焊
类似于SMT之后的回流焊工艺，其作用是融锡的过程，目的是把IC芯片压区上的金属凸点很好的与框架内引脚焊接在一起；
7、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
8、锡化。
若为镍钯金框架则不用做锡化。
流程2-双芯片堆叠封装，具体步骤如下：
晶圆减薄→化学镀金属凸点→划片→框架对应区域镀锡层→上芯→回流焊→压焊→塑封→后固化→锡化→打印→产品分离→检验→包装→入库。
1、减薄、化学镀金属凸点、框架对应区域镀锡层、回流焊工艺同流程1(单芯片封装)中减薄、化学镀金属凸点、框架对应区域镀锡层、回流焊工艺；
2、上芯
上芯时，下层IC芯片(压区有金属凸点的芯片)倒过来，采用Flip-Chip的工艺，将芯片上的凸点焊在框架上，这里不使用DAF膜粘接，而是采用焊料将芯片各凸点与框架管脚焊接；上层芯片采用粘片胶或胶膜片(DAF膜)与下层芯片粘接在一起；
3、压焊
该步骤只需对上层芯片与框架内引脚之间用焊线(金线或铜线)进行连接；
4、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同；
5、锡化。若为镍钯金框架则不用做锡化。

Claims (2)

1.一种WLCSP封装件，包括第一IC芯片(5)，其特征在于：第一IC芯片(5)的压区表面采用化学镀法生成镍钯金或镍钯的金属凸点(4)，金属凸点(4)与框架内引脚(1)上的锡层(2)用焊料(3)焊接在一起。
2.根据权利要求1所述的一种WLCSP封装件，其特征在于：所述的第一IC芯片(5)的另一面通过粘片胶或胶膜片(6)和第二IC芯片(7)的非工作面粘接在一起，第二IC芯片(7)的工作面通过键合线(8)分别与框架内引脚(1)和焊料(3)连接。
CN2011101577934A 2011-06-13 2011-06-13 一种wlcsp封装件 Pending CN102263078A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101577934A CN102263078A (zh) 2011-06-13 2011-06-13 一种wlcsp封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101577934A CN102263078A (zh) 2011-06-13 2011-06-13 一种wlcsp封装件

Publications (1)

Publication Number Publication Date
CN102263078A true CN102263078A (zh) 2011-11-30

Family

ID=45009654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101577934A Pending CN102263078A (zh) 2011-06-13 2011-06-13 一种wlcsp封装件

Country Status (1)

Country Link
CN (1) CN102263078A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842561A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842562A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板的wlcsp单芯片封装件及其塑封方法
CN102842563A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842554A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的wlcsp单芯片封装件及其封装方法
CN102842559A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN102842553A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的wlcsp单芯片封装件及其封装方法
CN102842570A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的多芯片封装件及其封装方法
CN102842571A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842552A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN102842551A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842560A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp多芯片堆叠式封装件及其封装方法
CN110797265A (zh) * 2018-08-02 2020-02-14 德州仪器公司 用于晶片芯片尺度封装的印刷式再钝化

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009236A1 (en) * 1996-05-20 2005-01-13 Ball Michael B. Method of fabrication of stacked semiconductor devices
CN1851915A (zh) * 2006-04-12 2006-10-25 江苏长电科技股份有限公司 集成电路或分立器件平面凸点式封装基板及其制作方法
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN101183673A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 堆叠式多芯片半导体封装结构及封装方法
CN101685808A (zh) * 2008-09-24 2010-03-31 何昆耀 散热封装结构以及封装方法
CN101834163A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种半导体倒装焊封装散热改良结构
CN102044527A (zh) * 2009-10-10 2011-05-04 三星半导体(中国)研究开发有限公司 一种互叠的封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009236A1 (en) * 1996-05-20 2005-01-13 Ball Michael B. Method of fabrication of stacked semiconductor devices
CN1851915A (zh) * 2006-04-12 2006-10-25 江苏长电科技股份有限公司 集成电路或分立器件平面凸点式封装基板及其制作方法
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN101183673A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 堆叠式多芯片半导体封装结构及封装方法
CN101685808A (zh) * 2008-09-24 2010-03-31 何昆耀 散热封装结构以及封装方法
CN102044527A (zh) * 2009-10-10 2011-05-04 三星半导体(中国)研究开发有限公司 一种互叠的封装结构及其制造方法
CN101834163A (zh) * 2010-04-29 2010-09-15 南通富士通微电子股份有限公司 一种半导体倒装焊封装散热改良结构

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842558A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842561A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842562A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板的wlcsp单芯片封装件及其塑封方法
CN102842563A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp单芯片封装件及其塑封方法
CN102842554A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的wlcsp单芯片封装件及其封装方法
CN102842559A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN102842553A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯的wlcsp单芯片封装件及其封装方法
CN102842570A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于镍钯金或镍钯、锡层的多芯片封装件及其封装方法
CN102842571A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842552A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN102842551A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842560A (zh) * 2012-08-21 2012-12-26 华天科技（西安）有限公司 一种wlcsp多芯片堆叠式封装件及其封装方法
CN110797265A (zh) * 2018-08-02 2020-02-14 德州仪器公司 用于晶片芯片尺度封装的印刷式再钝化

Similar Documents

Publication Publication Date Title
CN102263078A (zh) 一种wlcsp封装件
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN104576579B (zh) 一种三维叠层封装结构及其封装方法
CN105070671A (zh) 一种芯片封装方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102842558A (zh) 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN102842560A (zh) 一种wlcsp多芯片堆叠式封装件及其封装方法
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
CN102842551A (zh) 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法
CN202394859U (zh) 半导体封装构造
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN103915423A (zh) 一种芯片三维堆叠封装结构及封装方法
CN102842563A (zh) 一种wlcsp单芯片封装件及其塑封方法
CN102867759B (zh) 半导体封装构造及其制造方法
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN203573977U (zh) 封装密度大高频性能好的ic芯片堆叠封装件
CN102842559A (zh) 一种基于镍钯金或镍钯的多芯片封装件及其封装方法
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN102842552A (zh) 一种基于锡膏层的wlcsp单芯片封装件及其塑封方法
CN203103280U (zh) 一种利用浸锡法制作的单芯片封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Applicant after: Huatian Technology (Xi'an) Co., Ltd.

Address before: 710018 No. five, No. 105, Fengcheng economic and Technological Development Zone, Shaanxi, Xi'an

Applicant before: Xi'an TianSheng Electronics Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: XI'AN TIANSHENG ELECTRONICS CO., LTD. TO: HUATIAN TECHNOLOGY (XI'AN) CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20111130

RJ01 Rejection of invention patent application after publication