CN203103280U - 一种利用浸锡法制作的单芯片封装件 - Google Patents
一种利用浸锡法制作的单芯片封装件 Download PDFInfo
- Publication number
- CN203103280U CN203103280U CN 201220712408 CN201220712408U CN203103280U CN 203103280 U CN203103280 U CN 203103280U CN 201220712408 CN201220712408 CN 201220712408 CN 201220712408 U CN201220712408 U CN 201220712408U CN 203103280 U CN203103280 U CN 203103280U
- Authority
- CN
- China
- Prior art keywords
- chip
- tin layer
- frame inner
- salient point
- metal salient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种利用浸锡法制作的单芯片封装件，所述封装件主要由框架内引脚、锡层、金属凸点、芯片和塑封体组成；所述金属凸点由芯片的压区表面采用浸锡法形成，所述框架内引脚与金属凸点的焊接区有一层电镀的锡层，框架内引脚上是锡层，锡层上是金属凸点、金属凸点上是芯片、所述塑封体包围了框架内引脚、锡层、金属凸点、芯片，芯片、金属凸点、锡层、框架内引脚构成了电路的电源和信号通道。本实用新型具有成本低、效率高的特点。
Description
技术领域
本实用新型属于集成电路封装技术领域，具体是一种利用浸锡法制作的单芯片封装件。
背景技术
微电子技术的迅猛发展，集成电路复杂度的增加，一个电子系统的大部分功能都可能集成在一个单芯片内（即片上系统），这就相应地要求微电子封装具有更高的性能、更多的引线、更密的内连线、更小的尺寸或更大的芯片腔、更大的热耗散功能、更好的电性能、更高的可靠性、更低的单个引线成本等。芯片封装工艺由逐个芯片封装向圆片级封装转变，晶圆片级芯片封装技术——WLCSP正好满足了这些要求，形成了引人注目的WLCSP工艺。
晶圆片级芯片规模封装（Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，不同于传统的芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积），此种最新技术是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒，因此封装后的体积即等同IC裸晶的原尺寸。WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而符合行动装置对于机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。传统的WLCSP工艺中，采用溅射、光刻、电镀技术或丝网印刷在晶圆上进行电路的刻印。现有工艺在芯片PAD上刷锡膏，再在芯片载体上（框架或基板）镀锡，然后回流焊形成有效连接。这种方法会产生较高的生产成本，并且制作周期较长。不利于产品量产的实现。
实用新型内容
本实用新型是针对上述现有WLCSP的缺陷，提出的一种利用浸锡法制作的单芯片封装件，所述单芯片制作时使用锡，在芯片PAD上从而在芯片压区金属Al或Cu表面生成5～50um左右的高温锡球，即金属凸点层。不再采用传统的溅射、光刻或丝网印刷，具有成本低、效率高的特点，同时在框架对应区域电镀一层2～50um左右的锡层，上芯时，通过Flip-Chip(倒装芯片)的工艺将芯片在框架上装配好，这里不使用DAF膜或焊料连接，而是直接将芯片压区各金属凸点与框架管脚相连，在相对低温回流焊的过程中，凸点局部融锡从而形成有效连接。
本实用新型的技术方案是：一种利用浸锡法制作的单芯片封装件主要由框架内引脚、锡层、金属凸点、芯片和塑封体组成；所述金属凸点由芯片的压区表面采用浸锡法形成，所述框架内引脚与金属凸点的焊接区有一层电镀的锡层，框架内引脚上是锡层，锡层上是金属凸点、金属凸点上是芯片、所述塑封体包围了框架内引脚、锡层、金属凸点、芯片，芯片、金属凸点、锡层、框架内引脚构成了电路的电源和信号通道。
一种利用浸锡法制作的单芯片封装件的制作工艺按照以下步骤进行：晶圆浸锡形成高温锡球金属凸点、晶圆减薄划片、框架对应区域镀锡层、上芯、回流焊、塑封、后固化、锡化、打印、产品分离、检验、包装。
说明书附图
图1 IC芯片俯视图；
图2 IC芯片上单个PAD剖视图；
图3 PAD镀金属凸点后剖视图；
图4 框架剖面图；
图5 框架正面PAD对应区域镀锡层；
图6 单芯片封装上芯后产品剖面图；
图7 单芯片封装塑封后产品剖面图；
图中，1为框架内引脚、2和3为锡层、4为金属凸点、5为芯片、6为塑封体、7为金属Al或Cu、8为锡。
具体实施方式
如图所示，一种利用浸锡法制作的单芯片封装件主要由框架内引脚1、锡层2、金属凸点4、芯片5和塑封体6组成；所述金属凸点4由芯片5的压区表面采用浸锡法形成，所述框架内引脚1与金属凸点4的焊接区有一层电镀的锡层2，框架内引脚1上是锡层2，锡层2上是金属凸点4，金属凸点4上是芯片5，所述塑封体6包围了框架内引脚1、锡层2、金属凸点4、芯片5，并一起构成了电路的整体，塑封体6对芯片5起到了支撑和保护作用，芯片5、金属凸点4、锡层2、框架内引脚1构成了电路的电源和信号通道。所述锡层2和锡层3等同。
如图所示，一种利用浸锡法制作的单芯片封装件的制作工艺，按照如下步骤进行：
第一步、浸锡形成高温锡球金属凸点：芯片PAD浸入锡8中，从而在芯片5压区金属Al或Cu7表面生成5～50um左右的金属凸点4层，它取代了传统的溅射、光刻或丝网印刷工艺，具有低成本、高效率的特点；
第二步、减薄：减薄厚度到50μm～200μm，粗糙度为Ra 0.10mm～0.05mm；
第三步、划片：150μm以上晶圆同普通划片工艺，但厚度在150μm以下晶圆，使用双刀划片机及其工艺；
第四步、框架对应区域镀锡层：在框架内引脚1上PAD对应区域电镀一层2～50um的锡层2，在芯片5压区上金属凸点4厚度足够的情况下，可以选择不在框架内引脚1上镀锡；
第五步、上芯：上芯时，把芯片5倒过来，采用Flip-Chip的工艺，将芯片5上的金属凸点4焊在框架上，这里不使用DAF膜或焊料连接，而是直接将芯片5压区各金属凸点4与框架管脚相连；压焊时，不用打线，在上芯中就已经完成了芯片4与管脚间的导通、互连；
第六步、回流焊：融锡，目的是把芯片5压区上的金属凸点4很好的与框架内引脚1焊接在一起；
第七步、塑封、后固化、打印、产品分离、检验、包装等均与常规工艺相同。
第八步、锡化，若为镍钯金框架则不用做锡化。
Claims (1)
1.一种利用浸锡法制作的单芯片封装件，其特征在于：主要由框架内引脚（1）、锡层（2）、金属凸点（4）、芯片（5）和塑封体（6）组成；所述金属凸点（4）由芯片（5）的压区表面采用浸锡法形成，所述框架内引脚（1）与金属凸点（4）的焊接区有一层电镀的锡层（2），框架内引脚（1）上是锡层（2），锡层（2）上是金属凸点（4），金属凸点（4）上是芯片（5），所述塑封体（6）包围了框架内引脚（1）、锡层（2）、金属凸点（4）、芯片（5），芯片（5）、金属凸点（4）、锡层（2）、框架内引脚（1）构成了电路的电源和信号通道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220712408 CN203103280U (zh) | 2012-12-21 | 2012-12-21 | 一种利用浸锡法制作的单芯片封装件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201220712408 CN203103280U (zh) | 2012-12-21 | 2012-12-21 | 一种利用浸锡法制作的单芯片封装件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203103280U true CN203103280U (zh) | 2013-07-31 |
Family
ID=48854664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201220712408 Expired - Fee Related CN203103280U (zh) | 2012-12-21 | 2012-12-21 | 一种利用浸锡法制作的单芯片封装件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203103280U (zh) |
-
2012
- 2012-12-21 CN CN 201220712408 patent/CN203103280U/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102263078A (zh) | 一种wlcsp封装件 | |
| CN102263070A (zh) | 一种基于基板封装的wlcsp封装件 | |
| CN102456677B (zh) | 球栅阵列封装结构及其制造方法 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| CN207269022U (zh) | 一种引线框架及其芯片倒装封装结构 | |
| CN102842558A (zh) | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN201887040U (zh) | 以pcb为基板的qfn/dfn封装之集成电路 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN100481420C (zh) | 堆叠型芯片封装结构、芯片封装体及其制造方法 | |
| CN102842560A (zh) | 一种wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN113241338A (zh) | 一种无引线预塑封半导体封装支架及其制备方法 | |
| CN105161474A (zh) | 扇出型封装结构及其生产工艺 | |
| CN102683322B (zh) | Pop封装结构及其制造方法 | |
| CN102842551A (zh) | 一种基于基板、锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 | |
| CN203103280U (zh) | 一种利用浸锡法制作的单芯片封装件 | |
| CN102842563A (zh) | 一种wlcsp单芯片封装件及其塑封方法 | |
| CN203707114U (zh) | 一种利用浸锡银铜合金法制作的单芯片封装件 | |
| CN201629329U (zh) | 一种引线框架 | |
| CN202013900U (zh) | 一种有基座的led封装结构 | |
| CN105489741A (zh) | 一种led倒装芯片的压模封装工艺 | |
| CN202196776U (zh) | 一种扁平无载体无引线引脚外露封装件 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN203573977U (zh) | 封装密度大高频性能好的ic芯片堆叠封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130731 Termination date: 20201221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |