CN105161474A - 扇出型封装结构及其生产工艺 - Google Patents

扇出型封装结构及其生产工艺 Download PDF

Info

Publication number
CN105161474A
CN105161474A CN201510397494.6A CN201510397494A CN105161474A CN 105161474 A CN105161474 A CN 105161474A CN 201510397494 A CN201510397494 A CN 201510397494A CN 105161474 A CN105161474 A CN 105161474A
Authority
CN
China
Prior art keywords
chip
fan
pad
dielectric material
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510397494.6A
Other languages
English (en)
Other versions
CN105161474B (zh
Inventor
郭学平
于中尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510397494.6A priority Critical patent/CN105161474B/zh
Publication of CN105161474A publication Critical patent/CN105161474A/zh
Application granted granted Critical
Publication of CN105161474B publication Critical patent/CN105161474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明涉及一种扇出型封装结构及其生产工艺，其特征是：包括芯板，芯板上的槽体中设置芯片，芯片的正面具有焊盘，焊盘上设置凸点；所述芯板、芯片以及位于芯片正面和背面的介质材料压合在一起，芯片正面的焊盘和凸点嵌入介质材料中，芯片与槽体之间的空隙中填充介质材料；所述芯片背面的介质材料外表面设有金属层，在芯片正面的介质材料外表面设有阻焊层，在阻焊层中布置RDL线路层，RDL线路层的焊盘上设有BGA球；在所述芯片正面的介质材料上设有激光盲孔，激光盲孔中填充电镀金属，RDL线路层通过激光盲孔中的电镀金属与芯片正面的凸点互连。本发明排除了有机基板埋置有源芯片对芯片的限制条件，提高器件封装的良率，降低了扇出型封装成本。

Description

扇出型封装结构及其生产工艺
技术领域
本发明涉及一种扇出型封装结构及其生产工艺，属于微电子先进封装技术领域。
背景技术
目前主流的扇出型封装还是基于晶圆工艺基础上的注塑（molding）方式，其中主要的扇出的RDL应用溅射金属薄膜作为种子层或圆片的方式，该结构所制作的封装热管理性能有很大的限制，另外工艺方面也具有成本高，工艺复杂等特点，所以导致了成本高和性能不高等特点。
目前基于基板的芯片埋置的过程中使用化学镀种子层的工艺进行盲孔的金属化，但是在化学镀的过程中对芯片的焊盘（pad）材料有一定的限制。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种扇出型封装结构及其生产工艺，排除了基板埋置有源芯片对芯片的限制条件，扩大了应用的领域；并且提高器件封装过程中的良率，进一步降低扇出型封装成本。
按照本发明提供的技术方案，所述扇出型封装结构，其特征是：包括芯板，芯板上开设有连通芯板正反面的槽体，槽体中设置芯片，芯片的正面具有焊盘，焊盘上设置凸点；所述芯板、芯片以及位于芯片正面和背面的介质材料压合在一起，芯片正面的焊盘和凸点嵌入介质材料中，芯片与槽体之间的空隙中填充介质材料；所述芯片背面的介质材料外表面设有金属层，在芯片正面的介质材料外表面设有阻焊层，在阻焊层中布置RDL线路层，RDL线路层的焊盘上设有BGA球；在所述芯片正面的介质材料上设有激光盲孔，激光盲孔中填充电镀金属，RDL线路层通过激光盲孔中的电镀金属与芯片正面的凸点互连。
进一步的，所述槽体的高度和宽度与芯片相匹配。
进一步的，所述凸点的表面为平面。
所述扇出型封装结构的生产工艺，其特征是，包括以下步骤：
（1）在芯片的焊盘上植上凸点；
（2）将凸点进行平坦化；
（3）压合备料：使用和芯片厚度相匹配的芯板，在芯板上制作与芯片相匹配的槽体，将芯片嵌入到槽体内；将已经嵌入芯片的芯板放置于两层介质材料中间，介质材料的表面具有铜箔；
（4）将步骤（3）的压合备料层叠好后进行层压，将嵌入有芯片的芯板埋置在两层介质材料中间；
（5）在芯片正面的介质材料上对应芯片焊盘的位置制作激光盲孔，激光盲孔由介质材料的表面延伸至芯片焊盘的表面；
（6）在激光盲孔的内壁进行金属化再通过电镀的方式将激光盲孔全部填充引出芯片上I/O；
（7）在芯片正面介质材料表面的铜箔上制作扇出的RDL线路层；
（8）在芯片正面的介质材料外表面压合阻焊层，在阻焊层上开窗口，露出用于植球的焊盘；
（9）在步骤（8）露出的焊盘上进行植BGA球，从形成整个封装结构。
进一步的，所述凸点为金凸点或铜凸点。
进一步的，所述步骤（4）中，芯片与槽体之间的间隙由介质材料填充，芯片正面的焊盘和凸点嵌入介质材料中。
本发明具有以下优点：
（1）本发明具有很广泛的适用性，能够更好的应用于各类型的芯片；更能够和现有晶圆工艺的扇出型封装技术进行竞争，增强了该技术的市场应用竞争力；
（2）本发明的芯片采用凸点的方式嵌入到封装的介质材料中，然后通过化铜电镀盲孔的方式进行扇出，通过这种方式能够很好地控制良率和可靠性，另外该结构采用的是嵌入式的结构，从而可以解决器件封装过程对贴片工艺设备的依赖，可以节约其设备的成本也适合于大尺寸板级封装；
（3）本发明基于有机基板工艺开展的板级扇出型封装技术，具有成本低，可适用于大规模生产等特点。
附图说明
图1为芯片植球后的示意图。
图2为凸点平坦化后的示意图。
图3为压合备料的示意图。
图4为层压后的示意图。
图5为制作激光盲孔的示意图。
图6为填充激光盲孔的示意图。
图7为制作RDL线路层的示意图。
图8为制作阻焊层的示意图。
图9为本发明的结构示意图。
图中序号：芯板1、槽体2、芯片3、介质材料4、焊盘5、金属层6、阻焊层7、RDL线路层8、BGA球9、激光盲孔10、凸点11。
具体实施方式
下面结合具体附图对本发明作进一步说明。
下文将参考附图更完整地描述本公开内容，其中在附图中显示了本公开内容的实施方式。但是这些实施方式可以用许多不同形式来实现并且不应该被解释为限于本文所述的实施方式。相反地，提供这些实例以使得本公开内容将是透彻和完整的，并且将全面地向本领域的熟练技术人员表达本公开内容的范围。应当注意，虽然在下文将描述一个相对完整的芯片封装器件的制作工艺，但是其中有的工艺步骤是可选的，并且存在替换的实施方式。
如图9所示：所述扇出型封装结构，包括芯板1，芯板1上开设有连通芯板1正反面的槽体2，槽体2中设置芯片3，槽体2的高度和宽度与芯片3相匹配；所述芯片3的正面具有焊盘5和凸点11，凸点11的表面为平面；所述芯板1、芯片3以及位于芯片3正面和背面的介质材料4压合在一起，芯片3正面的焊盘5和凸点11嵌入介质材料4中，芯片3与槽体2之间的空隙中填充介质材料；所述芯片3背面的介质材料4的表面设有金属层6，在芯片3正面的介质材料4的表面设有阻焊层7，在阻焊层7中布置RDL线路层8，RDL线路层8的焊盘上设有BGA球9；在所述芯片3正面的介质材料4上设有激光盲孔10，激光盲孔10中填充电镀金属，RDL线路层8通过激光盲孔10中的电镀金属与芯片3正面的凸点11互连。
所述扇出型封装结构的生产工艺，包括以下步骤：
（1）芯片植球：如图1所示，在芯片3的焊盘5上通过引线键合设备或其他设备植上凸点11，凸点11为金凸点或铜凸点，但并不限制于这两种材料，主要是能够适用于后面的化铜电镀的基板工艺流程；
（2）凸点平坦化：如图2所示，将通过引线键合设备植的凸点11上面留下的尾线通过机械打磨等方式进行平坦化，将凸点11表面制作成平面，从而可以更好的在凸点上面进行激光钻孔以及盲孔电镀等工艺；
（3）压合备料：如图3所示，使用和芯片3厚度相匹配的芯板1，通过激光等方式在芯板1上制作与芯片3相匹配的槽体2，将芯片3嵌入到槽体2内；该槽体2一方面能够将芯片3很好地固定，另一方面也可以保证芯片3的贴装精度；将已经嵌入芯片3的芯板1放置于两层介质材料4中间，介质材料的表面具有铜箔；具体的，介质材料4可以采用半固化片或带铜箔的RCC材料等；
（4）层压：如图4所示，使用高温压机或真空压机将步骤（3）的压合备料层叠好后进行层压，将嵌入有芯片3的芯板1埋置在两层介质材料4中间，芯片3与槽体2之间的间隙由介质材料4填充，从而形成嵌入式埋置的有源芯片的结构；其中，芯片3正面的焊盘5和凸点11嵌入芯片3正面的介质材料4中；
（5）激光盲孔：如图5所示，在芯片3正面的介质材料上对应芯片3焊盘5的位置制作激光盲孔10，激光盲孔10由介质材料4的表面延伸至芯片3焊盘7的表面；
（6）填孔电镀：如图6所示，通过化铜方式在激光盲孔10的内壁进行金属化然后再通过电镀的方式将激光盲孔10全部填充引出芯片上I/O；
（7）扇出线路制作：如图7所示，在芯片3正面介质材料4表面的铜箔上制作扇出的RDL线路层8；
（8）阻焊压合：如图8所示，在芯片3正面的介质材料4外表面压合阻焊层7，阻焊层7可以采用阻焊绿油；在阻焊层7上开窗口，露出用于植球的焊盘；
（9）植球：如图9所示，在步骤（8）露出的焊盘上进行植BGA球9，从形成整个封装结构。
本发明主要是通过在芯片上进行凸点的制作并将凸点平坦化之后进行后续的激光盲孔以及盲孔电镀的工艺，排除了基于有机基板埋置有源芯片对芯片的限制条件，扩大了该技术应用的领域。另外凸点的制作还能够有效的提高器件封装过程中的良率从而进一步降低了扇出型封装成本，更好的支撑该技术应用于更广泛的应用。本发明能够适合于绝大多数芯片的应用，如Al焊盘芯片等等。

Claims (6)

1.一种扇出型封装结构，其特征是：包括芯板（1），芯板（1）上开设有连通芯板（1）正反面的槽体（2），槽体（2）中设置芯片（3），芯片（3）的正面具有焊盘（5），焊盘（5）上设置凸点（11）；所述芯板（1）、芯片（3）以及位于芯片（3）正面和背面的介质材料（4）压合在一起，芯片（3）正面的焊盘（5）和凸点（11）嵌入介质材料（4）中，芯片（3）与槽体（2）之间的空隙中填充介质材料；所述芯片（3）背面的介质材料（4）外表面设有金属层（6），在芯片（3）正面的介质材料（4）外表面设有阻焊层（7），在阻焊层（7）中布置RDL线路层（8），RDL线路层（8）的焊盘上设有BGA球（9）；在所述芯片（3）正面的介质材料（4）上设有激光盲孔（10），激光盲孔（10）中填充电镀金属，RDL线路层（8）通过激光盲孔（10）中的电镀金属与芯片（3）正面的凸点（11）互连。
2.如权利要求1所述的扇出型封装结构，其特征是：所述槽体（2）的高度和宽度与芯片（3）相匹配。
3.如权利要求1所述的扇出型封装结构，其特征是：所述凸点（11）的表面为平面。
4.一种扇出型封装结构的生产工艺，其特征是，包括以下步骤：
（1）在芯片（3）的焊盘（5）上植上凸点（11）；
（2）将凸点（11）进行平坦化；
（3）压合备料：使用和芯片（3）厚度相匹配的芯板（1），在芯板（1）上制作与芯片（3）相匹配的槽体（2），将芯片（3）嵌入到槽体（2）内；将已经嵌入芯片（3）的芯板（1）放置于两层介质材料（4）中间，介质材料的表面具有铜箔；
（4）将步骤（3）的压合备料层叠好后进行层压，将嵌入有芯片（3）的芯板（1）埋置在两层介质材料（4）中间；
（5）在芯片（3）正面的介质材料（4）上对应芯片（3）焊盘（5）的位置制作激光盲孔（10），激光盲孔（10）由介质材料（4）的表面延伸至芯片（3）焊盘（7）的表面；
（6）在激光盲孔（10）的内壁进行金属化再通过电镀的方式将激光盲孔（10）全部填充引出芯片上I/O；
（7）在芯片（3）正面介质材料（4）表面的铜箔上制作扇出的RDL线路层（8）；
（8）在芯片（3）正面的介质材料（4）外表面压合阻焊层（7），在阻焊层（7）上开窗口，露出用于植球的焊盘；
（9）在步骤（8）露出的焊盘上进行植BGA球（9），从形成整个封装结构。
5.如权利要求4所述的扇出型封装结构的生产工艺，其特征是：所述凸点（11）为金凸点或铜凸点。
6.如权利要求4所述的扇出型封装结构的生产工艺，其特征是：所述步骤（4）中，芯片（3）与槽体（2）之间的间隙由介质材料（4）填充，芯片（3）正面的焊盘（5）和凸点（11）嵌入介质材料（4）中。
CN201510397494.6A 2015-07-08 2015-07-08 扇出型封装结构及其生产工艺 Active CN105161474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510397494.6A CN105161474B (zh) 2015-07-08 2015-07-08 扇出型封装结构及其生产工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510397494.6A CN105161474B (zh) 2015-07-08 2015-07-08 扇出型封装结构及其生产工艺

Publications (2)

Publication Number Publication Date
CN105161474A true CN105161474A (zh) 2015-12-16
CN105161474B CN105161474B (zh) 2019-01-04

Family

ID=54802289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510397494.6A Active CN105161474B (zh) 2015-07-08 2015-07-08 扇出型封装结构及其生产工艺

Country Status (1)

Country Link
CN (1) CN105161474B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793498A (zh) * 2017-01-19 2017-05-31 广州美维电子有限公司 一种bga电路板及其制作方法
CN109945852A (zh) * 2019-03-22 2019-06-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087547A1 (en) * 2005-10-13 2007-04-19 Chen Shang W Wafer structure with electroless plating metal connecting layer and method for fabricating the same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101330026A (zh) * 2007-06-21 2008-12-24 新光电气工业株式会社 电子器件以及制造电子器件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070087547A1 (en) * 2005-10-13 2007-04-19 Chen Shang W Wafer structure with electroless plating metal connecting layer and method for fabricating the same
CN1971862A (zh) * 2005-11-25 2007-05-30 全懋精密科技股份有限公司 芯片埋入半导体封装基板结构及其制法
CN101330026A (zh) * 2007-06-21 2008-12-24 新光电气工业株式会社 电子器件以及制造电子器件的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793498A (zh) * 2017-01-19 2017-05-31 广州美维电子有限公司 一种bga电路板及其制作方法
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法
CN109945852A (zh) * 2019-03-22 2019-06-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN109945852B (zh) * 2019-03-22 2021-05-28 中国科学院微电子研究所 陀螺仪的封装结构及制作方法
CN113270327A (zh) * 2021-07-20 2021-08-17 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Also Published As

Publication number Publication date
CN105161474B (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN103904057B (zh) PoP封装结构及制造工艺
CN103887291A (zh) 三维扇出型PoP封装结构及制造工艺
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN103887279B (zh) 三维扇出型晶圆级封装结构及制造工艺
CN104051443B (zh) 高密度可堆叠封装结构及制作方法
CN103887251A (zh) 扇出型晶圆级封装结构及制造工艺
CN105161466B (zh) 高功率器件扇出型封装结构及生产工艺
CN102263070A (zh) 一种基于基板封装的wlcsp封装件
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN102054714B (zh) 封装结构的制法
CN103295926A (zh) 一种基于tsv芯片的互连封装方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN104952745B (zh) 芯片后组装扇出型封装结构及其生产工艺
CN204118064U (zh) 一种芯片倾斜堆叠的圆片级封装单元
WO2024016517A1 (zh) 立体封装结构及其制作方法
CN204088305U (zh) 新型高密度可堆叠封装结构
CN104465642A (zh) 基于有机基板的多层芯片的扇出型封装结构及封装方法
CN104538380A (zh) 小间距PoP封装单体
CN206179856U (zh) 一种高密度芯片重布线封装结构
CN203826369U (zh) 一种半导体引线框架
CN203573977U (zh) 封装密度大高频性能好的ic芯片堆叠封装件
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20151216

Assignee: Huajin semiconductor (Jiashan) Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2021980017402

Denomination of invention: Fan out packaging structure and its production process

Granted publication date: 20190104

License type: Exclusive License

Record date: 20220111