CN103887279B - 三维扇出型晶圆级封装结构及制造工艺 - Google Patents

三维扇出型晶圆级封装结构及制造工艺 Download PDF

Info

Publication number
CN103887279B
CN103887279B CN201410131896.7A CN201410131896A CN103887279B CN 103887279 B CN103887279 B CN 103887279B CN 201410131896 A CN201410131896 A CN 201410131896A CN 103887279 B CN103887279 B CN 103887279B
Authority
CN
China
Prior art keywords
layer
metal
chip
plastic
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410131896.7A
Other languages
English (en)
Other versions
CN103887279A (zh
Inventor
王宏杰
陈南南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke core integrated technology Co., Ltd.
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410131896.7A priority Critical patent/CN103887279B/zh
Publication of CN103887279A publication Critical patent/CN103887279A/zh
Application granted granted Critical
Publication of CN103887279B publication Critical patent/CN103887279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明涉及一种三维扇出型晶圆级封装结构及制造工艺，其特征是：采用芯片正面朝上的工艺，在载片上制作金属层，按芯片的排列位置开槽并按需要制作与其它封装单元互连的电极，改变扇出型晶圆级封装内部结构，增强刚性和热胀系数，改善整个晶圆的翘曲以及滑移、错位。塑封后在芯片正面进行重布线层制作，把芯片的焊盘进行扇出，形成第一层芯片电路。然后制作第二层芯片，重复芯片正面朝上的工艺，在第一个封装单元上表面粘贴芯片和金属层，形成与上一封装单元的连接；然后进行塑封工艺、钻孔、填充金属，再在第二层芯片上进行RDL制作；最后重复堆叠工艺形成多层芯片的堆叠，或在RDL层上制作凸点下金属层，形成完整的三维封装结构。

Description

三维扇出型晶圆级封装结构及制造工艺
技术领域
本发明涉及一种三维扇出型晶圆级封装结构及制造工艺，属于半导体封装技术领域。
背景技术
三维扇出型晶圆级封装能够实现三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗，但也存在着一定的缺陷。目前，采用塑封（molding）工艺的扇出型封装在翘曲（warpage）控制方面非常困难，现有技术的解决方案都是从材料特性、塑封最终形方面来减小翘曲；另外因塑封料（EMC）涨缩引起的滑移、错位（shift）也很难得到控制。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种三维扇出型晶圆级封装结构及制造工艺，可以更有效地改善翘曲，并且简单易行。
按照本发明提供的技术方案，所述三维扇出型晶圆级封装结构，包括第一扇出型晶圆级封装体和堆叠在第一扇出型晶圆级封装体上的一层或多层第二扇出型晶圆级封装体，第一扇出型晶圆级封装体正面布置第一再布线层，第二扇出型晶圆级封装体正面布置第二再布线层；其特征是：所述第一扇出型晶圆级封装体包括第一芯片和第一金属层，第一芯片和第一金属层通过第一塑封体塑封成一个整体；所述第二扇出型晶圆级封装体包括第二芯片、电镀种子层和第二金属层，第二芯片、电镀种子层和第二金属层通过第二塑封体塑封成一个整体，在第二塑封体上制作垂直通孔，在垂直通孔内填充形成金属柱，金属柱与第二金属层连接，第二金属层与电镀种子层连接；在所述第一再布线层中布置第一再布线金属走线层和凸点，第一再布线金属走线层连接第一芯片与凸点，凸点与电镀种子层连接；在所述第二再布线层中布置第二再布线金属走线层和凸点下金属层，第二再布线金属走线层连接第二芯片、金属柱和凸点下金属层；所述凸点下金属层与位于上一层第二扇出型晶圆级封装体中的电镀种子层连接；位于顶层的第二扇出型晶圆级封装体中的凸点下金属层上置焊球。
所述第一芯片的正面与第一塑封体的正面位于同一平面，第一芯片的背面与第一塑封体的背面位于同一平面；所述第一芯片的正面和第一金属层的第一表面位于不同平面，第一芯片的背面和第一金属层的第二表面位于同一平面。
所述第二芯片的正面与第二塑封体的正面位于同一平面，第二芯片的背面通过粘胶层与第一再布线层连接。
所述金属柱的第一表面与第二塑封体的正面位于同一平面，金属柱的第二表面与第二金属层的第一表面连接，第二金属层的第二表面连接电镀种子层，电镀种子层与第二塑封体的背面位于同一平面。
位于顶层的第二扇出型晶圆级封装体中的凸点下金属层的上表面与第二再布线层的上表面平齐、或者突出于第二再布线层的上表面；位于中间层的第二扇出型晶圆级封装体中的凸点下金属层的上表面与第二再布线层的上表面平齐。
所述凸点的上表面与第一再布线层的上表面平齐。
所述三维扇出型晶圆级封装结构的制造工艺，其特征是，采用以下工艺步骤：
（1）准备载体圆片，在载体圆片上表面涂覆第一粘胶层，在第一粘胶层上制作第一金属层，在第一金属层上制作通孔，或者直接在第一粘胶层上制作预加工通孔的第一金属层，裸露出载体圆片的上表面；在第一金属层的通孔底部涂覆第二粘胶层，将第一芯片的正面朝上粘贴于载体圆片上；
（2）将第一金属层、第一芯片通过第一塑封体塑封为一个整体，并且保证第一芯片的正面与第一塑封体的正面位于同一平面，第一芯片的背面和第一塑封体的背面位于同一平面；
（3）在第一塑封体的正面制作第一再布线层，在第一再布线层中制作第一再布线金属走线层和凸点，凸点的上表面与第一再布线层的上表面平齐；第一再布线金属走线层连接第一芯片和凸点；
（4）在第一再布线层上制作电镀种子层，电镀种子层与凸点连接；
（5）在电镀种子层上制作第二金属层，在第二金属层上制作通孔，或者直接在电镀种子层上制作预加工通孔的第二金属层，裸露出第一再布线层的上表面；
（6）在第二金属层的通孔底部涂覆粘胶层，将第二芯片的正面朝上粘贴于第一再布线层上；
（7）将第二金属层、第二芯片通过第二塑封体塑封为一个整体；在第二塑封体上制作垂直通孔，裸露出第二金属层的第一表面，在垂直通孔内填充导电材料，形成金属柱；
（8）在第二塑封体的正面制作第二再布线层，在第二再布线层中制作第二再布线金属走线层和凸点下金属层，第二再布线金属走线层连接第二芯片、金属柱和凸点下金属层；
（9）去除载体圆片、第一粘胶层和第二粘胶层，裸露出第一芯片的背面；
（10）在凸点下金属层上植球回流，形成焊球凸点阵列。
在进行步骤（9）、步骤（10）的操作之前，还包括：重复步骤（4）～步骤（8）一次或多次。
本发明所述的三维扇出型晶圆级封装结构及制造工艺可以有效改善翘曲和塑封材料涨缩引起的滑移错位，并且简单易行。
附图说明
图1a为所述IC圆片的示意图。
图1b为所述IC圆片的切割示意图。
图1c为所述IC圆片切割后的示意图。
图2为所述载体圆片上制作第一金属层的示意图。
图3为在所述第一金属层上制作通孔的示意图。
图4为在所述第一金属层的通孔底部粘贴第一芯片的示意图。
图5为将第一金属层、第一芯片塑封于第一塑封体中的示意图。
图6为得到第一再布线层的示意图。
图7为得到第一再布线金属走线层的示意图。
图8为得到凸点的示意图。
图9为得到电镀种子层的示意图。
图10为得到第二金属层的示意图。
图11为得到第二芯片的示意图。
图12为将第二金属层、第二芯片塑封于第二塑封体中的示意图。
图13为在第二塑封体中制作垂直通孔的示意图。
图14为得到金属柱的示意图。
图15为得到第二再布线层的示意图。
图16为得到第二再布线金属走线层的示意图。
图17为得到凸点下金属层的示意图。
图18a为所述三维扇出型晶圆级封装结构的第一种实施例的示意图。
图18b为所述三维扇出型晶圆级封装结构的第二种实施例的示意图。
图中序号为：第一扇出型晶圆级封装体10，第二扇出型晶圆级封装体20，第一再布线层30，第二再布线层40，第一再布线金属走线层31，凸点32、33，第二再布线金属走线层41，凸点下金属层44，焊球45，金属电极1011、1012、2011、2012，第一芯片101，第一金属层102，第一塑封体103，第二芯片201，第二金属层202，第二塑封体203，电镀种子层204，金属柱205，粘胶层206。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图18a、图18b所示，所述三维扇出型晶圆级封装结构，包括第一扇出型晶圆级封装体10和第二扇出型晶圆级封装体20（第一扇出型晶圆级封装体10上可依次堆叠一层、两层、三层或四层等多层第二扇出型晶圆级封装体20，图18a、图18b只示出堆叠一层的情况）；
所述第一扇出型晶圆级封装体10包括带有金属电极1011、1012的第一芯片101和第一金属层102，第一芯片101和第一金属层102通过第一塑封体103塑封成一个整体；所述第一芯片101的正面101a与第一塑封体103的正面103a位于同一平面，第一芯片101的背面101b与第一塑封体103的背面103b位于同一平面，并且第一金属层102的高度小于第一芯片101的高度，从而第一芯片101的正面101a与第一金属层102的第一表面102a位于不同平面，第一芯片101的背面101b和第一金属层102的第二表面102b位于同一平面；在所述第一塑封体103的正面103a设置第一再布线层30，第一再布线层30中布置第一再布线金属走线层31和凸点32、33，第一再布线金属走线层31连接金属电极1011、1012以及凸点32、33；所述凸点32、33的上表面32a、33a与第一再布线层30的上表面30a平齐；
所述第二扇出型晶圆级封装体20包括带有金属电极2011、2012的第二芯片201、第二金属层202和电镀种子层204，第二芯片201、第二金属层202和电镀种子层204通过第二塑封体203塑封成一个整体；所述第二芯片201的正面201a与第二塑封体203的正面203a位于同一平面，第二芯片201的背面201b通过粘胶层206与第一再布线层30连接；在所述第二金属层202所在区域的第二塑封体203上制作垂直通孔，在垂直通孔内填充形成金属柱205，金属柱205的第一表面205a与第二塑封体203的正面203a位于同一平面，金属柱205的第二表面205b与第二金属层202的第一表面202a连接，第二金属层202的第二表面202b设置电镀种子层204，电镀种子层204与第二塑封体203的背面203b位于同一平面；在所述第二塑封体203的正面203a设置第二再布线层40，第二再布线层40中布置第二再布线金属走线层41和凸点下金属层44，在凸点下金属层42上置焊球43；所述第二再布线金属走线层41连接金属电极2011、2012和凸点下金属层44；
所述第一再布线层30中的凸点32、33与第二扇出型晶圆级封装体20中的电镀种子层204连接，第二扇出型晶圆级封装体20中的金属柱205与第二再布线层40连接，从而实现第一扇出型晶圆级封装体10和第二扇出型晶圆级封装体20之间的电互连；
所述凸点下金属层44的上表面44a与第二再布线层41的上表面41a平齐、或者突出于第二再布线层41的上表面41a。
所述三维扇出型晶圆级封装结构的制造工艺，采用以下工艺步骤：
（1）如图1a、图1b、图1c所示，提供IC圆片，IC圆片包括多个芯片，将上述IC圆片减薄并切割成单颗的芯片；
（2）如图2所示，准备载体圆片1，载体圆片1可以为金属、晶圆、玻璃、有机材料等，在载体圆片1的上表面涂覆第一粘胶层2，并制作第一金属层102；所述第一金属层102可以采用溅射、沉积或电镀等方法制作得到，或者采用直接粘贴金属箔/片或金属网板的方式制成；第一金属层102的选择在高度上要比芯片的高度低；
（3）如图3所示，在步骤（2）得到的第一金属层102上制作通孔，通孔形状为方形或圆形，尺寸大小与芯片的尺寸相关，裸露出载体圆片1的上表面；
（4）如图4所示，在步骤（3）得到的第一金属层102的通孔底部涂覆第二粘胶层2a，将第一芯片101的正面101a朝上粘贴于载体圆片1上；（当采用整板制作的第一金属层102时需要进行步骤（3）的刻蚀通孔操作，并涂覆第二粘胶层2a，用以粘贴第一芯片101；当采用预加工空的金属板/片作为第一金属层102时，不需要进行步骤（3）的刻蚀通孔操作，涂覆第一粘胶层2后，依次粘贴第一金属层102和第一芯片101即可）；
（5）如图5所示，将步骤（4）中的第一金属层102、第一芯片101通过第一塑封体103塑封为一个整体，并且保证第一芯片101的正面101a与第一塑封体103的正面103a位于同一平面，第一芯片101的背面101b和第一塑封体103的背面103b位于同一平面；由于第一金属层102的高度比第一芯片101的高度小，从而第一金属层102的第一表面203a与芯片100的正面100a在不同平面上，金属层203的第二表面203b与芯片的背面100b在同一平面上；
（6）如图6所示，在步骤（5）得到的第一塑封体103的正面103a涂覆介电材料，得到第一再布线层30；介电材料可以从阻焊剂、聚酰亚胺、聚苯并恶唑、模塑料等中选择；在第一再布线层30上开设图形开口；
（7）如图7所示，在步骤（6）得到的第一再布线层30上制作单层或多层第一再布线金属走线层31，第一再布线金属走线层31通过图形开口连接第一芯片101的金属电极1011、1012；
（8）如图8所示，在第一再布线金属走线层31上制作凸点32、33，凸点32、33嵌入第一再布线层30中，与第一再布线金属走线层31连接；凸点32、33的上表面32a、33a与第一再布线层30的上表面30a平齐；
（9）如图9所示，在第一再布线层30上制作电镀种子层204，电镀种子层204与凸点32、33连接；
（10）如图10所示，在电镀种子层204上制作第二金属层202，第二金属层202可以采用溅射、沉积或电镀等方法制作得到，或者采用直接粘贴金属箔/片或金属网板的方式制成；第二金属层202的选择在高度上要比芯片的高度低，并在第二金属层202上制作通孔，通孔形状为方形或圆形，尺寸大小与芯片的尺寸相关，裸露出第一再布线层30的上表面；
（11）如图11所示，在步骤（10）得到的第二金属层202的通孔底部涂覆粘胶层206，将第二芯片201的正面201a朝上粘贴于第一再布线层30上；
（12）如图12所示，将步骤（11）得到的第二金属层202、第二芯片201通过第二塑封体203塑封为一个整体，并且保证第二芯片201的正面201a与第二塑封体203的正面203a位于同一平面，第二芯片201的背面201b通过粘胶层206与第一再布线层30连接；
（13）如图13所示，在步骤（12）得到的第二塑封体203上制作垂直通孔，裸露出第二金属层202的第一表面202a；垂直通孔的制作工艺可采用机械钻孔、激光打孔或采用模具直接在注塑工艺中形成垂直通孔；垂直通孔的形状可以为圆孔或方孔；
（14）如图14所示，采用电镀、化学镀或溅射的方式在步骤（13）得到的通孔内填充导电材料，形成金属柱205；
（15）如图15所示，在步骤（14）得到的第二塑封体203的正面203a涂覆介电材料，得到第二再布线层40，介电材料可以从阻焊剂、聚酰亚胺、聚苯并恶唑、模塑料等中选择；在第二再布线层40上开设图形开口；
（16）如图16所示，在步骤（15）得到的第二塑封体203正面的第二再布线层40上制作单层或多层第二再布线金属走线层41，第二再布线金属走线层41通过图形开口连接第二芯片201的金属电极2011、2012和金属柱205；
（17）如图17所示，在第二再布线金属走线层41上制作凸点下金属层44；凸点下金属层44嵌入第二再布线层40中，与第二再布线金属走线层41连接；
（18）如图18a、图18b所示，在凸点下金属层44上植球回流，形成焊球45凸点阵列；并通过减薄、刻蚀等方法去除载体圆片1，清洗去除第一粘胶层2和第二粘胶层2a，裸露出第一芯片101的背面101b；
其中，步骤（3）在第一金属层102上制作通孔时、以及步骤（10）在第二金属层202上制作通孔时，在第一金属层102、第二金属层202上制作不同的通孔以形成图18a和图18b不同的第一金属层102、第二金属层202结构；
或者，当步骤（3）采用预加工空的金属板/片作为第一金属层102时，根据不同的预加工的金属板/片的形状，得到图18a、图18b不同的第一金属层102结构。
上述实施例给出的是第一扇出型晶圆级封装体10上堆叠一层第二扇出型晶圆级封装体20的结构的制造工艺。当需要在第一扇出型晶圆级封装体10上堆叠多层第二扇出型晶圆级封装体20时，只需重复操作步骤（9）～步骤（17）以形成多层第二扇出型晶圆级封装体20，最后在位于顶层的第二扇出型晶圆级封装体20的凸点下金属层44上植球回流，得到焊球45。
本发明在三维扇出型封装单元制作时，采用芯片正面朝上的工艺流程，通过在载片（carrier wafer）上制作金属层，然后按芯片的排列位置开槽并且按设计需要制作与其它封装单元互连的电极，从而改变扇出型晶圆级封装（fan out WLP）的内部结构，增强其刚性和热胀系数，使得整个晶圆（wafer）的翘曲（warpage）以及因塑封料（EMC）涨缩引起的滑移、错位（shift）得到控制。塑封（Molding）以后在芯片正面进行重布线层（RDL）制作，把芯片的焊盘（pad）进行扇出，形成第一层芯片电路。然后开始制作第二层芯片，同样重复芯片正面朝上的工艺流程，在第一个封装单元的上表面粘贴芯片以及金属层，形成与上一封装单元的连接；然后进行塑封工艺，钻孔，填充金属，把下层的电路引至上表面形成电极。再在第二层芯片上进行RDL制作，把芯片的pad以及钻孔露出的电极进行再分布，此时可以继续重复第二层芯片堆叠的工艺以形成更多层芯片的堆叠，也可以在RDL层上制作凸点下金属层，植球，形成完整的三维封装结构。

Claims (2)

1.一种三维扇出型晶圆级封装结构的制造工艺，其特征是，采用以下工艺步骤：
（1）准备载体圆片（1），在载体圆片（1）上表面涂覆第一粘胶层（2），在第一粘胶层（2）上制作第一金属层（102），在第一金属层（102）上制作通孔，或者直接在第一粘胶层（2）上制作预加工通孔的第一金属层（102），裸露出载体圆片（1）的上表面；在第一金属层（102）的通孔底部涂覆第二粘胶层（2a），将第一芯片（101）的正面（101a）朝上粘贴于载体圆片（1）上；
（2）将第一金属层（102）、第一芯片（101）通过第一塑封体（103）塑封为一个整体，并且保证第一芯片（101）的正面（101a）与第一塑封体（103）的正面（103a）位于同一平面，第一芯片（101）的背面（101b）和第一塑封体（103）的背面（103b）位于同一平面；
（3）在第一塑封体（103）的正面（103a）制作第一再布线层（30），在第一再布线层（30）中制作第一再布线金属走线层（31）和凸点（32、33），凸点（32、33）的上表面（32a、33a）与第一再布线层（30）的上表面（30a）平齐；第一再布线金属走线层（31）连接第一芯片（101）和凸点（32、33）；
（4）在第一再布线层（30）上制作电镀种子层（204），电镀种子层（204）与凸点（32、33）连接；
（5）在电镀种子层（204）上制作第二金属层（202），在第二金属层（202）上制作通孔，或者直接在电镀种子层（204）上制作预加工通孔的第二金属层（202），裸露出第一再布线层（30）的上表面；
（6）在第二金属层（202）的通孔底部涂覆粘胶层（206），将第二芯片（201）的正面（201a）朝上粘贴于第一再布线层（30）上；
（7）将第二金属层（202）、第二芯片（201）通过第二塑封体（203）塑封为一个整体；在第二塑封体（203）上制作垂直通孔，裸露出第二金属层（202）的第一表面（202a），在垂直通孔内填充导电材料，形成金属柱（205）；
（8）在第二塑封体（203）的正面（203a）制作第二再布线层（40），在第二再布线层（40）中制作第二再布线金属走线层（41）和凸点下金属层（44），第二再布线金属走线层（41）连接第二芯片（201）、金属柱（205）和凸点下金属层（44）；
（9）去除载体圆片（1）、第一粘胶层（2）和第二粘胶层（2a），裸露出第一芯片（101）的背面（101b）；
（10）在凸点下金属层（44）上植球回流，形成焊球（45）凸点阵列。
2.如权利要求1所述的三维扇出型晶圆级封装结构的制造工艺，其特征是：在进行步骤（9）、步骤（10）的操作之前，还包括：重复步骤（4）～步骤（8）一次或多次。
CN201410131896.7A 2014-04-02 2014-04-02 三维扇出型晶圆级封装结构及制造工艺 Active CN103887279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410131896.7A CN103887279B (zh) 2014-04-02 2014-04-02 三维扇出型晶圆级封装结构及制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410131896.7A CN103887279B (zh) 2014-04-02 2014-04-02 三维扇出型晶圆级封装结构及制造工艺

Publications (2)

Publication Number Publication Date
CN103887279A CN103887279A (zh) 2014-06-25
CN103887279B true CN103887279B (zh) 2017-02-01

Family

ID=50956104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410131896.7A Active CN103887279B (zh) 2014-04-02 2014-04-02 三维扇出型晶圆级封装结构及制造工艺

Country Status (1)

Country Link
CN (1) CN103887279B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332452B (zh) 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
KR20160064031A (ko) * 2014-11-27 2016-06-07 어드밴스 프로세스 인테그레이트 테크놀로지 리미티드 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법
CN104659021A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种三维圆片级扇出PoP封装结构及其制造方法
US9842820B1 (en) * 2015-12-04 2017-12-12 Altera Corporation Wafer-level fan-out wirebond packages
CN108336037B (zh) * 2017-09-30 2022-02-11 中芯集成电路（宁波）有限公司 一种晶圆级系统封装结构和电子装置
CN109786362B (zh) * 2017-11-14 2021-01-05 旺宏电子股份有限公司 无焊垫外扇晶粒叠层结构及其制作方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN108389822A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 一种三维扇出型集成封装结构及其封装工艺
CN110197823B (zh) * 2019-04-09 2021-12-17 上海中航光电子有限公司 面板级芯片装置及其封装方法
CN111162054B (zh) * 2019-12-31 2022-01-11 中芯集成电路（宁波）有限公司 一种晶圆级芯片封装方法及封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US9093457B2 (en) * 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594451A (zh) * 2013-11-18 2014-02-19 华进半导体封装先导技术研发中心有限公司 多层多芯片扇出结构及制作方法

Also Published As

Publication number Publication date
CN103887279A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103887279B (zh) 三维扇出型晶圆级封装结构及制造工艺
CN103887291B (zh) 三维扇出型PoP封装结构及制造工艺
CN103904057B (zh) PoP封装结构及制造工艺
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US8884431B2 (en) Packaging methods and structures for semiconductor devices
CN103887251B (zh) 扇出型晶圆级封装结构及制造工艺
CN104538318B (zh) 一种扇出型圆片级芯片封装方法
US8461691B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US20150130054A1 (en) Semiconductor package structure and manufacturing method thereof
US20160189983A1 (en) Method and structure for fan-out wafer level packaging
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN103681360A (zh) 封装器件及方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN103904056A (zh) 一种PoP封装结构及制造工艺
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN103904044A (zh) 一种扇出型晶圆级封装结构及制造工艺
CN207134348U (zh) 三维系统级封装应用的内嵌扇出型硅转接板
CN107622996A (zh) 三维高密度扇出型封装结构及其制造方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN103441111B (zh) 一种三维封装互连结构及其制作方法
CN104538380A (zh) 小间距PoP封装单体
CN103337463A (zh) 一种铜柱微凸点结构的制作方法及其结构
CN106373939A (zh) 一种封装基板的结构及其封装方法
CN104465609A (zh) 铜核球PoP互连的封装结构和封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181210

Address after: 221000 Xuzhou Economic and Technological Development Zone, Xuzhou City, Jiangsu Province, east side of high-tech road and south side of pioneering Road

Patentee after: Jiangsu Zhongke core integrated technology Co., Ltd.

Address before: 214135 Jiangsu Wuxi New District Taihu international science and Technology Park, No. 200, Linghu Road, China, D1 International Innovation Park, China sensor network.

Patentee before: National Center for Advanced Packaging Co., Ltd.

TR01 Transfer of patent right