KR20160064031A - 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법 - Google Patents

웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법 Download PDF

Info

Publication number
KR20160064031A
KR20160064031A KR1020150167852A KR20150167852A KR20160064031A KR 20160064031 A KR20160064031 A KR 20160064031A KR 1020150167852 A KR1020150167852 A KR 1020150167852A KR 20150167852 A KR20150167852 A KR 20150167852A KR 20160064031 A KR20160064031 A KR 20160064031A
Authority
KR
South Korea
Prior art keywords
layer
forming
buffer layer
carrier plate
wire pattern
Prior art date
Application number
KR1020150167852A
Other languages
English (en)
Inventor
웬-하오 시에
치-시웅 리
티엔-시앙 장
Original Assignee
어드밴스 프로세스 인테그레이트 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스 프로세스 인테그레이트 테크놀로지 리미티드 filed Critical 어드밴스 프로세스 인테그레이트 테크놀로지 리미티드
Publication of KR20160064031A publication Critical patent/KR20160064031A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은, 투광성 캐리어 플레이트를 제공하는 단계; 투광성 캐리어 플레이트의 상면에 버퍼층을 형성하는 단계; 버퍼층 위에 제1 접촉 패드를 형성하고, 제1 접촉 패드의 상면에 이너 비아를 형성하는 단계; 버퍼층 위에, 서로 인접하는 이너 비아 사이에 충진되고 또한 이너 비아의 상면이 노출되도록 비전도층을 형성하는 단계; 제1차 재배선 공정을 통하여, 비전도층의 상면에 제1 와이어 패턴을 형성하여 이너 비아에 연결하는 단계; 제1 와이어 패턴 위에 보호층을 형성하고, 보호층 위에 콘택트 홀을 형성하는 단계; 보호층의 상면에 제2접촉 패드를 형성하고, 콘택트 홀을 경유하여 제1 와이어 패턴에 전기적으로 연결하는 단계; 투광성 캐리어 플레이트의 배면으로부터 버퍼층에 레이저를 조사함으로써, 버퍼층이 기화 및 해리되어, 제작된 인터포저층 구조체가 투광성 캐리어 플레이트의 상면에서 이탈되도록 하는 단계를 포함하는, 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법을 제공한다.

Description

웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법{METHOD OF FORMING WAFERLESS INTERPOSER}
본 발명은 인터포저층의 제작 방법에 관한 것이며, 특히 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법에 관한 것이다.
집적회로의 회로 패턴이 수십 나노미터의 사이즈까지 축소됨에 따라, 제작되는 칩은 더욱 많은 연산기능을 구비하고 더욱 많은 수량의 트랜지스터 소자를 포함하고, 시그널 핀(I/O)의 수량도 급격히 증가되고 있다. 이에 따라 전통적인 칩 패키징 기술도 준엄한 도전에 직면하게 되었다.
예를 들면, 기존의 와이어 본딩(wire bonding) 기술을 이용하여 패키징하는 방법에 있어서, 패키징 구조에 필요한 와이어 수량이 대폭적으로 증가함에 따라 와이어 본딩의 난이도가 높아지고 다중 커넥터의 저항값이 증가되어 칩에 심각한 방열 문제가 발생하였다. 또한, 기존의 플립 칩(Flip chip)기술에 의하면, 단층 칩의 패키징만이 가능하므로 칩 수량이 급격히 증가하는 시그널 핀에 대한 패키징은 대처할 수 없다.
때문에, 최근 급속히 발전하고 있는 2.5D 및 3D 패키징 기술에 있어서, 인터포저층(interposer)을 칩과 프린트 기판간의 연결 다리로 광범위하게 사용하고 있다. 통상적인 인터포저층의 제작 프로세스에는, 웨이퍼 기판의 박형화, 천공 및 전도성 재료의 충진 등 단계가 포함된다. 여기서, 원래 약 600~700마이크로미터 두께를 가지는 웨이퍼 기판을 25~200마이크로미터의 두께로 박형화하기 위하여, CMP(Chemical Mechanical Polishing) 가공을 통하여 웨이퍼 기판의 배면을 연마하여 그 두께를 감소시킨다. 웨이퍼 기판의 상당한 두께를 제거해야 하므로 상당히 긴 시간이 소모된다. 또한, 연마 후의 웨이퍼 기판에 부분적 또는 전체적으로 두께가 균일하지 못한 흠결이 존재하거나, 또는 웨이퍼 가장자리가 파손되는 등 문제가 발생할 수 있으며 제품 수율이 저하된다.
또한, 연마 후의 웨이퍼 기판은 상당히 얇기 때문에, 후속적으로 박형화가 필요한 웨이퍼 기판에 대해 가공을 진행하기가 상대적으로 어려우며, 웨이퍼 기판이 파손되는 확률이 대폭적으로 높아진다. 종래의 기술에서는, 템포러리 본딩(Temporary Bonding) 기술을 이용하여, 접착제 또는 정전기 흡착 방식으로 박형화 후의 웨이퍼 기판을 캐리어에 부착한 다음 가공을 진행함으로써, 캐리어의 탑재에 의해 웨이퍼 기판에 충족한 지지력을 제공한다. 그럼에도 불구하고, 연마 후의 웨이퍼 기판은 두께가 지나치게 얇을 경우 여전히 후속적으로 진행되는 공정에서 쉽게 파열된다. 또한, 사용되는 접착제가 견딜 수 있는 온도가 섭씨 200도 안팎이므로, 고온의 노(爐)에서 가공을 진행할 수 없으며, 고온 템퍼링 공정을 진행할 수 없다. 게다가, 서로 접착된 웨이퍼 기판과 캐리어는 일체로 형성된 것이 아니므로 비교적 높은 환경에서 쉽게 파열이 발생한다.
상술한 정황에 비추어, 본 출원 발명자는 웨이퍼 기판을 사용하지 않는 인터포저층 제작 방법을 제공하여 상술한 문제점을 해결하는데 목적을 두고 있다.
본 발명은 웨이퍼 기판을 사용하지 않는 인터포저층 제작 방법을 제공한다. 우선, 투광성 캐리어 플레이트를 제공한다. 계속하여, 투광성 캐리어 플레이트의 상면에 버퍼층을 형성한다. 버퍼층 위에 제1 접촉 패드를 형성하고, 제1 접촉 패드의 상면에 이너 비아를 형성한다. 이어서, 버퍼층 위에, 서로 인접하는 이너 비아 사이에 충진되고 또한 이너 비아의 상면이 노출되도록 비전도층을 형성한다. 그 다음, 제1차 재배선 공정(RDL, redistribution layer)을 통하여, 비전도층의 상면에 제1 와이어 패턴을 형성하여 이너 비아에 연결한다. 제1 와이어 패턴 위에 보호층을 더 형성하고, 보호층 위에 콘택트 홀을 형성한다. 이어서, 보호층의 상면에 제2 접촉 패드를 형성하고, 콘택트 홀을 경유하여 제1 와이어 패턴에 전기적으로 연결한다. 계속하여, 투광성 캐리어 플레이트 배면으로부터 버퍼층에 레이저를 조사함으로써, 버퍼층이 기화 및 해리되어, 제작된 인터포저층 구조체가 투광성 캐리어 플레이트 상면에서 이탈되도록 한다.
일 실시예에서, 상기 투광성 캐리어 플레이트는 석영 유리, 사파이어 유리 또는 이들의 임의의 조합으로 구성된 것이다.
일 실시예에서, 상기 버퍼층의 재료는 티타늄(Ti), 티타늄 텅스텐(TiW), 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au) 또는 은(Ag) 등 금속 박막으로 구성될 수 있다. 바람직한 일 실시예에서, 버퍼층 재료는 티타늄(Ti)으로 구성될 수 있다.
도 1에는, 본 발명에 따른 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 단계가 도시되었다.
도 2(a)~도 2(g)에는, 본 발명에 따른 웨이퍼 기판을 사용하지 않는 인터포저층을 제작하는 각 과정 중의 횡단면 구조가 도시되었다.
도 1을 참조하면, 도 1은 본 발명에 따른 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 과정을 도시하였다. 우선, 투광성 캐리어 플레이트를 제공한다(단계 S1). 계속하여, 투광성 캐리어 플레이트의 상면에 버퍼층을 형성한다(단계 S2). 버퍼층 위에 제1 접촉 패드를 형성하고 (단계 S3), 제1 접촉 패드의 상면에 이너 비아를 형성한다(단계 S4). 이어서, 버퍼층 위에, 서로 인접하는 이너 비아 사이에 충진되고 또한 이너 비아의 상면이 노출되도록 비전도층을 형성한다(단계 S5). 그 다음, 제1차 재배선 공정(RDL, redistribution layer)을 통하여 비전도층의 상면에 제1 와이어 패턴을 형성하여 이너 비아에 연결한다(단계 S6). 제1 와이어 패턴 위에 보호층을 더 형성하고(단계 S7), 보호층 위에 콘택트 홀을 형성한다(단계 S8). 이어서, 보호층의 상면에 제2접촉 패드를 형성하고, 콘택트 홀을 경유하여 제1 와이어 패턴에 전기적으로 연결한다(단계 S9). 계속하여, 투광성 캐리어 플레이트 배면으로부터 버퍼층에 레이저를 조사함으로써, 버퍼층이 기화 및 해리되어 제1 접촉 패드와 비전도층이 투광성 캐리어 플레이트의 상면에서 이탈되도록 한다. 즉, 제작된 인터포저층 구조체가 투광성 캐리어 플레이트의 상면에서 이탈되도록 한다(단계 S10).
도 2(a)~도 2(g)를 참조하면, 도 2(a)~도 2(g)는 본 발명에 따른 웨이퍼 기판을 사용하지 않는 인터포저층 제작 과정중의 각 단계의 횡단면 구조를 도시하였다.
도 2(a)에 도시된 바와 같이, 우선 투광성 캐리어 플레이트(10)를 제공한다. 바람직한 일 실시예에서, 상기 투광성 캐리어 플레이트(10)는, 석영 유리, 붕규산 유리, 규산 나트륨 유리, 사파이어 유리거나 또는 이들의 임의의 조합으로 구성될 수 있다. 계속하여, 투광성 캐리어 플레이트(10)의 상면에 버퍼층(20)을 형성한다. 버퍼층(20)의 재료로서, 세라믹 광학 박막, 금속 박막 또는 비금속 박막을 선택할 수 있다. 일 실시예에서, 질화　갈륨(GaN),　질화　알루미늄(AlN),　산화　알루미늄(AlO),　산화 아연(ZnO)　또는 이들의 임의의 조합 등으로 구성된 세라믹 광학 박막으로 버퍼층(20)을 구성하거나; 또는 질화 규소(SixNx), 산화 규소(SixOx), 규소(Si), 탄화 규소(SiC) 또는 이들의 조합 등으로 구성된 비금속 박막으로 버퍼층(20)을 구성할 수 있다. 버퍼층(20) 재료로 할 수 있는 금속 박막은, 티타늄(Ti), 티타늄 텅스텐(TiW), 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag) 또는 이들의 임의의 조합 등으로 구성된 재료를 사용할 수 있다. 그 다음, 버퍼층(20)의 상면에 제1 접촉 패드(30)를 형성하고, 제1 접촉 패드(30)의 상면에 이너 비아(31)를 형성한다. 여기서, 제1 접촉 패드(30)는 후속적으로 진행되는 패키징 공정에서 솔더 볼에 의한 용접점을 통하여 프린트 기판과 전기적으로 연결된다. 제1 접촉 패드(30)이 상면에 접속된 이너 비아(31)는 기둥형 구조를 가지며, 유리 관통 비아(TGV, Through Glass Via), 실리콘 관통 비아(TSV, Through Silicon Via), 유기재료 관통 비아(TOV, Through Organic Via), 또는 세라믹 재료 관통 비아(TCV, Through Ceramic Via)로 사용할 수 있다.
도 2(b)를 참조하면, 계속하여 버퍼층(20) 위에 비전도층(32)을 형성하되, 서로 인접하는 이너 비아(31) 사이 및 서로 인접하는 제1 접촉 패드(30) 사이에 충진한다. 형성된 비전도층(32)이 이너 비아(31)를 덮지 않으므로 이너 비아(31)의 상면이 노출된다.
주의해야 할 점은, 상기 비전도층(32)의 재료 및 관련되는 제작 과정은 제작자의 필요에 따라 변화할 수 있으며, 예를 들어 유전체 재료, 절연 재료 또는 반도체 재료를 사용하여 비전도층(32)을 제작할 수 있다. 일 실시예에서, 규소 재료를 사용하여 비전도층(32)을 구성할 경우, 상기 비전도층(32)을 형성하는 단계는, 상기 버퍼층(20), 제1 접촉 패드(30) 및 이너 비아(31) 위에 실리콘층을 침적하고, 그 다음 CMP(Chemical Mechanical Polishing)를 이용하여 이너 비아(31)의 상면이 노출될 때까지 실리콘층을 연마하는 단계를 더 포함한다. 이 실시예에서 제작된 실리콘층을 관통하는 이너 비아(31)를 실리콘 관통 비아(TSV)로 사용할 수 있다.
다른 실시예에서, 유리 재료를 사용하여 비전도층(32)을 구성할 경우, 상기 비전도층(32)을 형성하는 단계는, 버퍼층(20)의 상면에 유리층을 도포하되 서로 인접하는 이너 비아(31) 사이 및 서로 인접하는 제1 접촉 패드(30) 사이에 충진되도록 하고, 이너 비아(31)의 상면이 노출되도록 하는 단계를 더 포함한다. 이 실시예에서 제작된 유리층을 관통하는 이너 비아(31)를 유리 관통 비아(TGV)로 사용할 수 있다.
일 실시예에서, 유기 재료를 사용하여 비전도층(32)을 구성할 경우, 상기 비전도층(32)을 형성하는 단계는, 버퍼층(20)의 상면에 유기 재료층을 도포하되 서로 인접하는 이너 비아(31) 사이 및 서로 인접하는 제1 접촉 패드(30) 사이에 충진되도록 하고, 이너 비아(31)의 상면이 노출되도록 하는 단계를 더 포함한다. 이 실시예에서 제작된 유기 재료층을 관통하는 이너 비아(31)를 유기층 관통 비아(TOV, Through Organic Via)로 사용할 수 있다.
도 2(c)를 참조하면, 계속하여, 제1 재배선 공정(RDL, redistribution layer)을 통하여 비전도층(32)의 상면에 제1 와이어 패턴(33)을 형성하여 이너 비아(31)에 연결한다. 이어서 비전도층(32) 위에 제1 유전체층(34)을 더 형성하여 비전도층(32)과 제1 와이어 패턴(33)을 덮으며, 제1 유전체층(34) 위에 콘택트 홀(35)을 형성하여 일부 제1 와이어 패턴(33)이 노출되도록 한다.
도 2(d)를 참조하면, 제1 유전체층(34)을 제작한 후, 계속하여 제2 재배선 공정(RDL)을 실시하여 제1 유전체층(34) 위에 제2 와이어 패턴(36)을 형성하고, 콘택트 홀(35)을 경유하여 제1 와이어 패턴(33)에 전기적으로 연결한다. 이어서, 제2 와이어 패턴(36) 위에 제2 유전체층을 더 형성하고, 제2 유전체층(37) 위에 콘택트 홀(38)을 형성하여 일부 제2 와이어 패턴(36)이 노출되도록 한다.
특별히 설명해야 할 점은, 상기 재배선 공정 횟수는 필요에 따라 조절할 수 있다. 서로 다른 패키징 규격에 따라, 수량이 더욱 많은 재배선 와이어 층(RDL)을 제작할 수 있다. 도 2(e)를 참조하면, 이 실시예에서는, 3개의 재배선 와이어 층을 제작할 예정이므로 상기 제2 유전체층(37)을 형성한 후, 계속하여 제3 재배선 공정을 통하여 제2 유전체층(37) 위에 제3 와이어 패턴(39)을 형성하고, 콘택트 홀(38)을 경유하여 제2 와이어 패턴(36)에 전기적으로 연결한다. 계속하여, 제3 와이어 패턴(39)의 상면에 보호층(40)을 형성하고, 보호층(40) 위에 콘택트 홀(41)을 형성하여 일부 제3 와이어 패턴(39)의 상면이 노출되도록 한다.
도 2(f)를 참조하면, 이어서 보호층(40)의 상면에 제2 접촉 패드(42)를 형성하고, 콘택트 홀(41)을 경유하여 제3 와이어 패턴(39)에 전기적으로 연결한다. 여기서, 제2 접촉 패드(42)는 후속적으로 진행되는 패키징 공정에서 칩 위의 접점과 연결되어 전기적 연결을 발생할 수 있다. 제2 접촉 패드(42)를 제작한 후, 계속하여 투광성 캐리어 플레이트(10)의 배면으로부터 버퍼층(20)에 레이저를 조사함으로써, 도면 중의 화살표로 표시한 바와 같이, 버퍼층(20)이 기화 및 해리되어 제1 접촉 패드(30)와 비전도층(32)이 투광성 캐리어 플레이트(10)의 상면에서 이탈되도록 한다. 즉, 도 2(g)에 도시된 바와 같이, 제작된 인터포저층(3)이 투광성 캐리어 플레이트(10)로부터 이탈되도록 한다. 여기서 사용하는 레이저는, 심자외선 레이저(DUV Laser), 자외선 레이저(UV Laser), 가시광선 레이저 또는 적외선 레이저(IR Laser)를 선택할 수 있다. 투광성 캐리어 플레이트(10)가 투광성을 가지므로, 레이저 광선은 투광성 캐리어 플레이트(10)를 통과하여 버퍼층(20)을 조사함으로써, 버퍼층(20)이 기화 및 해리되도록 한다.
주의해야 할 점은, 투광성 캐리어 플레이트(10)의 재료에 따라, 버퍼층(20)을 해리하기 위한 레이저 광원에 대한 선택도 달라진다. 예를 들면, 투광성 캐리어 플레이트(10)가 석영 유리 또는 사파이어 유리로 구성되는 경우, 심자외선 레이저(DUV), 자외선 레이저(UV), 가시광선 레이저 또는 적외선 레이저(IR)를 사용할 수 있다. 투광성 캐리어 플레이트(10)가 붕규산 유리 또는 규산 나트륨 유리로 구성된 경우, 자외선 레이저(UV), 가시광선 레이저 또는 적외선 레이저(IR)를 사용할 수 있다. 투광성 캐리어 플레이트(10)가 규소 기판 또는 탄화 규소 기판으로 구성된 경우, 적외선 레이저(IR)를 사용할 수 있다.
또한, 버퍼층(20)의 재료가 다름에 따라, 적당한 레이저 광원을 사용하여 버퍼층(20)을 기화 및 해리하는 효과를 향상할 수 있다. 예를 들면, 버퍼층(20)이 질화　갈륨(GaN),　질화　알루미늄(AlN),　산화　알루미늄(AlO),　산화 아연(ZnO)　등과 같은 광학 박막으로 구성된 경우, 심자외선 레이저(DUV)를 사용할 수 있다. 버퍼층(20)이 티타늄(Ti), 티타늄 텅스텐(TiW), 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au) 또는 은(Ag) 등과 같은 금속 박막으로 구성된 경우, 심자외선 레이저(DUV) 또는 자외선 레이저(UV)를 사용할 수 있다. 버퍼층(20)이 규소(Si), 탄화 규소(SiC), 질화 규소(SixNx) 또는 산화 규소(SixOx) 등과 같은 비금속 박막으로 구성된 경우, 심자외선 레이저(DUV) 또는 자외선 레이저(UV)를 사용할 수 있다.
바람직한 일 실시예에서, 투광성 캐리어 플레이트(10)는 석영 유리 또는 사파이어 유리 또는 이들의 임의의 조합으로 구성된다. 붕규산 유리 또는 규산 나트륨 유리에 비해, 석영 유리 또는 사파이어 유리는 고경도, 고투광율, 그리고 고온과 강산 및 강염기에 견디는 특성을 가지기 때문에 고온 제작에 적용할 수 있다.
바람직한 일 실시예에서, 투광성 캐리어 플레이트(10)는 석영 유리로 구성된다. 붕규산 유리 또는 규산 나트륨 유리에 비해, 석영 유리는 더욱 우수한 투광율을 가지며, 레이저 광 파장이 300나노미터보다 작을 경우에도 여전히 효과적으로 석영 유리를 투과하여 버퍼층(20)을 조사함으로써 기화 및 해리의 효과를 달성한다. 특히, 버퍼층(20)이 질화 알루미늄으로 구성되는 경우, 그 투광 특성으로 인하여, 파장이 약 266나노미터인 심자외선 레이저(DUV)를 사용하여 기화 및 해리를 진행할 필요가 있으므로, 투광율이 비교적 우수한 석영 유리를 사용하여 투광성 캐리어 플레이트(10)를 구성한다.
바람직한 일 실시예에서, 버퍼층(20)의 재료는 티타늄 금속을 사용한다. 질화 알루미늄에 비해, 티타늄 금속 박막은 제작이 상대적으로 용이하고, 파장이 약 365나노미터인 자외선 레이저(UV)를 조사하기만 하면 기화 및 해리할 수 있다. 티타늄 금속을 기화 및 해리하기 위한 파워가 상당히 낮으므로 티타늄 금속을 사용하여 버퍼층(20)을 구성하면, 제작 시간을 단축할 수 있을 뿐만 아니라 열 효과를 효과적으로 저하시킬 수 있다.
도 2(g)를 참조하면, 도 2(g)는 본 발명의 제작 공정에 따라 제작된 인터포저층(3)의 횡단면 구조를 도시하였다. 상술한 바와 같이, 인터포저층(3)의 배면에 위치한 제1 접촉 패드(30) 및 인터포저층(3)의 상면에 위치한 제2 접촉 패드(42)는, 후속적으로 진행되는 패키징 공정에서 각각 프린트 기판 및 칩에 전기적으로 연결될 수 있다. 또한, 인터포저층(3) 내부에 위치한 이너 비아(31), 제1 와이어 패턴(33), 제2 와이어 패턴(36) 및 제3 와이어 패턴(39)을 통하여 칩과 프린트 기판간의 필요한 전기적 연결을 구현할 수 있다.
본 발명이 제공하는 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법은 상당히 많은 장점을 갖고 있다.
우선, 기존 기술에서 CMP(Chemical Mechanical Polishing) 가공을 통하여 웨이퍼 기판을 박형화하는 방법에 비해, 본 발명의 방법에 따르면, 연마를 통하여 박형화하는 프로세스를 생략할 수 있기 때문에 연마 프로세스에 걸리는 시간을 절약할 수 있으며 따라서 인터포저층의 생산 속도를 향상할 수 있다.
다음으로, 본 발명의 웨이퍼 기판을 사용하지 않는 인터포저층은, 인터포저층이 탑재되는 투광성 캐리어 플레이트 위에서 가공을 거쳐 무로부터 바로생산되므로, 생산자가 필요로 하는 규격에 따라, 두께가 더욱 얇고 응력이 더 작은 초박형 인터포저층을 제작할 수 있다.
또한, 기존 기술에서 연마를 통하여 웨이퍼 기판의 상당한 두께를 제거해야 하는데 비해, 본 발명에 따르면 보다 친환경적이고 또한 재료 코스트를 절약할 수 있는 장점이 있다. 특히, 본 발명 중의 투광성 캐리어 플레이트는 반복적으로 사용할 수 있기 때문에 생산 코스트를 한층 더 낮출 수 있다.
본 발명의 바람직한 실시예에 대해 이상과 같이 설명하였지만, 본 발명의 정신과 창작 실체는 상술한 실시예에만 한정되는 것이 아니다. 본 발명의 정신과 범위를 이탈하지 않은 상황에서 진행되는 모든 수정은 첨부된 특허청구의 범위내에 포함되어야 한다.
단계 S1~S10
10: 투광성 캐리어 플레이트
20: 버퍼층
3: 인터포저층
30: 제1 접촉 패드
31: 이너 비아
32: 비전도층
33: 제1 와이어 패턴
34: 제1 유전체층
35: 콘택트 홀
36: 제2 와이어 패턴
37: 제2 유전체층
38: 콘택트 홀
39: 제3 와이어 패턴
40: 보호층
41: 콘택트 홀
42: 제2 접촉 패드

Claims (3)

  1. 투광성 캐리어 플레이트를 제공하는 단계;
    상기 투광성 캐리어 플레이트의 상면에 버퍼층을 형성하는 단계;
    상기 버퍼층 위에 제1 접촉 패드를 형성하는 단계;
    상기 제1 접촉 패드의 상면에 이너 비아를 형성하는 단계;
    상기 버퍼층 위에, 서로 인접하는 상기 이너 비아 사이에 충진되고 또한 상기 이너 비아의 상면이 노출되도록 상기 비전도층을 형성하는 단계;
    제1차 재배선 공정을 통하여, 상기 비전도층의 상면에 제1 와이어 패턴을 형성하여 상기 이너 비아에 연결하는 단계;
    상기 제1 와이어 패턴 위에 보호층을 형성하는 단계;
    상기 보호층 위에 제1 콘택트 홀을 형성하는 단계;
    상기 보호층의 상면에 제2 접촉 패드를 형성하고, 상기 제1 콘택트 홀을 경유하여 상기 제1 와이어 패턴에 전기적으로 연결하는 단계; 및
    상기 투광성 캐리어 플레이트 배면으로부터 상기 버퍼층에 레이저를 조사함으로써, 상기 버퍼층이 기화 및 해리되어, 상기 제1 접촉 패드와 상기 비전도층이 상기 투광성 캐리어 플레이트의 상면에서 이탈되도록 하는 단계
    를 포함하는 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법.
  2. 제1항에 있어서,
    상기 투광성 캐리어 플레이트는 석영 유리, 사파이어 유리, 또는 이들의 임의의 조합으로 구성된 것인, 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법.
  3. 제1항에 있어서,
    상기 버퍼층의 재료는, 티타늄(Ti), 티타늄 텅스텐(TiW), 니켈(Ni), 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 또는 이들의 임의의 조합으로부터 선택되는, 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법.
KR1020150167852A 2014-11-27 2015-11-27 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법 KR20160064031A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103141292 2014-11-27
TW103141292 2014-11-27

Publications (1)

Publication Number Publication Date
KR20160064031A true KR20160064031A (ko) 2016-06-07

Family

ID=56193038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167852A KR20160064031A (ko) 2014-11-27 2015-11-27 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법

Country Status (2)

Country Link
KR (1) KR20160064031A (ko)
CN (1) CN105655309B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201739011A (zh) * 2016-04-28 2017-11-01 zhi-xiong Li 無基板中介層及應用彼之半導體裝置
TWI689996B (zh) * 2016-04-28 2020-04-01 李志雄 半導體裝置之中介層製造方法
US11164825B2 (en) * 2018-10-31 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. CoWos interposer with selectable/programmable capacitance arrays
US20200211968A1 (en) * 2018-12-27 2020-07-02 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207103B (zh) * 2006-12-15 2011-08-24 先进封装技术私人有限公司 半导体封装元件及其制造方法
WO2011159456A2 (en) * 2010-06-16 2011-12-22 3M Innovative Properties Company Optically tuned metalized light to heat conversion layer for wafer support system
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
CN103887279B (zh) * 2014-04-02 2017-02-01 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺

Also Published As

Publication number Publication date
CN105655309A (zh) 2016-06-08
CN105655309B (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
JP4724222B2 (ja) 発光装置の製造方法
JP6308007B2 (ja) 配線基板および配線基板の製造方法
TWI517445B (zh) 發光二極體封裝、用於發光二極體封裝之高反射型次基板及其製造方法
US8293583B2 (en) Method for manufacturing semiconductor device
JP5185338B2 (ja) 発光装置
JP6649308B2 (ja) 半導体装置およびその製造方法
CN102484097B (zh) 具有背侧支撑层的绝缘体上半导体
KR20160064031A (ko) 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN102543981A (zh) 发光装置封装件及其制造方法
TW202002215A (zh) 半導體封裝及其製造方法
JP5462217B2 (ja) 発光装置の製造方法
TW201426969A (zh) 高壓覆晶ｌｅｄ結構及其製造方法
US20120086035A1 (en) LED Device With A Light Extracting Rough Structure And Manufacturing Methods Thereof
TWI689996B (zh) 半導體裝置之中介層製造方法
CN109545742A (zh) 半导体装置的制造方法及半导体装置
TWI567894B (zh) 晶片封裝
KR20240044299A (ko) 전기적 불량 검출이 용이한 에피택시 다이 및 이를 이용한 반도체 발광 소자의 제조 방법
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
JP5462378B2 (ja) 半導体発光装置、発光装置、半導体発光装置の製造方法
TW201631699A (zh) 無晶圓基材之中介層的製作方法
US20200176413A1 (en) Flip Chip Backside Die Grounding Techniques
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 ｌｅｄ 및 이의 제조방법
TW201739011A (zh) 無基板中介層及應用彼之半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application