TWI689996B - 半導體裝置之中介層製造方法 - Google Patents

半導體裝置之中介層製造方法 Download PDF

Info

Publication number
TWI689996B
TWI689996B TW105113194A TW105113194A TWI689996B TW I689996 B TWI689996 B TW I689996B TW 105113194 A TW105113194 A TW 105113194A TW 105113194 A TW105113194 A TW 105113194A TW I689996 B TWI689996 B TW I689996B
Authority
TW
Taiwan
Prior art keywords
layer
buffer layer
carrier board
conductive
interlayer
Prior art date
Application number
TW105113194A
Other languages
English (en)
Other versions
TW201738974A (zh
Inventor
李志雄
Original Assignee
李志雄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 李志雄 filed Critical 李志雄
Priority to TW105113194A priority Critical patent/TWI689996B/zh
Priority to CN201710294892.4A priority patent/CN107424979A/zh
Publication of TW201738974A publication Critical patent/TW201738974A/zh
Application granted granted Critical
Publication of TWI689996B publication Critical patent/TWI689996B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Abstract

本發明係指一種半導體裝置之中介層製造方法，尤指一種無晶圓基板之中介層製造方法，包括一提供載板、一形成緩衝層於載板上表面、一形成導電通道於緩衝層上、一形成絕緣隔離層於緩衝層上、一形成線路重佈層、一形成電極通道於線路重佈層表面、以及一使載板脫離之步驟，藉此，使能被解離的載板上預先形成導電通路後，並利用沉積或塗佈之技術形成包覆導電通路之絕緣隔離層，使本發明之中介層不具有晶圓、玻璃或有機層等基板，而能使導電通道更精準、更微細化，大幅提高其接腳的數量與密度，且無需透過化學機械研磨來薄化中介層，因此可完全省下研磨程序的工時，而提高中介層的生產速度，並使中介層不致因鑽孔、研磨加工造成結構的破壞、裂痕，可有效的提高良率，並降低製造成本。

Description

半導體裝置之中介層製造方法
本發明係隸屬一種半導體裝置之中介層技術領域，具體而言係指一種不使用晶圓基板的中介層製作方法，藉以能達到中介層超薄化之目的，且能滿足半導體裝置更多信號接腳的需求，同時具有提高良率及降低成本之效。
按，隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，因此其半導體晶片在功能上也逐漸邁入高性能、高功能、高速度化的研發方向。一般而言，半導體晶片微小化最直接的方法即依靠微影技術的精進，然而現今微影技術已漸漸接近其物理極限，故解決方案須從橫向尺度轉至縱向尺度；此外，多功能電子產品如手機等，係由各類關鍵模組組成，因此在產品設計方面，不僅須針對單一元組件的精進，更須考量個元件之異質整合及整體效能的呈現，因而才有三維積體電路(3D IC)之發展。
同時隨著半導體晶片的線路圖案縮小至數十奈米的尺寸，所製作的晶片整合了更多的運算功能以及數目更多的電晶體元件，使得信號接腳(I/O)的數量也急遽倍增，連帶也使得傳統晶片封裝技術遭遇極為嚴苛的挑戰。傳統的晶片封裝技術中，例如，利用打線技術(Wire Bonding)進行封裝的方式，由 於封裝結構所需的導線數目大增，而造成打線難度增高，並且因為多重連線電阻的增加，導致晶片發生嚴重的散熱問題。此外，例如覆晶封裝(Flip Chip)技術，由於只能進行單層晶片的封裝，也無法應付封裝晶片數目遽增的信號接腳。
前述傳統的打線技術與覆晶封裝技術可被歸類為二維積體電路(2D IC)，晶片模組間使用打線技術(wire bonding)橫向連接各模組之電訊號；而理想的3D IC，各模組將以堆疊型式封裝，縱向的連結亦可減少導通通道長度甚多，進而增加效能，這個過程則考驗著製程技術的精進與元件間的異質整合。在邁向3D IC的道路上，亦有現今過渡期之2.5D IC的發展，而不論係3D IC或2.5D IC的發展，主要均係透過中介層(Interposer)來連接印刷電路板與半導體晶片間的電訊號，這個中介層如同連結奈米與毫米世界的通道，並提高產品的封裝密度，常見的中介層有如矽中介層(Si Interposer)、玻璃中介層(Glass Interposer)與有機中介層(Organic Interposer)等。
該等中介層的結構係於晶圓基板(矽、玻璃、有機材…)上具有穿孔，例如矽穿孔(Through-Silicon Via,TSV)、玻璃穿孔(Through-Glass Via,TGV)或有機層穿孔(Through Organic Via,TOV)，以及設於該矽穿孔頂端上之線路重佈層(Redistribution layer,RDL)，令該矽穿孔之底端藉由導電墊電性結合間距較大之封裝基板之覆晶焊墊，而該線路重佈層之最上層線路具有電極墊，以藉由焊錫凸塊電性結合間距較小之半導體晶片之電性連接墊(I/O接腳)，再形成封裝膠體，使該封裝基板可結合具有高佈線密度電性連接墊之半導體晶片，而達到整合高佈線 密度之半導體晶片之目的。這樣的技術被廣泛的應用於業界中，如我國發明專利第093132237號、第099143617號以及中國發明專利第200910130333.5號及201210592167.2號等專利前案中。
而現有的中介層其製造方法，3D IC的關鍵製程以矽穿孔(TSV)技術最具代表性，相關步驟係如第一圖所示，其包括在晶圓上鑽孔(以蝕刻或雷射技術)、填入導電材料形成導電通道、黏貼載板(以黏貼或靜電吸附於玻璃載板上)、晶圓薄化(以化學機械研磨法)、形成線路重佈層(以濺鍍、蝕刻)及載板解離等。由於受到半導體晶片的線路微細化與接觸數目增加的影響，業界對中介層的未來需求包含厚度越薄越好、接腳的密度越高越好(Pitch越小越好)、以及導線越細越好(Line/Space越小越好)。如此對於晶圓基板上的鑽孔而言，難度也就越來越高，其孔徑、孔距及孔位的精準度就面臨極大的挑戰，同時鑽孔加工會造成晶圓基板的結構破壞、裂痕，甚至在後續製程中因加熱或加壓而破裂，造成其不良率的提升。再者，為了讓原本厚度大約600~700微米的晶圓基板，能降低厚度到25~200微米，會採用化學機械研磨法對晶圓基板的背面進行研磨，以降低其厚度，由於需要移除相當厚度的晶圓基板，因此會耗費相當長的時間；並且，也可能會造成研磨後的晶圓基板，產生局部或整體厚度不均的缺陷，或是造成晶圓邊緣損傷等問題，而導致產品良率率降低。
此外，由於研磨後的晶圓基板相當薄，而會有翹曲(Warpage)的現象產生，因此後續要對薄化的晶圓基板進行加工也相對困難，發生晶圓基板破片的機率大增。在現有技術中， 會在薄化研磨前採用暫時性貼合(Temporary Bonding)的技術，透過黏膠(例如UV Tape、UV光固化解膠膜、UV硬化型液體黏合劑)或是靜電吸附的方式，將薄化後的晶圓基板貼附於一載板(如玻璃)上再進行加工，如此可藉由載板的承載來提供晶圓基板足夠的支撐。但即便如此，如果研磨後的晶圓基板厚度過薄，仍然容易在後續的解離或製程中發生破裂。並且，由於所使用的黏膠只能耐受攝氏200度左右的溫度，因此無法在高溫爐管中加工，也無法進行高溫回火的製程。再加上彼此黏貼的晶圓基板與載具並非一體成形、或貼合密合性不佳(如有氣泡)，在溫度較高的環境中也容易發生爆裂。同時在載板移除後，因為穿透矽穿孔中介層是容易碎裂的，故後續的覆晶接合工藝變為困難的，且許多穿透矽穿孔中介層因為毀壞而損失。
由此可見，上述現有的穿孔式的中介層不論係在製造上、結構上與使用上，顯然仍存在有諸多的不便與缺陷，而亟待加以進一步改良。
緣是，為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成。因此，本發明人乃針對現有中介層所面臨的問題深入探討，並藉由多年從事相關產業的研發與製造經驗，經不斷努力的改良與試作，終於成功開發出一種不採用晶圓基板的半導體裝置之中介層製作方法，藉以能有效的解決現有者因需使用矽穿孔之晶圓基板所衍生的不便與困擾。
因此，本發明之主要目的係在提供一種無晶圓基板 的半導體裝置之中介層製造方法，藉以能不需使用矽穿孔技術，即可形成中介層之導電通道，使導電通道更微細化，大幅提高其接腳的數量與密度。
又，本發明之次一主要目的係在提供一種可機動調整厚度的半導體裝置之中介層製造方法，其能控制中介層的厚度，且可配合廠商需求機動性的調整中介層的厚薄及電極圖形(Pattern)的設計。
另，本發明之再一主要目的係在提供一種製造良率高的半導體裝置之中介層製造方法，其無需如習式者以穿孔方式形成導電通道，也不需以研磨方式來薄化，可以簡化設備與製程，大幅降低其製造與建廠的成本。
再者，本發明之另一主要目的係在提供一種可減少製程損失的半導體裝置之中介層製造方法，其可以避免中介層發生如習式者因為鑽孔或研磨產生的應力所造成的變形或碎裂，因此可於在高溫爐管中加工，也能進行高溫回火的製程，故後續的覆晶接合加工變的較簡單，使中介層不致因後續製程而毀壞。
基於此，本發明主要係透過下列的技術手段，來具體實現前述之目的及功效，其包含有：a、一提供載板之步驟，該透光之載板的透光率可達60%以上，且該載板之厚度為300μm~950μm，又該載板係以6英吋~18英吋之圓形盤體為主；b、一形成緩衝層於載板上表面之步驟；c、一形成導電通道於緩衝層上之步驟，該導電通道包含複數形成於緩衝層之導電墊及形成於各該導電墊上之內 導線；d、一形成絕緣隔離層於緩衝層上之步驟，形成一絕緣隔離層於該緩衝層上並填充於相鄰的導電通道之導電墊與內導線之間，其中該絕緣隔離層曝露出該內導線的上表面；e、一形成線路重佈層之步驟，於絕緣隔離層上表面形成一層或一層以上之線路重佈層，各該線路重佈層包含複數電性連接導電通路內導線上表面之導線圖案、一覆蓋於導線圖案與絕緣隔離層表面之介電層及複數形成於介電層上且曝露出部份導線圖案之內缺口；f、一形成電極通道於線路重佈層表面之步驟，形成一電極通道於最上層之線路重佈層的上表面，該電極通道包含複數經由該線路重佈層的各該內缺口電性連結其導線圖案之電極墊，且各該電極墊的上表面並曝露於線路重佈層的介電層表面上；以及g、一使載板脫離之步驟，對該載板上之緩衝層以熱化或汽化之技術，讓該緩衝層解離，使該絕緣隔離層與導電通道之導電墊由該載板上表面脫離。
藉此，透過上述具體技術手段的實現，本發明係於載板上預先形成導電通路後，利用沉積或塗佈之技術形成絕緣隔離層，使本發明之中介層不具有晶圓、玻璃或有機層，而能不需如習知技術使用穿孔的技術，即可形成中介層之導電通道，使導電通道更精準、更微細化，大幅提高其接腳的數量與密度，同時無需如習知技術者透過化學機械研磨來薄化中介層，因此可完全省下研磨程序的工時，而提高中介層的生產速度，且本發明可使 後續加工更為簡單，使中介層不致因鑽孔、研磨加工造成結構的破壞、裂痕，減少中介層於後續製程中因加熱或加壓而破裂的現象，可有效的提高良率，並降低製造成本。
為使 貴審查委員能進一步了解本發明的構成、特徵及其他目的，以下乃舉本發明之較佳實施例，並配合圖式詳細說明如後，同時讓熟悉該項技術領域者能夠具體實施。
(S01)‧‧‧提供載板
(S02)‧‧‧形成緩衝層於載板上表面
(S03)‧‧‧形成導電通道於緩衝層上
(S04)‧‧‧形成絕緣隔離層於緩衝層
(S05)‧‧‧形成線路重佈層
(S06)‧‧‧形成電極通道於線路重佈層表面
(S07)‧‧‧使載板脫離
(10)‧‧‧載板
(20)‧‧‧緩衝層
(30)‧‧‧導電通路
(31)‧‧‧導電墊
(32)‧‧‧內導線
(40)‧‧‧絕緣隔離層
(50)‧‧‧線路重佈層
(51)‧‧‧導線圖案
(52)‧‧‧介電層
(53)‧‧‧內缺口
(60)‧‧‧電極通道
(61)‧‧‧電極墊
(80)‧‧‧印刷電路板
(90)‧‧‧半導體晶片
第一圖：現有中介層於製作過程中的橫截面結構示意圖。
第二圖：顯示本發明所提供中介層製造方法的製作流程示意圖；以及第三圖~第八圖：顯示本發明製作中介層其各個過程中的橫截面結構示意圖。
第九圖：顯示依本發明製造方法完成之中介層的橫截面結構示意圖。
本發明係一種半導體裝置之中介層製造方法，以下藉由特定的具體實施形態說明本發明之技術內容，使熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之優點與功效。然本發明亦可藉由其他不同的具體實施形態加以施行或應用。因此隨附圖例之本發明的具體實施例及其構件中，所有關於前與後、左與右、頂部與底部、上部與下部、以及水平與垂直的參考，僅用於方便進行描述，並非限制本發明，亦非將其構件限制於任何位置或空間方向。圖式與說明書中所指定的尺寸，當可 在不離開本發明之申請專利範圍內，根據本發明之具體實施例的設計與需求而進行變化。
至於本發明之半導體裝置之中介層製造方法的製造流程，則係如第二圖所揭示者，其包含有一提供載板(S01)、一形成緩衝層於載板上表面(S02)、一形成導電通道於緩衝層上(S03)、一形成絕緣隔離層於緩衝層上(S04)、一形成線路重佈層(S05)、一形成電極通道於線路重佈層表面(S06)、以及一使載板脫離(S07)。從而形成一無晶圓基板的半導體裝置之中介層；而各製造步驟之詳細內容係如下所述，請同時參照第三圖~第八圖，此部份圖式顯示了本發明於製作無晶圓基板的中介層製程中各步驟的結構橫截面圖。
(a)、進行提供載板(S01)之步驟：係預先準備一表面可供形成陶瓷光學膜、金屬薄膜或是非金屬薄膜之載板(10)，在本發明的一較佳實施例中，該載板(10)可以是選自透光材質，該透光之載板(10)的透光率可達60%以上，本發明透光之載板(10)係選用透光率達90%以上的石英玻璃、硼矽玻璃、鈉矽玻璃或藍寶石玻璃為較佳實施例，且該載板(10)之厚度為300μm~950μm，本發明載板(10)係選用600μm~750μm為較佳實施例，又該載板(10)係以6英吋~18英吋之圓形盤體為主，本發明載板(10)係選用8英吋或12英吋之圓形盤體為較佳實施例；(b)、進行形成緩衝層於載板上表面(S02)之步驟：如第三圖所示，於該載板(10)之其中一表面形成有一緩衝 層(20)，該緩衝層(20)可被選擇性熱化或汽化解離，例如雷射光，又該緩衝層(20)的材料可以選擇自陶瓷光學膜、金屬薄膜或是非金屬薄膜。在陶瓷光學膜的部份實施例中，可選擇氮化鎵(GaN)、氮化鋁(AlN)、氧化鋁(AlO)或氧化鋅(ZnO)等陶瓷光學膜來構成緩衝層(20)；或是在非金屬薄膜的部份實施例中，可以選擇諸如氮化矽(SixNx)、氧化矽(SixOx)、矽(Si)或碳化矽(SiC)等非金屬膜來構成緩衝層(20)。又或在金屬薄膜的部份實施例中，則可選擇鈦(Ti)、鎢化鈦(TiW)、鎳(Ni)、鋁(Al)、銅(Cu)、金(Au)、銀(Ag)等材料金屬薄膜來構成緩衝層(20)，且該緩衝層(20)之厚度係以300~4000Å(埃)為較佳實施例；(c)、進行形成導電通道於緩衝層上(S03)之步驟：如第四圖所示，於緩衝層(20)的上表面形成有複數之導電墊(31)，供透過錫球焊點電性結合間距較大的封裝基板(Substrate)或印刷電路板(PCB)之覆晶焊墊，並且於各該導電墊(31)上表面形成形成有一內導線(32)，該形成於導電墊(31)上表面的內導線(32)具有柱狀結構，可做為如現有玻璃通孔連線(TGV,Through Glass Via)、矽通孔連線(TSV,Through Silicon Via)或是有機層通孔連線(TOV,Through Organic Via)之功能使用，而使各該導電墊(31)與對應之內導線(32)分別形成一導電通路(30)；(d)、進行形成絕緣隔離層於緩衝層(S04)上之步驟：請參見第五圖，接著形成一絕緣隔離層(40)於該緩衝層(20)上，該絕緣隔離層(40)並填充於相鄰的導電通路(30) 之相鄰導電墊(31)與相鄰內導線(32)之間，且所形成的絕緣隔離層(40)並未覆蓋住各該導電通路(30)之內導線(32)上表面，所以內導線(32)的上表面會曝露出來。在部份實施例中，該絕緣隔離層(40)的材料與相關製程，可根據製造者的需求加以變化，例如可選擇介電材料(Dielectric)、鈍化材料(Passivation Material)或是感光性絕緣高分子材料(Photosensitive Isolation polymer)等半導體材料來製作絕緣隔離層(40)。在一實施例中，當絕緣隔離層(40)選擇由矽材料構成時，所述形成絕緣隔離層(40)的步驟，更包括沉積一矽層於前述緩衝層(20)與導電通路(30)之上，接著再採用諸如化學機械研磨法，研磨矽層直到導電通路(30)的內導線(32)上表面曝露出來為止。在此實施例中，所製作連通該矽層的內導線(32)，即可做為如現有矽通孔連線(TSV)使用。在另一實施例中，當絕緣隔離層(40)選擇由玻璃材料構成時，所述形成絕緣隔離層(40)的步驟，更包括塗佈一玻璃層於緩衝層(20)上表面，並使玻璃層填充於相鄰導電通路(30)的內導線(32)與導電墊(31)之間，其中玻璃層並會曝露出內導線(32)上表面。在此實施例中，所製作貫通玻璃層的內導線(32)，可做為如現有的玻璃通孔連線(TGV)使用。在另一實施例中，當絕緣隔離層(40)選擇由有機材料構成時，所述形成絕緣隔離層(40)的步驟，更包括塗佈有機材料層於緩衝層(20)上表面，並填充於相鄰導電通路(30)的內導線(32)與導電墊(31)之間，其中有機材料層曝露出內導線(32)上表面。在此實施例中，所製作貫通有機材料層的內導線(32)，可做為如現有的有機層通孔連線(TOV,Through Organic Via)使用；(e)、進行形成線路重佈層(S05)之步驟：請參見第六圖，接著利用線路重佈製程(RDL,redistribution layer)之技術，形成一層或一層以上之線路重佈層(50)，各線路重佈層(50)包含一電性連接導電通路(30)內導線(32)上表面之導線圖案(51)、一覆蓋於導線圖案(51)與絕緣隔離層(40)表面之介電層(52)及複數曝露出部份導線圖案(51)之內缺口(53)，供電性連結前述導電通路(30)與之後的步驟(f)所形成之一電極通道(60)(如第七圖所示)，其中最接近電極通道(60)之線路重佈層(50)的介電層(52)可以是一介電防護材料，例如介電材料(Dielectric)、鈍化材料(Passivation Material)或是感光性絕緣高分子材料(Photosensitive Isolation polymer)等。如第六圖之(A)~(C)所示，本發明較佳實施例可形成三層之線路重佈層(50)，其被分別定義為第一線路重佈層(50A)、第二線路重佈層(50B)與第三線路重佈層(50C)，其中該第一線路重佈層(50A)包含形成於絕緣隔離層(40)上表面之導線圖案(51A)，以連結導電通路(30)之內導線(32)。再形成一介電層(52A)於絕緣隔離層(40)上，以覆蓋絕緣隔離層(40)與導線圖案(51A)，並且形成對應導線圖案(51A)之內缺口(53A)於介電層(52A)上，以曝露出部份導線圖案(51A)，供另一線路重佈層(50)(如第六圖之(B)、(C)所示)或一電極通道(60)連接(如第七圖所示)。而如第六圖之(B)所示，在製作完第一線路重佈層(50A)之介電層(52A)後；接著，進行第二次重分佈製程(RDL)，在第一線路重佈層(50A)上形 成第二線路重佈層(50B)，該第二線路重佈層(50B)之導線圖案(51B)於第一線路重佈層(50A)的介電層(52A)上，並經由第一線路重佈層(50A)的內缺口(53A)(如第六圖之(A)所示)電性連結於第一線路重佈層(50A)的導線圖案(51A)，隨後再形成第二線路重佈層(50B)之介電層(52B)於其導線圖案(51B)上，第二線路重佈層(50B)並且形成複數內缺口(53B)於其介電層(52B)上，以曝露出部份第二線路重佈層(50B)之導線圖案(51B)，供另一線路重佈層(50)(如第六圖之(C)所示)或一電極通道(60)連接(如第七圖所示)。之後，進行第三次重分佈製程(RDL)，在第二線路重佈層(50B)上形成第三線路重佈層(50C)，該第三線路重佈層(50C)之導線圖案(51C)於第二線路重佈層(50B)的介電層(52B)上，並經由第二線路重佈層(50B)的內缺口(53B)(如第六圖之(B)所示)電性連結於第二線路重佈層(50B)的導線圖案(51B)，隨後再形成第三線路重佈層(50C)之介電層(52C)於其導線圖案(51C)上，第三線路重佈層(50C)並且形成複數內缺口(53C)於其介電層(52C)上，以曝露出部份第三線路重佈層(50C)之導線圖案(51C)。要特別說明的是，上述的重分佈製程的次數，可視需求加以調整。隨著不同的封裝規格，可製作數目更多的線路重佈層(50)；步驟(f)、進行形成電極通道於線路重佈層表面(S06)之步驟：請參見第七圖，隨後形成一電極通道(60)於最上層線路重佈層(50)的上表面，該電極通道(60)並具有複數經由該線路重佈層(50)的各該內缺口(53)電性連結其導線圖 案(51)之電極墊(61)，同時各該電極墊(61)的上表面並曝露於線路重佈層(50)的介電層(52)表面上，此處的電極墊(61)在後續的封裝程序中，可以藉由焊錫凸塊電性結合間距較小之半導體晶片之電性連接墊(I/O接腳)。而在本發明之較佳實施例中，該電極通道(60)係於第三線路重佈層(50C)介電層(52C)上的各該內缺口(53C)上形成有一電極墊(61)，且各該電極墊(61)並與第三線路重佈層(50C)的導線圖案(51)電性連結，同時各該電極墊(61)的上表面並曝露於第三線路重佈層(50C)的介電層(52C)表面上，供與半導體晶片之電性連接墊(I/O接腳)產生電性連接；以及步驟(g)、進行使載板脫離(S07)之步驟：在製作完電極通道(60)之電極墊(61)後，可根據緩衝層(20)的材料與相關製程，選擇對應的解離技術，例如以加熱熱化或雷射光照射汽化的方式解離緩衝層(20)，使載板(10)能與絕緣隔離層(40)及導電通路(30)的導電墊(31)下表面分離，而形成一中介層結構，如第九圖所示。在本發明的部份實施例中，該載板(10)係選自透光的載板(10)，其係如第八圖所示，由該透光之載板(10)的下表面，以雷射光照射載板(10)並穿透至該緩衝層(20)，讓該緩衝層(20)汽化解離，而使絕緣隔離層(40)與導電通路(30)的導電墊(31)由該透光之載板(10)上表面脫離，亦即使所製作的中介層由該透光之載板(10)上脫離，如第九圖所示。而此處所使用的雷射，可以選擇自深紫外光雷射(DUV Laser)、紫外光雷射(UV Laser)、可見光雷射或紅外光雷射(IR Laser)。由於載板(10)具有透光性，雷射光可穿越 透光之載板(10)，而照射於緩衝層(20)上，讓緩衝層(20)發生汽化解離。值得注意的是，隨著該透光之載板(10)的材料不同，所選擇用來解離緩衝層(20)的雷射光亦有所變化，例如：當透光之載板(10)由石英玻璃或藍寶石玻璃所構成，可採用深紫外光雷射(DUV)、紫外光雷射(UV)、可見光雷射或紅外光雷射(IR)。當透光之載板(10)由硼矽玻璃或鈉矽玻璃所構成，可採用紫外光雷射(UV)、可見光雷射或紅外光雷射(IR)。當透光之載板(10)由矽基板或碳化矽基板構成，可採用紅外光雷射(IR)。再者，隨著緩衝層(20)材料的不同，可選擇合適的雷射光來提升汽化解離緩衝層(20)的效果，例如：當緩衝層20由諸如氮化鎵(GaN)、氮化鋁(AlN)、氧化鋁(AlO)或氧化鋅(ZnO)等陶瓷光學膜所構成時，可選擇深紫外光雷射(DUV)。當緩衝層(20)由諸如鈦(Ti)、鎢化鈦(TiW)、鎳(Ni)、鋁(Al)、銅(Cu)、金(Au)或銀(Ag)等金屬膜所構成時，可選擇深紫外光雷射(DUV)或紫外光雷射(UV)。至於，當緩衝層(20)由諸如矽(Si)、碳化矽(SiC)、氮化矽(SixNx)或氧化矽(SixOx)等非金屬膜所構成時，可選擇深紫外光雷射(DUV)或紫外光雷射(UV)。而在一較佳實施例中，該透光之載板(10)選擇由石英玻璃或藍寶石玻璃所構成，相較於硼矽玻璃或鈉矽玻璃，該石英玻璃或藍寶石玻璃具有高硬度、高透光率、耐高溫、耐強酸鹼的特性，因此可運用在高溫製程中。又在一較佳實施例中，該透光之載板(10)選擇由石英玻璃所構成，相較於硼矽玻璃或鈉矽玻璃，石英玻璃具有更好的透光率，當雷射光波長小於300奈米時，仍可有效的穿透石英玻璃，照射於緩衝 層(20)上而達到汽化解離的效果。特別是，當緩衝層(20)由氮化鋁所構成時，由於其透光特性，需要以深紫外光雷射(DUV)來進行汽化解離，因此會選擇透光率較好的石英玻璃來構成透光之載板(10)。另在一較佳實施例中，該緩衝層(20)的材料為鈦金屬。相較於氮化鋁，鈦之金屬薄膜的製作較為容易，並且只要使用紫外光雷射(UV)來照射就能汽化解離。由於汽化解離鈦之金屬薄膜所需的功率很低，因此使用鈦金屬來構成緩衝層(20)，除了能縮短製程時間外，還能有效降低熱效應。
最後，請參見第九圖，此圖顯示了根據本發明製造方法所製作的中介層的橫截面結構。如同上述，位於中介層下表面的導電通路(30)之導電墊(31)以及上表面的電極通道(60)之電極墊(61)，在後續封裝程序中，可分別電性結合間距較大的封裝基板(Substrate)或印刷電路板(80)之覆晶焊墊以及藉由電性結合間距較小的半導體晶片(90)之電性連接墊。並且可透過各該線路重佈層(50)之導線圖案(51)，使該封裝基板可結合具有高佈線密度電性連接墊之半導體晶片，而達到整合高佈線密度之半導體晶片之目的。
綜上所述，本發明所提供的無晶圓基板的半導體裝置之中介層製造方法，具有相當多的優點，從而增加產品的附加價值，並提升其經濟效益。
首先，本發明係於載板(10)上預先形成導電通路(30)後，利用沉積或塗佈之技術形成絕緣隔離層(40)，使本發明之中介層不具有晶圓基板、玻璃或有機層，而能不需如習知技術使用矽穿孔、玻璃穿孔或有機層穿孔的技術，即可形成中介 層之導電通道，使導電通道更精準、更微細化，大幅提高其接腳的數量與密度。同時本發明之中介層不致因鑽孔加工造成結構的破壞、裂痕，減少中介層於後續製程中因加熱或加壓而破裂，可有效的提高良率。
其次，本發明係於主要係以半導體製程來完成，相較於研磨薄化與薄化翹曲的現象，本發明可使後續加工更為簡單，減少發生破片的機率，並且克服現有者局部或整體厚度不均的缺陷，進一步提高產品良率。
再者，本發明之絕緣隔離層(40)係利用沉積或塗佈之技術形成，無需如習知技術者透過化學機械研磨薄化晶圓基板的方式，本發明的方法可免掉研磨減薄的程序，因此可完全省下研磨程序的工時，而提高中介層的生產速度。
其次，由於本發明無晶圓基板的中介層，是直接在承載的透光載板上從無到有加工生產出來，因此能隨著生產者的規格需求，製作厚度更薄且應力更低的超薄型中介層。同時可控制中介層的厚度，而能配合廠商需求機動性的調整中介層的厚薄及電極圖形(Pattern)的設計
另，相較於習知技術中需研磨去除晶圓基板相當厚度的材料，本案顯然具有更加環保並且節省材料成本的優勢。特別是，本發明中的透光載板可以重復使用，因此能更進一步的降低生產成本。更甚者，由於本發明無需如習式者以穿孔方式形成導電通道，也不需以研磨方式來薄化，不僅可大幅縮短作業時間，且可以簡化設備與製程，進一步降低其製造與建廠的成本
更進一步而言，本發明可以避免中介層發生如習式 者因為鑽孔或研磨產生的應力所造成的變形或碎裂，因此可於在高溫爐管中加工，也能進行高溫回火的製程，故後續的覆晶接合加工變的較簡單，使中介層不致因後續製程而毀壞或損失。
藉此，可以理解到本發明為一創意極佳之創作，除了有效解決習式者所面臨的問題，更大幅增進功效，且在相同的技術領域中未見相同或近似的產品創作或公開使用，同時具有功效的增進，故本發明已符合發明專利有關「新穎性」與「進步性」的要件，乃依法提出申請發明專利。
(S01)‧‧‧提供載板
(S02)‧‧‧形成緩衝層於載板上表面
(S03)‧‧‧形成導電通道於緩衝層上
(S04)‧‧‧形成絕緣隔離層於緩衝層
(S05)‧‧‧形成線路重佈層
(S06)‧‧‧形成電極通道於線路重佈層表面
(S07)‧‧‧使載板脫離

Claims (7)

  1. 一種半導體裝置之中介層製造方法，其至少包含下列步驟：a、一提供載板之步驟，係選自具透光性之載板，該透光之載板的透光率可達60%以上，且該載板之厚度為300μm~950μm，又該載板係以6英吋~18英吋之圓形盤體為主；b、一形成緩衝層於載板上表面之步驟，係選自金屬薄膜；c、一形成導電通道於緩衝層上之步驟，該導電通道包含複數形成於緩衝層之導電墊及形成於各該導電墊上之內導線；d、一形成絕緣隔離層於緩衝層上之步驟，形成一絕緣隔離層於該緩衝層上並填充於相鄰的導電通道之導電墊與內導線之間，其中該絕緣隔離層曝露出該內導線的上表面；e、一形成線路重佈層之步驟，於絕緣隔離層上表面形成一層或一層以上之線路重佈層，各該線路重佈層包含複數電性連接導電通路內導線上表面之導線圖案、一覆蓋於導線圖案與絕緣隔離層表面之介電層及複數形成於介電層上且曝露出部份導線圖案之內缺口；f、一形成電極通道於線路重佈層表面之步驟，形成一電極通道於最上層之線路重佈層的上表面，該電極通道包含複數經由該線路重佈層的各該內缺口電性連結其導線圖案之電極墊，且各該電極墊的上表面並曝露於線路重佈層的介電層表面上；以及g、一使載板脫離之步驟，對該載板上之緩衝層以雷射照射汽 化之技術，讓該緩衝層解離，使該絕緣隔離層與導電通道之導電墊由該載板上表面脫離。
  2. 如申請專利範圍第1項所述之半導體裝置之中介層製造方法，其中該透光之載板可以是透光率達90%以上之石英玻璃、硼矽玻璃、鈉矽玻璃或藍寶石玻璃，且該載板的厚度為600μm~750μm，又該緩衝層之厚度為300~4000Å(埃)。
  3. 如申請專利範圍第1項所述無晶圓基板中介層的製作方法，其中該絕緣隔離層的材料可選擇介電材料、鈍化材料或是感光性絕緣高分子材料。
  4. 如申請專利範圍第1項所述無晶圓基板中介層的製作方法，其中該雷射可以選擇自深紫外光雷射(DUV Laser)、紫外光雷射(UV Laser)、可見光雷射或紅外光雷射(IR Laser)。
  5. 如申請專利範圍第1項所述無晶圓基板中介層的製作方法，其中該形成絕緣隔離層於緩衝層上之步驟，更包括沉積一矽層於該緩衝層上表面、並填充於該相鄰導電通道之導電墊與內導線之間，其中該絕緣隔離層曝露出該內導線的上表面。
  6. 如申請專利範圍第1項所述無晶圓基板中介層的製作方法，其中該形成絕緣隔離層於緩衝層上之步驟，更包括塗佈一玻璃層於該緩衝層上表面、並填充於相鄰導電通道之導電墊與內導線之間，其中該絕緣隔離層曝露出該內導線的上表面。
  7. 如申請專利範圍第1項所述無晶圓基板中介層的製作方法，其中該形成絕緣隔離層於緩衝層上之步驟，更包括塗佈一有機材料層於該緩衝層上表面、並填充於相鄰導電通道之導電 墊與內導線之間，其中該絕緣隔離層曝露出該內導線的上表面。
TW105113194A 2016-04-28 2016-04-28 半導體裝置之中介層製造方法 TWI689996B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105113194A TWI689996B (zh) 2016-04-28 2016-04-28 半導體裝置之中介層製造方法
CN201710294892.4A CN107424979A (zh) 2016-04-28 2017-04-28 半导体装置的中介层制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113194A TWI689996B (zh) 2016-04-28 2016-04-28 半導體裝置之中介層製造方法

Publications (2)

Publication Number Publication Date
TW201738974A TW201738974A (zh) 2017-11-01
TWI689996B true TWI689996B (zh) 2020-04-01

Family

ID=60424362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113194A TWI689996B (zh) 2016-04-28 2016-04-28 半導體裝置之中介層製造方法

Country Status (2)

Country Link
CN (1) CN107424979A (zh)
TW (1) TWI689996B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821085B (zh) * 2022-12-27 2023-11-01 宸寰科技有限公司 電子元件之中介層製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109824367A (zh) * 2019-02-21 2019-05-31 国网河南省电力公司社旗县供电公司 一种碳化硅基复合电路板及其制备方法
CN111128751B (zh) * 2019-10-25 2022-02-25 桂林电子科技大学 中介层的制造方法
CN115332215B (zh) * 2022-10-14 2023-03-24 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150145142A1 (en) * 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539046C (zh) * 2001-07-16 2009-09-09 株式会社半导体能源研究所 半导体器件及剥离方法以及半导体器件的制造方法
JP4439001B2 (ja) * 2005-01-07 2010-03-24 日本電気株式会社 層形成用基板、配線基板及びその製造方法、並びに半導体装置の製造方法
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ
KR20160064031A (ko) * 2014-11-27 2016-06-07 어드밴스 프로세스 인테그레이트 테크놀로지 리미티드 웨이퍼 기판을 사용하지 않는 인터포저층의 제작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150145142A1 (en) * 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI821085B (zh) * 2022-12-27 2023-11-01 宸寰科技有限公司 電子元件之中介層製造方法

Also Published As

Publication number Publication date
CN107424979A (zh) 2017-12-01
TW201738974A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
US11004809B2 (en) Chip package with antenna element
TWI476888B (zh) 嵌埋穿孔中介層之封裝基板及其製法
TWI450363B (zh) 積體電路結構的形成方法
TWI405321B (zh) 三維多層堆疊半導體結構及其製造方法
TWI502705B (zh) 晶片封裝體及其製造方法
TWI496270B (zh) 半導體封裝件及其製法
TWI517322B (zh) 半導體元件及其製作方法
TWI689996B (zh) 半導體裝置之中介層製造方法
TWI543323B (zh) 中介板及其製法
WO2011108327A1 (ja) 再配列ウェーハの製造方法および半導体装置の製造方法
TW201507075A (zh) 半導體封裝件及其製法
TW201640590A (zh) 電子封裝件及其製法
TWI574333B (zh) 電子封裝件及其製法
TWI567894B (zh) 晶片封裝
TWM531651U (zh) 無基板中介層及應用彼之半導體裝置
CN105655309B (zh) 无晶片基材的中介层的制作方法
WO2024045731A1 (zh) 一种三维封装结构及其制备方法
TWI566364B (zh) 半導體封裝件及其製法
CN106373939B (zh) 一种封装基板的结构及其封装方法
TW201739011A (zh) 無基板中介層及應用彼之半導體裝置
US20160155651A1 (en) Method of forming waferless interposer
CN114724967A (zh) 一种具有tsv的异构芯片封装结构的封装方法
TWI730629B (zh) 封裝結構及其形成方法
TWI508157B (zh) 半導體結構及其製法
TW201417225A (zh) 封裝基板及其製法