CN103904056A - 一种PoP封装结构及制造工艺 - Google Patents
一种PoP封装结构及制造工艺 Download PDFInfo
- Publication number
- CN103904056A CN103904056A CN201410129743.9A CN201410129743A CN103904056A CN 103904056 A CN103904056 A CN 103904056A CN 201410129743 A CN201410129743 A CN 201410129743A CN 103904056 A CN103904056 A CN 103904056A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- encapsulating structure
- capsulation material
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005516 engineering process Methods 0.000 title abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 125
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 99
- 239000000463 material Substances 0.000 claims description 42
- 239000012790 adhesive layer Substances 0.000 claims description 17
- 238000005538 encapsulation Methods 0.000 claims description 14
- 238000010992 reflux Methods 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 5
- 241001233242 Lontra Species 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000007306 turnover Effects 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 239000005022 packaging material Substances 0.000 abstract description 2
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 238000007747 plating Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005611 electricity Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种PoP封装结构及制造工艺，特征是，在扇出型封装单元制作时，采用芯片面朝下的工艺流程，通过在载片上先制作一层金属层，然后芯片面朝下贴放于金属层的开槽内，从而增强扇出型晶圆级封装的刚性和热胀系数，使得整个晶圆的翘曲以及因塑封料涨缩引起的滑移、错位等得到控制。塑封以后在背面开孔，填充金属，形成金属柱与金属层形成电互连，并且在金属柱上端制作RDL层（再布线层），最后制作UBM、置球，形成单颗扇出型封装单元体。这样的封装单元可以通过封装单元背面的电极和其它封装体连接，形成多层PoP封装。
Description
技术领域
本发明涉及一种PoP封装结构及制造工艺，属于半导体封装技术领域。
背景技术
作为目前封装高密集成的主要方式，PoP（package on package，层叠封装）得到越来越多的重视。芯片的堆叠是提高电子封装高密化的主要途径之间，PoP设计已经在业界得到比较广泛的开发和应用。但是，采用塑封（molding）工艺的扇出型封装的PoP解决方案在翘曲（warpage）控制方面非常困难，翘曲会导致电气连接断开，半导体元件无法正常运行。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种PoP封装结构及制造工艺，有效改善翘曲，简单易行。
按照本发明提供的技术方案，所述PoP封装结构，包括上层封装结构和下层封装结构；其特征是：所述上层封装结构和下层封装结构为扇出型封装单元体，所述扇出型封装单元体包括塑封材料，在塑封材料中部设置芯片，芯片的正面与塑封材料的正面平齐，在芯片的正面设置第一金属电极和第二金属电极；在所述塑封材料中设置金属层和金属柱，金属层的第一表面与塑封材料的正面平齐，金属层的第二表面与金属柱的第一表面连接，金属柱的第二表面与塑封材料的背面平齐；在所述塑封材料的正面设置第一介电层，在第一介电层中设置再布线金属走线层，再布线金属走线层与第一金属电极和第二金属电极形成电连接；在所述第一介电层上设置凸点下金属层，凸点下金属层的一端与布线金属走线层连接，凸点下金属层的另一端置焊球；所述上层封装结构通过焊球与下层封装结构形成连接，下层封装结构的塑封材料内金属柱的设置位置及数量与上层封装结构的焊球相对应。
在所述塑封材料的背面还可以设置第二介电层，在第二介电层中制作背面凸点下金属层和背面再布线金属走线层，背面凸点下金属层通过背面再布线金属走线层和金属柱形成电互联。
所述PoP封装结构的制造工艺，其特征是，采用以下步骤：
（1）准备载体圆片，在载体圆片的上表面涂覆第一粘胶层，并制作金属层，在金属层上制作通孔，裸露出载体圆片的上表面；在金属层的通孔底部涂覆第二粘胶层，将芯片的正面朝下粘贴于载体圆片上；
（2）将金属层、芯片塑封于塑封材料中；
（3）在塑封材料上制作通孔，裸露出金属层的上表面；在得到的通孔内制作金属柱；
（4）去除载体圆片，清洗去除第一粘胶层和第二粘胶层，裸露出芯片的正面，上下翻转180度，将芯片的正面朝上；
（5）在步骤（4）得到的塑封材料的正面涂覆第一介电层，在第一介电层上形成图形开口，并实现第一金属电极、第二金属电极单层或多层再布线金属走线，得到再布线金属走线层；
（6）在再布线金属走线层的上表面涂覆第一介电层并制作凸点下金属层；
（7）在凸点下金属层上植球回流，得到焊球凸点阵列；
（8）将两个单颗的扇出型芯片封装结构进行堆叠、回流，得到三维堆叠的PoP封装结构。
所述金属层采用溅射、沉积或电镀方法制成，或者采用金属箔/片或金属网板制成。
还包括对所述步骤（7）重构得到的圆片进行减薄、切割。
在步骤（6）完成后，步骤（7）植球回流操作之前还包括：将步骤（6）得到的圆片翻转180度，重复步骤（5）和（6），在塑封材料的背面制作第二介电层，在第二介电层上制作背面再布线金属走线层和背面凸点下金属层；然后再翻转180度进行步骤（7）的植球、回流操作。
本发明所述的PoP封装结构及制造工艺将扇出型封装应用于PoP封装结构，作为PoP封装结构中的封装单元，有效改善翘曲；并且简单易行；同时在PoP上下封装互连的部分，金属通孔的填充也更为容易。
附图说明
图1为所述IC圆片的示意图。
图2为所述IC圆片的切割示意图。
图3为所述IC圆片切割后的示意图。
图4为所述载体圆片上制作金属片的示意图。
图5为在所述金属层上制作通孔的示意图。
图6为在所述金属层的通孔底部粘贴芯片的示意图。
图7为将金属层、芯片塑封于塑封材料中的示意图。
图8为在塑封材料上制造通孔的示意图。
图9为得到金属柱的示意图。
图10为去除载体圆片和粘胶层的示意图。
图11为得到第一介电层的示意图。
图12为在第一介电层上得到图形开口的示意图。
图13为得到再布线金属走线层的示意图。
图14为得到凸点下金属层的示意图。
图15a为上层封装结构或下层封装结构的第一种实施例的示意图。
图15b为上层封装结构或下层封装结构的第二种实施例的示意图。
图15c为上层封装结构或下层封装结构的第三种实施例的示意图。
图15d为上层封装结构或下层封装结构的第四种实施例的示意图。
图16a为得到PoP封装结构的第一种实施例的示意图。
图16b为得到PoP封装结构的第二种实施例的示意图。
图中序号为：芯片100、IC圆片101、第一金属电极102a、第二金属电极102b、载片圆片201、第一粘胶层202、第二粘胶层202a、金属层203、塑封材料501、金属柱701、第一介电层901、第二介电层901a、图形开口1001、再布线金属走线层1101、背面再布线金属走线层1101a、凸点下金属层1201、背面凸点下金属层1201a、上层封装结构1300、下层封装结构1400、焊球1301。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图16a、图16b所示：所述PoP封装结构包括上层封装结构1300和下层封装结构1400，上层封装结构1300通过焊球1301与下层封装结构1400形成连接，焊球1301与下层封装结构1400形成电气连接；所述下层封装结构1400的塑封材料501内设置有与焊球1301形成电气连接的金属柱701，金属柱701的设置位置及数量与上层封装结构1300的焊球1301相对应；
如图15a、图15b、图15c所示，所述上层封装结构1300和下层封装结构1400为扇出型封装单元体，所述扇出型封装单元体包括塑封材料501，在塑封材料501中部设置芯片100，芯片100的正面100a与塑封材料501的正面501a平齐，在芯片100的正面100a设置第一金属电极102a和第二金属电极102b；在所述塑封材料501中设置金属层203和金属柱701，金属层203的第一表面203a与塑封材料501的正面501a平齐，金属层203的第二表面203b与金属柱701的第一表面701a连接，金属柱701的第二表面701b与塑封材料501的背面501b平齐；在所述塑封材料501的正面501a设置第一介电层901，在第一介电层901中设置再布线金属走线层1101，再布线金属走线层1101与第一金属电极102a和第二金属电极102b形成电连接；在所述第一介电层901上设置凸点下金属层（UBM）1201，凸点下金属层1201的一端与布线金属走线层1101连接，凸点下金属层1201的另一端置焊球1301；
如图15d所示，所述扇出型封装单元体还可以采用图15d所示的结构，在所述塑封材料501的背面501b还可以设置第二介电层901a，在第二介电层901a中制作背面凸点下金属层（UBM）1201a和背面再布线金属走线层1101a，背面凸点下金属层1201a通过背面再布线金属走线层1101a和金属柱701形成电互联。
所述PoP封装结构的制造工艺，采用以下步骤：
（1）如图1所示，取带有芯片电极的IC圆片101，将上述IC圆片101减薄并切割成单颗的芯片100（如图2、图3所示）；
（2）如图4所示，准备载体圆片201，在载体圆片201的上表面涂覆第一粘胶层202，并制作金属层203，金属层203采用溅射、沉积或电镀等方法制成，或者采用粘贴金属箔/片或金属网板的方式制成；
（3）如图5所示，在步骤（2）得到的金属层203上制作通孔，形状为方形或圆形，尺寸大小与芯片100的尺寸相关，裸露出载体圆片201的上表面（当采用整板时需要刻蚀通孔，并刷两次粘胶层；当采用预加工空的金属板/片时，不需要刻蚀通孔，刷1次粘胶层，依次粘贴金属板、芯片）；
（4）如图6所示，在步骤（3）得到的金属层203的通孔底部涂覆第二粘胶层202a，将芯片100的正面100a朝下粘贴于载体圆片201上；
（5）如图7所示，将步骤（4）中的金属层203、芯片100通过塑封材料501封成一个整体；
（6）如图8所示，在步骤（5）得到的塑封材料501上制作垂直通孔，裸露出金属层203的上表面；
（7）如图9所示，采用电镀、化学镀或溅射的方式在步骤（6）得到的通孔内填充导电材料，形成金属柱701；
（8）如图10所示，通过减薄、刻蚀等方法去除载体圆片201，清洗去除第一粘胶层202和第二粘胶层202a，裸露出芯片100的正面100a，上下翻转180度，芯片100的正面100a朝上；
（9）如图11～图13所示，在步骤（8）得到的塑封材料501的正面501a涂覆第一介电层901，通过电镀、化学镀或溅射的方式在第一介电层901的图形开口1001及其上表面制作单层或多层再布线金属走线层1101，再布线金属走线层1101用于连接第一金属电极102a、第二金属电极102b及凸点下金属层1201；
（10）如图14所示，在步骤（9）得到的再布线金属走线层1101的上表面涂覆第一介电层901，并用光学掩膜、刻蚀等方法得到凸点下金属层（UBM）1201；
（11）如图15a、图15b、图15c、图15d所示，在凸点下金属层1201上植球回流，得到焊球1301凸点阵列；
其中，步骤（3）在金属层203上制作通孔时，在金属层203上制作不同的通孔以形成图15a和图15b不同的金属层203结构；
步骤（10）制作凸点下金属层（UBM）1201时，可以根据具体需要制作相应数量，再在相应的凸点下金属层（UBM）1201上植球回流，以得到如图15b和图15c具有不同焊球数量的扇出型芯片封装结构；
或者在步骤（9）和（10）的操作完成后，即涂覆第一介电层901，第一介电层901上制作再布线金属走线层1101和凸点下金属层1201后；翻转180度，重复步骤（9）和（10），在塑封材料501的背面501b制作第二介电层901a，在第二介电层901a上制作背面再布线金属走线层1101a和背面凸点下金属层1201a；然后翻转进行步骤（11）的植球、回流操作，得到如图15d所示的扇出型芯片封装结构单元；
（12）对步骤（11）上述重构的圆片进行减薄、切割，形成单颗的扇出型芯片封装结构；对于如图15d所示的扇出型封装结构单元背面制作RDL层不需要进行减薄工艺；
（13）将两个得到单颗的扇出型芯片封装结构单元进行堆叠、回流，形成三维堆叠PoP封装结构。如图16a所示，是将图15c的扇出型芯片封装结构和图15b的扇出型芯片封装结构进行堆叠；如图16b所示，是将图15b的扇出型芯片封装结构和图15d的扇出型封装结构进行堆叠。
本发明在扇出型封装单元制作时，采用芯片面朝下的工艺流程，通过在载片（carrier wafer）制作金属层，然后芯片面朝下贴放于金属层的开槽内，从而增强扇出型晶圆级封装（fan out WLP）的刚性和热胀系数，使得整个晶圆（wafer）的翘曲（warpage）以及因塑封料（EMC）涨缩引起的滑移、错位（shift）得到控制。塑封（Molding）以后在背面开孔，填充金属，与之前金属层形成电互连，并且在金属柱上端制作RDL层（再布线层），最后制作UBM、置球，形成单颗扇出型封装单元体。这样的封装单元可以通过封装单元背面的电极和其它封装体连接，形成多层PoP封装。具体实例不一一赘述，与本专利相关的结构和技术均在本专利保护之列。
Claims (6)
1.一种PoP封装结构，包括上层封装结构（1300）和下层封装结构（1400）；其特征是：所述上层封装结构（1300）和下层封装结构（1400）为扇出型封装单元体，所述扇出型封装单元体包括塑封材料（501），在塑封材料（501）中部设置芯片（100），芯片（100）的正面（100a）与塑封材料（501）的正面（501a）平齐，在芯片（100）的正面（100a）设置第一金属电极（102a）和第二金属电极（102b）；在所述塑封材料（501）中设置金属层（203）和金属柱（701），金属层（203）的第一表面（203a）与塑封材料（501）的正面（501a）平齐，金属层（203）的第二表面（501b）与金属柱（701）的第一表面（701a）连接，金属柱（701）的第二表面（701b）与塑封材料（501）的背面（501b）平齐；在所述塑封材料（501）的正面（501a）设置第一介电层（901），在第一介电层（901）中设置再布线金属走线层（1101），再布线金属走线层（1101）与第一金属电极（102a）和第二金属电极（102b）形成电连接；在所述第一介电层（901）上设置凸点下金属层（1201），凸点下金属层（1201）的一端与布线金属走线层（1101）连接，凸点下金属层（1201）的另一端置焊球（1301）；所述上层封装结构（1300）通过焊球（1301）与下层封装结构（1400）形成连接，下层封装结构（1400）的塑封材料（501）内金属柱（701）的设置位置及数量与上层封装结构（1300）的焊球（1301）相对应。
2.如权利要求1所述的PoP封装结构，其特征是：在所述塑封材料（501）的背面（501b）还可以设置第二介电层（901a），在第二介电层（901a）中制作背面凸点下金属层（1201a）和背面再布线金属走线层（1101a），背面凸点下金属层（1201a）通过背面再布线金属走线层（1101a）和金属柱（701）形成电互联。
3.一种PoP封装结构的制造工艺，其特征是，采用以下步骤：
（1）准备载体圆片（201），在载体圆片（201）的上表面涂覆第一粘胶层（202），并制作金属层（203），在金属层（203）上制作通孔，裸露出载体圆片（201）的上表面；在金属层（203）的通孔底部涂覆第二粘胶层（202a），将芯片（100）的正面（100a）朝下粘贴于载体圆片（201）上；
（2）将金属层（203）、芯片（100）塑封于塑封材料（501）中；
（3）在塑封材料（501）上制作通孔，裸露出金属层（203）的上表面；在得到的通孔内制作金属柱（701）；
（4）去除载体圆片（201），清洗去除第一粘胶层（202）和第二粘胶层（202a），裸露出芯片（100）的正面（100a），上下翻转180度，将芯片（100）的正面（100a）朝上；
（5）在步骤（4）得到的塑封材料（501）的正面（501a）涂覆第一介电层（901），在第一介电层（901）上形成图形开口（1001），并实现第一金属电极（102a）、第二金属电极（102b）单层或多层再布线金属走线，得到再布线金属走线层（1101）；
（6）在再布线金属走线层（1101）的上表面涂覆第一介电层（901）并制作凸点下金属层（1201）；
（7）在凸点下金属层（1201）上植球回流，得到焊球（1301）凸点阵列；
（8）将两个单颗的扇出型芯片封装结构进行堆叠、回流，得到三维堆叠的PoP封装结构。
4.如权利要求3所述的PoP封装结构的制造工艺，其特征是：所述金属层（203）采用溅射、沉积或电镀方法制成，或者采用金属箔/片或金属网板制成。
5.如权利要求3所述的PoP封装结构的制造工艺，其特征是：还包括对所述步骤（7）重构得到的圆片进行减薄、切割。
6.如权利要求3所述的PoP封装结构的制造工艺，其特征是：在步骤（6）完成后，步骤（7）植球回流操作之前还包括：将步骤（6）得到的圆片翻转180度，重复步骤（5）和（6），在塑封材料（501）的背面（501b）制作第二介电层（901a），在第二介电层（901a）上制作背面再布线金属走线层（1101a）和背面凸点下金属层（1201a）；然后再翻转180度进行步骤（7）的植球、回流操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410129743.9A CN103904056A (zh) | 2014-04-02 | 2014-04-02 | 一种PoP封装结构及制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410129743.9A CN103904056A (zh) | 2014-04-02 | 2014-04-02 | 一种PoP封装结构及制造工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103904056A true CN103904056A (zh) | 2014-07-02 |
Family
ID=50995313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410129743.9A Pending CN103904056A (zh) | 2014-04-02 | 2014-04-02 | 一种PoP封装结构及制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103904056A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465609A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 铜核球PoP互连的封装结构和封装方法 |
| CN104538380A (zh) * | 2014-12-10 | 2015-04-22 | 华进半导体封装先导技术研发中心有限公司 | 小间距PoP封装单体 |
| CN104659021A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种三维圆片级扇出PoP封装结构及其制造方法 |
| CN104733411A (zh) * | 2014-12-30 | 2015-06-24 | 华天科技（西安）有限公司 | 一种三维堆叠圆片级扇出PoP封装结构及其制造方法 |
| CN105575832A (zh) * | 2015-12-22 | 2016-05-11 | 华进半导体封装先导技术研发中心有限公司 | 一种多层堆叠扇出型封装结构及制备方法 |
| CN105762133A (zh) * | 2016-03-30 | 2016-07-13 | 江苏长电科技股份有限公司 | 一种堆叠式封装结构及其工艺方法 |
| CN108928802A (zh) * | 2017-05-27 | 2018-12-04 | 北京万应科技有限公司 | 芯片晶圆封装方法、微机电系统封装方法及微机电系统 |
| CN110731006A (zh) * | 2017-06-30 | 2020-01-24 | 应用材料公司 | 用于晶片阶层封装的方法及装置 |
| US10763242B2 (en) | 2017-06-23 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| CN110731006B (zh) * | 2017-06-30 | 2024-05-28 | 应用材料公司 | 用于晶片阶层封装的方法及装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050236696A1 (en) * | 2003-12-03 | 2005-10-27 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
| US20090261466A1 (en) * | 2006-11-10 | 2009-10-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps |
| TW201041058A (en) * | 2009-03-17 | 2010-11-16 | Stats Chippac Ltd | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
| US20130026654A1 (en) * | 2010-08-10 | 2013-01-31 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect in FO-WLCSP Using Leadframe Disposed Between Semiconductor Die |
-
2014
- 2014-04-02 CN CN201410129743.9A patent/CN103904056A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050236696A1 (en) * | 2003-12-03 | 2005-10-27 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
| CN1324667C (zh) * | 2003-12-03 | 2007-07-04 | 育霈科技股份有限公司 | 扩散式晶圆型态封装的结构与其形成方法 |
| US20090261466A1 (en) * | 2006-11-10 | 2009-10-22 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect Structure Using Stud Bumps |
| TW201041058A (en) * | 2009-03-17 | 2010-11-16 | Stats Chippac Ltd | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
| US20130026654A1 (en) * | 2010-08-10 | 2013-01-31 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Vertical Interconnect in FO-WLCSP Using Leadframe Disposed Between Semiconductor Die |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465609A (zh) * | 2014-12-10 | 2015-03-25 | 华进半导体封装先导技术研发中心有限公司 | 铜核球PoP互连的封装结构和封装方法 |
| CN104538380A (zh) * | 2014-12-10 | 2015-04-22 | 华进半导体封装先导技术研发中心有限公司 | 小间距PoP封装单体 |
| CN104659021A (zh) * | 2014-12-30 | 2015-05-27 | 华天科技（西安）有限公司 | 一种三维圆片级扇出PoP封装结构及其制造方法 |
| CN104733411A (zh) * | 2014-12-30 | 2015-06-24 | 华天科技（西安）有限公司 | 一种三维堆叠圆片级扇出PoP封装结构及其制造方法 |
| CN105575832A (zh) * | 2015-12-22 | 2016-05-11 | 华进半导体封装先导技术研发中心有限公司 | 一种多层堆叠扇出型封装结构及制备方法 |
| CN105762133A (zh) * | 2016-03-30 | 2016-07-13 | 江苏长电科技股份有限公司 | 一种堆叠式封装结构及其工艺方法 |
| CN108928802A (zh) * | 2017-05-27 | 2018-12-04 | 北京万应科技有限公司 | 芯片晶圆封装方法、微机电系统封装方法及微机电系统 |
| US10763242B2 (en) | 2017-06-23 | 2020-09-01 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| CN110731006A (zh) * | 2017-06-30 | 2020-01-24 | 应用材料公司 | 用于晶片阶层封装的方法及装置 |
| CN110731006B (zh) * | 2017-06-30 | 2024-05-28 | 应用材料公司 | 用于晶片阶层封装的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103904056A (zh) | 一种PoP封装结构及制造工艺 | |
| CN103904057B (zh) | PoP封装结构及制造工艺 | |
| CN103887291B (zh) | 三维扇出型PoP封装结构及制造工艺 | |
| CN103887251B (zh) | 扇出型晶圆级封装结构及制造工艺 | |
| US8704354B2 (en) | Package on package structures and methods for forming the same | |
| EP3422398A1 (en) | Silicon substrate embedded, fan-out, 3d package structure | |
| TWI536519B (zh) | 半導體封裝結構以及其製造方法 | |
| CN103887279B (zh) | 三维扇出型晶圆级封装结构及制造工艺 | |
| CN106449590B (zh) | 一种半导体存储模块及其制作方法 | |
| CN108389823A (zh) | 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺 | |
| CN104051337A (zh) | 立体堆叠集成电路系统芯片封装的制造方法与测试方法 | |
| US20160189983A1 (en) | Method and structure for fan-out wafer level packaging | |
| TW201044499A (en) | Semiconductor die and method of forming through organic vias having varying width in peripheral region of the die | |
| JP4237207B2 (ja) | 半導体装置の製造方法 | |
| CN103904044A (zh) | 一种扇出型晶圆级封装结构及制造工艺 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN104037124B (zh) | 形成用于fo-ewlb中电源/接地平面的嵌入导电层的半导体器件和方法 | |
| US9257355B2 (en) | Method for embedding a chipset having an intermediary interposer in high density electronic modules | |
| US20160343690A1 (en) | Package-on-package semiconductor assemblies and methods of manufacturing the same | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| US9780077B2 (en) | System-in-packages containing preassembled surface mount device modules and methods for the production thereof | |
| CN110010553A (zh) | 形成超高密度嵌入式半导体管芯封装的半导体器件和方法 | |
| TW201203400A (en) | Semiconductor device and method of forming perforated opening in bottom substrate of flipchip pop assembly to reduce bleeding of underfill material | |
| CN103400830B (zh) | 多层芯片堆叠结构及其实现方法 | |
| CN108389822A (zh) | 一种三维扇出型集成封装结构及其封装工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140702 |